Summary
本稿のアシストの誘電泳動を示したフローで、自己組織化ナノワイヤ デバイス。シリコン ナノワイヤ電界効果トランジスタの作製は、例として表示されます。
Abstract
流れによる誘電泳動 (DEP) は、効率的な制御の自己組織化法と再現性のある位置、配置、およびナノワイヤの選択。ナノワイヤ解析、特性評価、および半導体デバイスの作製をソリューション ベースの DEP を使用します。メソッドは、金属電極間交互になる電界を加えることによって動作します。ナノワイヤ形成は重力を使用して定式化のフローを作成する傾斜面にある電極に落ちた。ナノワイヤーは、勾配電界と液体の流れの方向に沿って配置します。優れた導電性と低いトラップ密度ナノワイヤを選択するフィールドの周波数を調整できます。
この作品で、DEP の流れによるナノワイヤ電界効果トランジスタの作成されます。DEP の流れによるいくつかの利点があります: それ選べるナノワイヤの電気的特性;ナノワイヤの長さの制御特定のエリアでナノワイヤの配置ナノワイヤー; の配向性制御ナノワイヤ デバイス密度の制御。
テクニックは、ガスセンサーやマイクロ波スイッチなど他の多くのアプリケーションに拡張できます。手法は効率的、迅速、再現できると新規ナノ材料のテストに最適希薄溶液の最小限の量を使用します。ナノワイヤ デバイスのウエハ スケール アセンブリすることもできますこのテクニックを使用して多数のサンプルのテストを可能にして大面積電子アプリケーション。
Introduction
定義済み基板位置におけるナノ粒子の制御で再現可能なアセンブリは、半導体または導電性ナノ粒子を用いた溶液プロセスによる電子・光デバイスにおける主要な課題のひとつです。高性能デバイスの優先サイズとなど、特定の電子物性、高導電性表面準位密度が低いとナノ粒子を選択できるようにする非常に有益なもです。ナノワイヤ ・ ナノチューブ材料のナノ成長で重要な進歩にもかかわらずナノ粒子特性のいくつかの変化が常に存在して選択のステップがナノ粒子ベースのデバイス パフォーマンス1 を大幅に向上することができます。 ,2。
この作品で紹介する流れ支援 DEP 方法の目的は、高性能ナノワイヤ電界効果トランジスタの金属の接触に制御可能な半導体ナノワイヤ アセンブリを示すことによって上記の課題に対処するためです。DEP は、ナノワイヤー、ナノの配置/方向と DEP 信号周波数選択1を介して所望の性質を持つナノワイヤーの選択の位置を含む単一の手順でナノワイヤ デバイス作製のいくつかの問題を解決します。DEP は、ガス センサー3トランジスタ1から及ぶ多数の他のデバイスに使用されているし、RF スイッチ4、5の分析7細菌の位置へ。
DEP は、不均一電界電極8間で自己組織化ナノワイヤにおける結果のアプリケーションを介して分極性粒子の操作です。メソッドは、細菌9,10の操作のために開発が以来、ナノワイヤー、ナノ材料の操作に拡張されています。
ナノ粒子の DEP ソリューション処理により、複数の photomasking、イオン注入、高温14、アニーリングおよびエッチングに基づく従来のトップダウン手法で大きく異なって半導体デバイス作製手順を実行します。DEP は、すでに合成されているナノ粒子を操作、低温、ボトムアップの作製手法11です。この方法は、温度に敏感な柔軟なプラスチック基板6,12,13を含むほぼすべての基板上に組み立てられる大規模なナノワイヤ デバイスをできます。
この作業の流れ支援 DEP を使用して高性能 p 型シリコン ナノワイヤ電界効果トランジスタを作製し、FET の電流-電圧特性を実施します。この作業で使用するシリコンナノ ワイヤは、スーパー液液体固体 (SFLS) 法15,16経由で栽培しています。ナノワイヤーは、意図的にドープ、長さ約 10-50 μ m、直径 30-40 nm です。SFLS 成長法は、スケーラブルなナノワイヤー材料15量業界をそれ提供していますので非常に魅力的です。提案ナノワイヤ アセンブリ方法論は InAs13SnO23, GaN18など半導体ナノワイヤー材料に直接適用されます。導電性ナノワイヤ19を整列し、ナノ粒子を電極のギャップ20にまたがって配置手法の拡張も可能します。
Subscription Required. Please recommend JoVE to your librarian.
Protocol
注意: すべてのプロシージャ ナノワイヤーおよび化学薬品処理中に安全を確保するためクリーン ルーム環境とリスク評価で示された開催が行われているそれ以外の場合しない限り、します。ナノ材料が健康への影響のようである、まだ、未知の数を持っているし、適切に処理する必要がありますので気に21。
注: プロセスを DEP 連絡先を定義する最初の写真平版および金属蒸着の手順に続いて、基板の準備を開始します。ナノワイヤーは、DEP によって組み立てられて、さらに省略可能なフォトリソグラフィーと金属の蒸着手順を実行すると、ナノワイヤーにトップ連絡先を預金することができます。ナノワイヤ トランジスタのデバイスの電流-電圧特性は、半導体特性評価キットを使用して測定されます。
1. 基板の準備
- 適切なサイズ、例えば、2.5 cm2にドープした n 型シリコン/シリコン二酸化ウェハを切断します。
- 切削では、ウェハの上面の触れたまたは傷されていないを確認します。
- 1 つの連続的な動きにカットすることで表面にダイヤモンド スクライバーを実行します。
- カットに沿ってウェーハを分割します。
- 基板ホルダーのサンプルを配置し、脱イオン水、アセトン、そしてイソプロパノール (IPA) で、最初 100% 出力 (450 W) 超音波風呂で 5 分の超音波。
注: は、CAS 番号とサプライヤーのための材料表を参照してください。 - 表面から残っている IPA やほこりを除去する窒素銃を持つ基板を乾燥させます。
- プラズマ灰 100 任意の残りの有機残基を削除する 5 分 W 酸素プラズマのサンプル。
2. フォトリソグラフィー バイレイヤー プロセスの連絡先
注意: バイレイヤー フォトリソグラフィ プロセスは、電極を作成する使用は。フォトリソグラフィ工程は、フォトレジスト材料の腐食を防ぐために黄色の部屋で行われています。
- 熱 150 ° c 15 分、ホット プレートを使用して表面から、残っている水を削除するサンプルです。
注: これは、フォトレジストの密着性を確保するのにはしかし HMD など化学プライマーも使用します。 - サンプルをホット プレートから外し、スピン コーターの上に置きます。
- 表面にフォトレジスト A の約 1 mL をドロップ ピペットを使用して、サンプル全体が均一に覆われるまで。
注: 使われる正確なレジスト材料の表を参照してください。 - 45 4,000 rpm でサンプルをスピン s、およそ 250 のフィルム厚さを生成する nm。電極と 150 よりも厚く、nm は、預入れは、このレシピを変更します。
- スピンコーターからサンプルを外し、5 分間 150 ° C でホット プレートの上に置きます。
- ホット プレートからサンプルを削除し、50% の湿度ボックスで 5 分の残りの部分にサンプルを残します。これは、フォトレジスト22の水分補給を確保するためです。
注: 研究室の湿度が 50% を超えるは、空気の残りの部分にサンプルを残ることがあります。 - スピンコーターに戻るサンプルを配置し、基板の表面にフォトレジスト B 約 1 mL をピペットします。
- 45 3,500 rpm でサンプルをスピン s、約 500 の膜厚を与えて nm。
- 2 分の 120 ° C でホット プレートにサンプルを配置します。
- ホット プレート、5 分 50% 湿度ボックスの残りの部分に残してからサンプルを削除します。
- 6.7 のマスク露光装置、紫外線にフォトマスクを使用してサンプルを公開露出の 180 mJ の合計のための s。
注: 正確な被曝線量は、マスクア ライナーの特定のモデルによって調整する必要があります。 - マスク ・ アライナからサンプルを削除し、レジスト現像液 30 でそれを浸すことによって開発 s。
注: 正確な開発者の材料表を参照してください。 - 開発者からサンプルを削除、サンプルを脱イオン水に浸すし、開発プロセスを停止するそれをすすいでください。
- 光学顕微鏡を用いたフォトリソグラフィをチェックします。偏光板は、チャネルの周りかすかな線として現れるべき層アンダー カットを確認する使用できます。あまりにも多くの場合、時間を調整可能性がありますまたは 2 つを少し弱める達成です。
3. 蒸着金属接点の
注: 準備されたフォトレジスト上に電極を入金する電子ビーム (eb) 法が使用されます。このプロセスは、熱蒸発器または金属薄膜蒸着技術の他のタイプも使用できます。
- 電子ビーム室にサンプルを置く高真空に到達するまでは、ダウン ポンプします。この場合は、約 1 × 10-6 mTorr の真空に達する。
- 2-6 nm チタンの接着層として機能するの 30 に続いて DEP 連絡先のための金の nm。
- E チャンバーからサンプルを削除します。
- リフトオフ手順を実行するには、フォトレジストや余分な金属のほとんどを削除します。これは、15 分のフォトレジスト除去のビーカーにサンプルを置くことによって行われます。
- フォトレジスト除去 A のビーカーからサンプルを取り出し、さらに 15 分のフォトレジスト除去のもう一つのきれいなビーカーに置きます。これは、サンプルに沈降から任意の大きな金属の粒子を防ぐためです。
- 50% の電力で 5 分間ビーカーを sonicating によって完全なリフトオフ。
- 任意の材料、電極間をセトリングから不要な金属粒子を防ぐために IPA を洗い流すようにお風呂 1 つずつからサンプルを削除します。
注: 電極、ナノワイヤの DEP の配置の準備整いました。
4. ナノワイヤーの DEP
- シリコンまたはアニソール約 1 μ G/ml の濃度で他のナノワイヤーの溶液を準備します。この実験では、ソリューションが簡単に超音波 15 s 最低消費電力設定任意の凝集を削除することが可能。その他の溶剤はトルエン ・ N, n-ジメチルホルムアミド (DMF)1など使用できます。
- ドロップいけにえ基板上にナノワイヤ製剤の 10 μ L を鋳造して解決策をチェックします。
- 基板を検査すると、堆積したナノワイヤーで偏光光学顕微鏡 (POM) を使用。シリコンナノ ワイヤは複屈折であり、それ故に見ることができる簡単にポンポンで。表示される、ナノワイヤの塊がないとナノワイヤーのほとんどは基板で解散もそれから次の段階を開始することができます、そうでなければ解決策は再熱量、ナノワイヤの濃度を調整する必要があります。正しいナノワイヤー分散を達成するためにいくつかの試みがかかることがあります。
- 揃えデバイス チャネルで傾斜 30 ° (地平線) 対に電極を作製した試料のプラットフォームを配置します。分散流れ方向より効率的なナノワイヤ配置できるように電極のエッジに垂直である必要があります。
- 周波数ジェネレーター1に接続されているマイクロ プローブを用いた電極と接触します。
- 必要な周波数、電圧、周波数発生器のセット。この実験では 10 V ピーク-ピークの DEP 信号電圧と 1 MHz の正弦波を使用します。
注: 最大頻度を増やす 20 MHz は、高い導電性と低トラップ密度1,2ナノワイヤーを収集するために助けることができます。詳細については参考1を参照してください。DEP の信号周波数範囲ここに示されるは、参照1で説明するよう SFLS Si ナノワイヤー インピー ダンス分光コレクション時間、および分析を行うことにより得られました。その他の種類の上位または下位の電荷キャリア移動度とナノワイヤー、ナノワイヤー、添加または他の成長法により得られたナノワイヤーが異なる DEP 信号周波数高品質ナノワイヤーのコレクションの結果を持つことができます。 - スイッチ周波数発生器で、ナノワイヤのソリューション デバイス領域にマイクロ ピペットを使用しての約 10 μ L をドロップします。
注: サンプルを (30 °) の角度で配置する液体の重力アシストの遅い流れを作成するのに役立ちます。また、ガラス スライドを使用した毛管作用は使用される6をすることができます。 - DEP を適用 30 s とし、スイッチオフ周波数発生器の信号。
- サンプルを削除して IPA で非常に軽くすすいでください。
- 非常に優しく窒素銃を使用してサンプルのドライを切ります。サンプルを検査し、パラメーターを調整する偏光光学顕微鏡を使用することがあります。
注: DEP 信号電圧、周波数、およびナノワイヤー分散密度ナノワイヤ デバイス1,2あたり数百に少数のナノワイヤーからの再現性のある必要な密度を達成するために調整できます。
5. 二次金属層の堆積
- NW Fet で電流注入法改善を達成するため、ナノワイヤの上に 2 番目の金属接触を適用します。
注: この連絡先成膜プロセスは、のみ金の層が堆積したことを除いてにセクション 2 および 3、フォトリソグラフィで金属蒸着として正確な同じ手順に従います。
6. I-V 特性評価ナノワイヤ デバイスの
注: サンプルが完了されるとその後の実験で使用することができます。 またはナノワイヤ FET の電気的特性を確立する彼らの I-V 特性を測定できます。試作した素子は背部ゲート Fet、ドープ シリコンのウエハは一般的なゲートとして機能、SiO2層をゲート絶縁膜として提供しています。
- ゲートで電気接触を確立するには、ダイヤモンド スクライバーを使用してサンプルの端にシリコン酸化膜の小さな領域を削除します。
- 窒素銃を使用すると、任意の望ましくない二酸化ケイ素の粒子を除去します。
- 削除された SiO2との区域上のゲート プローブでゴールド ソース-ドレイン電極接点 3 マイクロ (ソース、ドレインおよびゲート) を配置します。
- 半導体特性評価システムを使用すると、-V 測定します。
- デバイスのパフォーマンスとナノワイヤー1,17,23の電気的特性の情報を与えるこれら NW Fet の伝達と出力のスキャンを測定します。ステップのソース ・ ドレイン間電圧とゲート電圧が抜本的な移動測定が含まれることに注意してください。出力特性は、ソース ・ ドレイン間電圧をスイープし、ゲート電圧のステップによって測定されます。
Subscription Required. Please recommend JoVE to your librarian.
Representative Results
きれいな二重膜フォトリソ結果鮮明電極であります。(図 1 a) の例で、digitated 間の指の構造は 10 μ m のチャネル長で使用されました。これらの構造は、DEP 力が適用される、ナノワイヤの最大数を組み立てるための大面積を許可します。図 1 bは、底部ゲート ナノワイヤ FET デバイスの概略を示しています。
不適切なナノワイヤー分散濃度も不十分ように超音波処理につながる質の悪い分散ドロップ キャスト例図 2 aに示すようにナノワイヤーのと図 2 bナノワイヤのかなりの量塊。図 2に示すように非常に密なナノワイヤー分散液の DEP 蒸着もナノワイヤーの望ましくない質でレイヤーを生成できます。この例ではナノワイヤーはあまりにも密集堆積が、非常に重要なナノワイヤ ナノワイヤ スクリーニング効果が得します。図 2 D、高分散性、分離、一直線に並べられたナノワイヤーを示すに良好な DEP 膜厚の例を示します。
ナノワイヤーの流れによる DEP は、ナノワイヤー垂直に図 3に示すように、電極上に数ミクロンの重なる部分がチャネルを交差になります。理想的なナノワイヤ アセンブリは、整列「膜」として近似できます。また、ナノワイヤーの間の小さなギャップはナノワイヤの遮蔽の影響を減らすために好まれる。アシスト DEP を図 3 aに示すフロー、図 3 b、DEP 信号電圧が図 3 bで作製したナノワイヤーの非常に小さい数の結果で減ったによる制御可能なナノワイヤー組立の例、電極ギャップ。
典型的なシリコン ナノワイヤ電界効果トランジスタの伝達と出力のスキャンは図 4のとおりです。結果は、デバイスが p 型行動に、明確に定義されたゲート変調であることを示します。これらの結果と比べると文学1,2; と同じ方法を用いて作製した他のナノワイヤ トランジスタしかし、これは表面のパッシベーション議論ここで17のよう、これらのデバイスを技術によって改善できます。ソリューション処理シリコン ナノワイヤ Fet がミリアンペア レベル1で高い電流で展示ただし、多くのアプリケーションにとってマイクロ アンプ電流を Fet で十分です。
図 1:光イメージとトランジスタの模式図です。(A) 電極間櫛型電極構造ナノワイヤの光学顕微鏡画像の整列します。(B)、底部ゲート ナノワイヤ電界効果トランジスタ Si 共通ゲートによる Si/SiO2ウエハ上に構築の模式図。この図の拡大版を表示するのにはここをクリックしてください。
図 2:偏光顕微鏡画像ソリューションの預金シリコンナノワイヤー 。(A) ナノワイヤー ドロップ ナノワイヤ塊のかなりの数を示す、最適化されていない分散からシリコンウェハー上にキャストの例です。(B) ドロップ少ない塊で簡単な超音波処理後ナノワイヤーをキャストしました。非常に高密度のナノワイヤーの塊を示す誤った DEP 後 (C) デバイスです。整列、孤立したナノワイヤ電極ギャップの交差を示す正しい DEP 堆積後 (D) デバイスです。赤い矢印は、流体の流れの方向を示します。この図の拡大版を表示するのにはここをクリックしてください。
図 3:シリコンナノワイヤーの制御可能な DEP 沈着量の光学顕微鏡画像を偏光します。(A) ナノワイヤー高 DEP 信号電圧 (15 V)、示す整列ナノワイヤーの高密度で組み立てられました。(B) ナノワイヤーは、2 つだけナノワイヤ電極をブリッジと DEP 低電圧 (5 V) で組み立てられました。この図の拡大版を表示するのにはここをクリックしてください。
図 4: 典型的なナノワイヤ FET デバイス - V 特性。(A) FET 金電極を用いたシリコン ナノワイヤ下部ゲート FET デバイスのスキャンを転送。ドレイン電圧-0.1 から-0.5-0.1 V と V ステップ間隔およびゲート電圧掃引 10 から同じデバイスの (B) 出力スキャン (動)-40 段ゲート電圧 0 から-5 V-40 V 間隔とナノワイヤー V.-0.5 0 から掃引のドレイン電圧が2 MHz で 10 DEP 信号で組み立てられる Vpp FET 例 5 pA オフ電流 (VG = 0 V)、5 µΑ VDで現在の 0.5 V、10 の結果6 - 107オン/オフ電流比。この図の拡大版を表示するのにはここをクリックしてください。
図 5:シリコンナノワイヤー異なる伝導とアニソールの周波数対 DEP 力のシミュレートされたプロットします。シミュレーションでは、ナノワイヤーがある誘電率 11.9 と 10-2 S/m 10 x 10-2 S/m. アニソール x 2.5 間の電気伝導度、誘電率 4.33 と 2 x 10-6より高い伝導性を持つ S/m. メモの想定した導電性、高周波の力がゼロに低下します。この傾向は、高い DEP 信号周波数で、高い導電性ナノワイヤを収集できることを示します。この図の拡大版を表示するのにはここをクリックしてください。
Subscription Required. Please recommend JoVE to your librarian.
Discussion
成功の作製とデバイスのパフォーマンスは、いくつかの要因に依存します。これらは定式化、無溶剤、DEP、回数、デバイス電極1のナノワイヤ存在数のコントロールの選択にナノワイヤ密度と分布を含めます。
再現性のある作業装置を達成する上で重要な手順の 1 つは、クラスターまたは群生せずナノワイヤの定式化の準備です。定式化は、DEP の塊の数を減らすこととナノワイヤー分散を維持するために前に超音波処理することができます。一度ソリューションの密度を作ったことができます制御が困難なナノワイヤーがより少なく密な定式化につながることができますを凝固する可能性が高い場合は特に。作成する界面活性剤を使用する可能性がありますが、界面活性剤は、デバイスのパフォーマンスの否定的な効果をもたらすかもしれない定式化を分散します。
図 2 aは、ドロップ キャスト堆積ナノワイヤー、塊のかなりの数の例を示しています。ナノワイヤーの塊が取り外しにくい場合、ナノワイヤー、超音波処理16の間に破壊を受けやすいは、数秒のために解決できるソリューションをお勧めします。公式のトップは、用を戻すべき。よく分散したナノワイヤーを底に沈む重いナノワイヤ クラスターに対し、ソリューションの上に浮く
溶剤・ ナノ材料の選択は、DEP の成膜段階でパラメーターを影響します。ナノワイヤー経験誘電泳動力は方程式 18:によって与えられる
どこ
、ナノワイヤの半径と長さに関連している幾何学的因子は、 
、電場の二乗のグラデーションと
クラウジウス クラウジス要因 (式 2) の現実の一部です。
どこ
と
粒子は中誘電率、
と
が彼らの伝導と
発の頻度です方程式 2力は導電率と誘電率の溶媒とナノに依存しています。溶媒が変更された場合この大きく周波数を変更し、ナノワイヤー アセンブリの応答を強制します。また、同じ溶媒中でも異なるナノワイヤー材料を別様に答えることが明らかです。
粒子の異なる周波数、媒体、順番ナノワイヤーが高電場勾配 (肯定的な DEP) の地域方向または低電界の方向へ移動かどうかを決定するよりもっとまたはより少なく分極性になる可能性があることを示しますグラデーション (負 DEP)1。
図 5は、アニソールのシリコンナノ ワイヤによって経験される力のシミュレートされた曲線を示します。ナノワイヤーは、11.9 の誘電率をもつとされている、5 x 10-2 S/m. アニソール 10-2 x 2.5 の伝導率は誘電率 4.33 と 2 x 10-6 S/m の想定した導電性。力がゼロに低下する周波数が異なる導電率の異なるです。効果は、適用周波数1,2,24を変えることによって基づく比導電率と誘電率の異なる粒子を選択する使用ことがあります。高い導電率とトラップ密度が低いナノワイヤーを選択するより高い周波数を発見されています。この選択は、ナノワイヤと改良されたサブスレッショルド スロープ1あたり大幅に電流で fet につながります。
この効果は、使用電極の種類と、基板の傾きの角度に依存します。一度に 1 つだけのパラメーターを変えることによってそれを校正するための電極にこのプロセスを調整するのには研究のため勧めします。
ナノワイヤ デバイス チャネル領域に存在の数はまた繰り返しの作業装置を達成するために重要な図 2、貧しい V デバイス特性、ナノワイヤーにつながることができますに示すようにあまりにも多くのナノワイヤーがマットになりますお互いをスクリーニングとチャネルのゲート電界の影響を軽減します。
ナノワイヤーの密度の制御、電圧、周波数、および製剤の濃度が変更された1にあります。たとえば、ナノワイヤの数を増やす、電圧を増加可能性があります、またはナノワイヤ製剤の濃度が増加しました。DEP 信号の周波数は非常に重要なパラメーター衝撃収集したナノワイヤの品質に周波数の低減は、推奨されていませんので高性能ナノワイヤ デバイスを準備する場合。それは、いくつかのケースで高電圧が溶け19, ナノワイヤを高導電性の特定の種類を引き起こす、接触領域を書き込むも注意必要があります。
要約すると、DEP ナノワイヤ アセンブリが非常に強力なテクニック、インピー ダンス分光法と組み合わせると高品質ナノワイヤーのコレクションのための DEP 信号周波数を評価することができます。高品質 Si ナノワイヤ コレクションの識別 1-20 MHz の範囲での高い DEP 信号周波数でも制御可能で再現可能なナノワイヤー アセンブリを取得できます。多くの場合、ナノワイヤ デバイス面積あたりの数百数十のナノワイヤ アセンブリが高性能ナノワイヤ トランジスタのデモに十分です。方法論は DEP 信号1,2への応答の面で各材料を調べた場合ナノワイヤー、ナノ材料の他の種類を拡張する簡単です。
Subscription Required. Please recommend JoVE to your librarian.
Disclosures
著者は、利害の対立がないことを確認します。
Acknowledgments
著者は、金融支援、教授ブライアン a. Korgel ESPRC および BAE システムと SFLS この作業で使用するシリコン ・ ナノワイヤを成長の供給のための彼のグループに感謝したいと思います。
Materials
| Name | Company | Catalog Number | Comments |
| Silicon/silicon dioxide wafer, CZ method growth, 100mm diameter, 300 nm oxide thermal growth, n-doped phosphorus | Si-Mat (Silicon materials) | - | http://si-mat.com/ |
| Acetone (200ml) | Sigma Aldrich | W332615 | - |
| Isopropanol (200ml) | Sigma Aldrich | W292907 | - |
| Deionised water (150ml) | On site supply | - | - |
| Photoresist (A) SF6 PMGI under etch photoresit (approx 1 ml per sample) | Microchem | - | http://microchem.com/pdf/PMGI-Resists-data-sheetV-rhcedit-102206.pdf |
| Photoresist (B) S1805 photoresit) (approx 1 ml per sample) | Microchem | - | http://www.microchem.com/PDFs_Dow/S1800.pdf |
| Photoresist developer Microposit MF319 (100ml) | Microchem | - | http://microchem.com/products/images/uploads/MF_319_Data_Sheet.pdf |
| Photoresist remover Microposit remover 1165 (300ml (2 baths 150 each)) | Microchem | - | http://micromaterialstech.com/wp-content/dow_electronic_materials/datasheets/1165_Remover.pdf |
References
- Constantinou, M., Rigas, G. P., et al. Simultaneous Tunable Selection and Self-Assembly of Si Nanowires from Heterogeneous Feedstock. ACS Nano. , (2016).
- Constantinou, M., Hoettges, K. F., et al. Rapid determination of nanowires electrical properties using a dielectrophoresis-well based system. App. Phy. Lett. 110 (13), 1-6 (2017).
- Huang, H., Lee, Y. C., Tan, O. K., Zhou, W., Peng, N., Zhang, Q. High sensitivity SnO2 single-nanorod sensors for the detection of H2 gas at low temperature. Nanotech. 20 (11), 115501 (2009).
- Rutherglen, C., Jain, D., Burke, P. Nanotube electronics for radiofrequency applications. Nat. nanotech. 4 (12), 811-819 (2009).
- Kang, M. G., Hwang, D. H., Kim, B. S., Whang, D., Hwang, S. W. RF characterization of germanium nanowire field effect transistors. AIP Conf. Proc. 1399 (2011), 319-320 (2011).
- Collet, M., Salomon, S., et al. Large-scale assembly of single nanowires through capillary-assisted dielectrophoresis. Adv. Mat. 27 (7), 1268-1273 (2015).
- Pethig, R. Dielectrophoresis: Status of the theory, technology, and applications. Biomicrofluidics. 4 (2), (2010).
- Jones, T. B. Electromechanics of particles. (2), Cambridge University Press. (1995).
- El-Ali, J., Sorger, P. K., Jensen, K. F. Cells on chips. Nat. 442 (7101), 403-411 (2006).
- Doh, I., Cho, Y. H. A continuous cell separation chip using hydrodynamic dielectrophoresis (DEP) process. Sensrs. and Actrs, A: Phys. 121 (1), 59-65 (2005).
- Freer, E. M., Grachev, O., Duan, X., Martin, S., Stumbo, D. P. High-yield self-limiting single-nanowire assembly with dielectrophoresis. Nat. nanotech. 5 (7), 525-530 (2010).
- Monica, A. H., Papadakis, S. J., Osiander, R., Paranjape, M. Wafer-level assembly of carbon nanotube networks using dielectrophoresis. Nanotech. 19, 85303 (2008).
- Raychaudhuri, S., Dayeh, S. A., Wang, D., Yu, E. T. Precise semiconductor nanowire placement through dielectrophoresis. Nano Lett. 9 (6), 2260-2266 (2009).
- Schmidt, V., Riel, H., Senz, S., Karg, S., Riess, W., Gösele, U. Realization of a silicon nanowire vertical surround-gate field-effect transistor. Small. 2 (1), 85-88 (2006).
- Hanrath, T., Korgel, B. A. Supercritical fluid-liquid-solid (SFLS) synthesis of Si and Ge nanowires seeded by colloidal metal nanocrystals. Adv. Mat. 15 (5), 437-440 (2003).
- Heitsch, A. T., Akhavan, V. A., Korgel, B. A. Rapid SFLS synthesis of Si nanowires using trisilane with in situ alkyl-amine passivation. Chem. of Mat. 23 (11), 2697-2699 (2011).
- Constantinou, M., Stolojan, V., et al. Interface Passivation and Trap Reduction via a Solution-Based Method for Near-Zero Hysteresis Nanowire Field-Effect Transistors. ACS App. Mat. and Intf. 7 (40), 22115-22120 (2015).
- Kim, T. H., Lee, S. Y., et al. Dielectrophoretic alignment of gallium nitride nanowires (GaN NWs) for use in device applications. Nanotech. 17 (14), 3394-3399 (2006).
- Boote, J., Evans, S. Dielectrophoretic manipulation and electrical characterization of gold nanowires. Nanotech. 16 (9), 1500-1505 (2005).
- Gierhart, B. C., Howitt, D. G., Chen, S. J., Smith, R. L., Collins, S. D. Frequency Dependence of Gold Nanoparticle Superassembly by Dielectrophoresis. Langmuir. 23 (19), 12450-12456 (2007).
- Klaine, S. J., Alvarez, P. J. J., et al. Nanomaterials in the environment: behavior, fate, bioavailability, and effects. Environ. tox. and chem. / SETAC. 27 (9), 1825-1851 (2008).
- MicroChemicals Rehydration of Photoresists. , http://www.microchemicals.com/technical_information/photoresist_rehydration.pdf (2013).
- van Tilburg, J. W. W., Algra, R. E., Immink, W. G. G., Verheijen, M., Bakkers, E. P. A. M., Kouwenhoven, L. P. Surface passivated InAs/InP core/shell nanowires. Semicond. Sci. and Tech. 25 (2), 24011 (2010).
- Krupke, R. Separation of Metallic from Semiconducting Single-Walled Carbon Nanotubes. Sci. 301 (5631), 344-347 (2003).
