게이트 정의 갈륨 비소 / AlGaAs 측면 양자점 나노

Engineering

Your institution must subscribe to JoVE's Engineering section to access this content.

Fill out the form below to receive a free trial or learn more about access:

Welcome!

Enter your email below to get your free 10 minute trial to JoVE!





We use/store this info to ensure you have proper access and that your account is secure. We may use this info to send you notifications about your account, your institutional access, and/or other related products. To learn more about our GDPR policies click here.

If you want more info regarding data storage, please contact gdpr@jove.com.

 

Summary

본 논문에서는 갈륨 비소 헤테로 구조에서 게이트 정의 반도체 측면 양자 도트에 대한 자세한 제조 프로토콜을 제공합니다. 이러한 나노 장치는 양자 정보 처리 또는 일관된 전도도 측정과 같은 다른 중시 실험을위한 양자 비트로 사용하기 위해 몇 가지 전자를 포획하는 데 사용됩니다.

Cite this Article

Copy Citation | Download Citations

Bureau-Oxton, C., Camirand Lemyre, J., Pioro-Ladrière, M. Nanofabrication of Gate-defined GaAs/AlGaAs Lateral Quantum Dots. J. Vis. Exp. (81), e50581, doi:10.3791/50581 (2013).

Please note that all translations are automatically generated.

Click here for the english version. For other languages click here.

Abstract

양자 컴퓨터는 고전 컴퓨터에서 가장 잘 알려진 알고리즘 기하 급수적으로보다 빠르게 특정 문제를 해결하기 위해, 이러한 국가와 얽힘의 중첩으로, 양자 효과를 활용 양자 비트 (큐 비트)로 구성된 컴퓨터입니다. 게이트 정의 갈륨 비소 / AlGaAs에 측면 양자점 큐 비트의 이행을위한 탐험 많은 도로 중 하나입니다. 제대로 조작 할 때, 이러한 장치 공간의 특정 영역에서 전자의 소수 트랩 할 수 있습니다. 이러한 전자의 스핀 상태는 다음 양자 비트의 논리 0과 1을 구현하는 데 사용할 수 있습니다. 이러한 양자점 나노 미터 스케일을 감안할 때, 클린 룸 시설 전문 장비와 같은 전자 현미경과 전자 빔 증발기는 - 그들의 제조에 필요한 스캔 등을 제공합니다. 신중은 시료 표면의 청결을 유지하고 구조의 허약 게이트 손상을 방지하기 위해 제조 과정 전반에 걸쳐 수행해야합니다. 본 논문작업 장치로 웨이퍼에서 게이트 정의 측면 양자 도트의 상세 제작 프로토콜을 제공합니다. 특성화 방법과 대표적인 결과는 간략하게 설명합니다. 본 논문은 이중 양자점에 집중하지만, 제조 과정은 하나 또는 세 점 또는 양자 도트도 배열 동일하게 유지됩니다. 또한, 프로토콜은 같은시 / SiGe의 다른 기판에 수평 양자점을 제조에 적용 할 수 있습니다.

Introduction

이 양자 알고리즘이 기하 급수적으로 빠르게 가장 잘 알려진 고전적인 알고리즘 1에 비해 특정 문제를 해결하는 데 사용할 수있는 것으로 나타났습니다 된 이래 양자 정보 과학은 많은 관심을 모으고있다. 이 두 가지 수준의 시스템이기 때문에 양자 비트 (큐 비트)에 대한 명백한 후보는 양자점에 국한 단일 전자의 스핀이다. 다양한 아키텍처는 나노 와이어 2, 탄소 나노 튜브 3, 자기 조립 양자점 4, 반도체 세로 5 횡 양자점 6 반도체 등 양자점의 구현을 위해 제안되었다. 갈륨 비소의 게이트 정의 측면 양자 도트 / AlGaAs 헤테로 때문에 자신의 다재 다능 한 매우 성공하고 그들의 제조 공정이 논문의 초점이다.

측면 양자 도트, 시료 표면에 수직 방향으로 전자의 구속 (Z 방향)으로 나s는 적절한 기판을 선택하여 달성했다. 갈륨 비소 / AlGaAs 변조 도핑 헤테로은 AlGaAs 및 갈륨 비소 층 사이의 인터페이스에 국한 2 차원 전자 가스 (2DEG)를 제공합니다. 이러한 샘플은, 변조 도핑 기술과 결합, 낮은 불순물 밀도를 얻기 위해 분자 빔 에피 택시로 성장 2DEG에서 높은 전자 이동도에 이르게된다. 이종뿐만 아니라 밴드 구조의 다른 레이어의 회로도는 그림 1에 표시됩니다. 높은 전자 이동도는 양자점의 전체 표면 전자 상태의 일관성을 보장하기 위해 2DEG에 필요합니다. 아래에 설명 된 제조 공정에 사용되는 기판은 캐나다의 국립 연구위원회에서 구입 한 2.2 × 10 11cm -2 1.69 × 10 6cm 2 / Vsec의 전자 이동의 전자 밀도를 제공 하였다.

방향 paral 전자의 구속시료 표면에 LEL은 기판의 표면에 금속 전극을 배치하여 얻을 수 있습니다. 이러한 전극의 GaAs 시료의 표면에 증착하는 경우, 쇼트 ​​키 장벽은 7 형성된다. 이러한 전극에 적용 부정적인 전압은 충분한 에너지 만 전자가 통과 할 수있는 아래의 2DEG 현지 장벽으로 이어질. 인가되는 전압이 더 전자가 장벽을 통과 할 수있는 충분한 에너지가없는 충분한 음수 일 때 2DEG의 고갈이 발생합니다. 따라서 신중하게 전극의 형상을 선택하여, 그 샘플의 고갈 영역 사이의 전자의 작은 숫자를 트랩 할 수 있습니다. 점뿐만 아니라 샘플의 나머지 점과 2DEG 사이의 터널링 에너지에서 전자의 수의 제어 전극에 전압에게 미세 조정에 의해 달성 될 수있다. 게이트 전극과 고갈 전자 가스의 개략도는 그림 2에 표시됩니다. 점을 형성하는 게이트 구조의 설계에바델 등으로 사용되는 디자인 spired 8.

제어 점에서 전자의 수에 관한 정보를 읽으려면,이 점을 통해 전류를 유도하고 측정하는 데 유용합니다. 읽기는 또한 2DEG를 통해 전류를 필요로하는 양자 점 접촉 (QPC)를 사용하여 수행 할 수 있습니다. 2DEG 및 전압 소스 사이의 접촉 저항 접촉에 의해 보장됩니다. 이들은 (그림 3A의4B 참조) 표준 급속 열처리 어닐링 과정 7을 사용 2DEG에 시료의 표면에서 모든 방법을 아래로 확산되는 금속 패드입니다. 소스와 드레인 사이의 단락을 방지하기 위해 시료의 표면하십시오 (그림 3B4A) 2DEG는 특정 지역에서 소진되어 현재는 일부 특정 채널을 통해 여행 강제되도록 새겨 져있다. 2DEG는 여전히 남아있는 지역은 "메사"이라고합니다.

갈륨 비소 / AlGaAs 기판 상에 게이트 정의 측면 양자 도트의 다음과 같은 프로토콜 세부 사항은 전체 제조 공정. 제작되는 장치도 싱글, 더블 또는 트리플 양자점이나 양자 도트의 배열 인 경우에 관계없이 동일하게 유지 때문에 프로세스가 확장됩니다. 조작, 측정 및이 방법을 사용하여 제조 된 이중 양자점에 대한 결과는 더욱 섹션에 설명되어 있습니다.

Subscription Required. Please recommend JoVE to your librarian.

Protocol

아래에 설명 된 제조 공정은 1.04 X 1.04 cm의 크기와 갈륨 비소 / AlGaAs 기판에서 수행됩니다. 스물 동일한 장치는이 크기의 기판에 제작되어 있습니다. 프로세스의 모든 단계는 클린 룸에서 수행되는 적절한 보호 장비는 항상 사용할 수 있어야합니다. 탈 이온수는 프로세스 전반에 걸쳐 사용되지만, 간단히 아래의 프로토콜에서 "물"이라고합니다.

1. 메사 에칭

이 제조 단계의 결과는 그림 4A에 표시됩니다.

  1. 저항 원치 않는 또는 유기 화합물의 흔적을 제거하는 2 분 75 W에서 O 2 플라즈마 플라즈마 아셀에서 샘플을 놓습니다.
  2. 5 분 각각 아세톤 (배)와 IPA와 소닉 화장실에서 샘플을 청소합니다. 압축 된 N 2 총을 건조 타격. 제조 프로토콜을 통해, 소닉 목욕을 사용하는 경우, 갈륨 비소 웨이퍼 손상을 방지하기 위해 높은 권한을 사용하지 않도록그 다니엘하는 경향이있다.
  3. 표면 탈수 적어도 15 분 동안 125 ° C의 오븐에서 샘플을 굽는다. 탈수는 5 분 이상 180 ° C에서 핫 플레이트에 샘플을 배치하여 얻을 수 있습니다.
  4. 115 60 ° C 초에서 뜨거운 접시에 30 초 굽는다 3,500 rpm에서 쉬 S1818 포토 레지스트로 코팅 샘플을 스핀. 저항의 결과 층은 약 2.5 μm의 두께이어야한다. 그것은 두껍고 에칭 기판 단계 1.11에서 사용되는 솔루션이 매우 적은 영향을주기 때문입니다 S1818이 사용됩니다. 제조 공정 전반에 걸쳐, 그것은 다음 단계에서 쉽게 제거 할 수 있도록 저항 포토 레지스트 및 전자 빔을 overbaking 않도록하는 것이 중요합니다.
  5. 시료의 바깥 쪽 가장자리에 저항을 노출하는 포토 리소그래피 마스크 얼 라이너와 에지 비드 마스크를 사용하십시오. 에지 비드 마스크는 유리 접시에 1 X 1cm 크롬 사각형으로 구성되어 있습니다. 436 nm의 파장의 빛을 사용하여 15m W / cm 2에서 10 초 동안 저항을 노출합니다. 워싱턴velength 전력은 고정되어 사용되는 기계와 다를 수 있습니다. 적당한 크기의 잘 정의 된 기능을 얻기 위해 노출과 개발 시간을 조정합니다.
  6. 개발 2 분 10 초 MF-319에서 샘플을 담가 저항 노출. 이 단계 동안 천천히 교반. 15 초 동안 물에 씻어 압축 N 2 총을 불어 건조시킵니다. 에지 비드 샘플의 중간에 저항의 균일 한 두께를 가진 1 x 1 센티미터 표면을 떠나,이 단계의 끝에서 제거해야합니다. 에지 비드가 더 나은 결과를 이끌어 마스크와 샘플 사이에 더 나은 접촉을 얻기 위해 메사 마스크를 노출하기 전에 제거됩니다.
  7. 아직도 노광 마스크 얼 라이너를 사용하여 노출 15 mW의 / cm 2에서 7 초 메사 마스크와 436 nm의 빛을 사용하여 저항한다.
  8. 개발 2 분 10 초 MF-319에서 샘플을 담그고 천천히 교반에 의해 저항 노출.에게 물에 15 초 동안 세척하고 압축 된 N 2 총을 불어 건조시킵니다. remainin 저항샘플 G는 이제 메사의 모양을하고 있습니다. 저항은 다음 단계에서 에칭되는 샘플이 지역을 보호합니다.
  9. 이전에 노출 된 지역에서 저항의 모든 흔적을 제거하려면, 샘플은 플라즈마 아셀에 배치하고 75 1 분 동안 O 2 플라즈마 W. 노출되는
  10. H 2 SO 4 용액 : H 2 O 2 : H 2 O (5시 1분 55초가) 식각 샘플 사용됩니다. H 2 O 2와 물을 적절한 비율을 결합하고 H 2 SO 4를 추가합니다. 그것이 처음 준비 할 때이 솔루션은 매우 반응이다. overetching을 방지하기 위해 다음과 같은 단계로 진행하기 전에 20 분을 기다립니다.
  11. 몇 초 동안 산성 용액에 침지하고 즉시 반응을 중지 30 초 동안 물에 세척하여 샘플 에칭. 샘플의 표면은 (SE이 지역에서 고갈을 보장하기 위해 2DEG에 아래의 Si 불순물의 층을지나 에칭 거의 모든 방법으로해야합니다전자 그림 1). 식각 깊이는 기판에 따라 달라질 수 있습니다. 일반적으로 사용되는 기판의 종류에 대해, 34 초 침수 90-100 ㎚의 원하는 식각 깊이에 이르게한다. 그러나 2DEG 손상을 방지하기 위해 overetch하지 않는 것이 중요합니다. 식각 율이 솔루션뿐만 아니라 에칭하기 전에 대기 시간 H 2 SO 4, H 2의 비율 O 2를 강력하게 변화하기 때문에, 그것은 5-10 초 여러 침지하여 에칭을 수행 대신하는 것이 좋습니다 단 34 초 에칭으로, 각 식각 후 profilometer로 식각 깊이를 측정합니다. 이 솔루션의 비교적 느린 식각 속도는 식각 깊이를 잘 조절 할 수 있습니다. 실내 온도 아래의 식각 용액을 냉각하여 식각 속도를 낮출 수 있습니다. 그것은 얕은 식각하고 식각 프로파일이 중요하기 때문에하지만, 다른 에칭 솔루션도 사용할 수 있습니다.
  12. 3 시간 동안 65 ° C에서 1165 년 리무버에서 샘플을 침지하여 저항을 벗 깁니다. 헹구기5 아세톤과 IPA의 각을 분. profilometer와 식각 프로파일을 측정합니다.

2. 저항 접촉의 제작

이 제조 단계의 결과는 그림 4b에 표시됩니다.

  1. 5 분 각각 아세톤 (배)와 IPA의 침수 소닉 화장실에서 샘플을 청소합니다. 압축 된 N 2 총을 불어 건조시킵니다.
  2. 125 ° C 표면을 탈수하는 15 분 동안 오븐에서 샘플을 굽는다.
  3. 10 분 동안 150 핫 플레이트 ° C에서 30 초와 빵을 2,500 rpm에서 LOR5A와 코트를 스핀. 그런 다음 60 초 동안 110 ° C에서 뜨거운 접시에 30 초 굽는다 5,000 rpm에서 S1813과 함께 코트를 스핀. 그 결과 저항의 두께 ~ 600 nm의 각각 ~ 1.3 ㎛ 인이다. 저항의 두 레이어는 단계 2.10에 입금됩니다 금속 리프트 오프를 촉진하는 데 사용됩니다.
  4. 포토 리소그래피 마스크 얼 라이너와 에지 비드 마스크를 사용하여 외부 ED에 저항을 노출15 mW의 / cm 2에서 10 초 동안 436 nm의 빛을 시료의 GE.
  5. 개발 부드럽게 교반하면서 2 분 10 초 MF-319에서 샘플을 담가 저항 노출.에게 15 초 동안 물에 씻어 압축 N 2 총을 불어 건조시킵니다.
  6. 아직도 오믹 접촉 마스크 노광 마스크 얼 라이너,하지만이 시간을 사용하여 에칭 메사에 저항 연락처의 패턴을 맞 춥니 다. 15 mW의 / cm 2에서 6 초 동안 436 nm의 빛을 노출합니다.
  7. 부드럽게 교반하면서 2 분 10 초 MF-319에 저항을 개발합니다. 15 초 동안 물에 씻어 압축 N 2 총을 불어 건조시킵니다. 상기 오믹 접촉이 입금됩니다 지역에서 저항이 더 이상 없습니다. 개발자는 저항의 상위 레이어 아래에 언더컷을 남겨 빠르게 S1813보다 LOR의 5A를 녹인다. 저항이 프로필은 저항의 가장자리에 벽을 형성하는 금속 (단계 2.10에 입금 할 것)을 방지하고 쉽게 remova도 수나머지의 난 저항하고 바람직하지 않은 금속.
  8. 이전에 노출 된 지역에서 저항의 모든 흔적을 제거하려면 플라즈마 아셀에서 샘플을 배치하고 샘플 플라즈마에 너무 오래 앉게하지 않는 것이 중요합니다 75 W.에서 1 분 동안 O 2 플라즈마에 노출 때문에 약 75 nm의 / 저항의 분은이 단계 새겨 져있다.
  9. 30 초 동안 H 2 O (1:5) 30 초 동안 물에 세척 : SO 4 H 2 용액에 시료를 침지하여 갈륨 비소 산화막을 제거합니다. 압축 된 N 2 총을 불어 건조시킵니다. 단계 2.10는 가능한 한 빨리 다시 나타나지 네이티브 산화를 방지하기 위해 수행해야합니다.
  10. 니켈의 25 nm의 창 55 nm의 Au를 80 nm의 입금 전자 빔 증발기를 사용합니다. 증착 속도는 각각 0.2 nm의 / 초, 0.5 nm의 / 초, 0.5 nm의 / 초입니다. 증착 속도는 증착 시간 t의 두께의 정밀도가 떨어질 정도로 짧은되지 않고 챔버를 가열 방지 할 수있을만큼 짧은되도록 선택됩니다그 층을 증착. 그것은 9 가능한 경우 게르마늄과의 Au 이중층은 공정 GeAu의 단일 레이어로 대체 할 수 있습니다.
  11. 이전 단계는 샘플의 전체 표면에 금속을 증착. 저항에 증착 된 금속의 제거는 후자를 용해하여 수행됩니다. 이 작업을 수행하려면 3 시간 동안 65 ° C에서 1,165 리무버에서 샘플을 담가. 자체적으로 해제되지 않았을 수 있습니다 원치 않는 금속을 제거하려면 살짝 뜨거운 제거제로 샘플의 표면을 스프레이 피펫을 사용합니다. 5 분 각각 아세톤과 IPA에서 샘플을 씻어.
  12. 성형 가스의 급격한 열 어닐링 과정은 샘플의 2DEG에 용착 금속을 확산하는 데 사용됩니다. 온도는 ° C / 초 415의 온도 ° C에 도달 할 때까지 50의 속도로 증가된다. 샘플은 20 초 동안이 온도에서 방치 한 후 급속 냉각된다. 기간과 풀림의 온도가 낮거나 옴 접촉을 통해 작은 저항을 얻기 위해 선택됩니다온도. 최적 어닐링 시간은 기판 2DEG의 깊이에 따라 달라질 수 있습니다.

3. 티 / AU 쇼트의 제조 리드

이 제조 단계의 결과는 그림 4C에 표시됩니다.

  1. 5 분 각각 아세톤 (배)와 IPA의 침수 소닉 화장실에서 샘플을 청소합니다. 압축 된 N 2 총을 불어 건조시킵니다.
  2. 125 ° C 표면을 탈수하는 15 분 동안 오븐에서 샘플을 굽는다.
  3. 90 초 동안 180 ° C에서 뜨거운 접시에 30 초와 빵을위한 5000RPM에서 코트 PMMALMW4 %를 스핀. 그런 다음 180 ° C 90 초에서 뜨거운 접시에 30 초 굽는다 5,000 rpm에서 코트 PMMA HMW 2 %를 스핀. 그 결과 저항의 두께 ~ 75 nm의 ~ 40 nm의, 각각입니다. 티 / 오 리드가 매우 얇은되기 때문에, PMMA의 단일 레이어를 사용할 수 있지만, 회전, 노출 및 개발 매개 변수는 결과로 조정해야합니다. 이 댓글은 t에 적용그는 알 리드 게이트 (4 단계).
  4. E-빔 과정 : 프로세스의이 부분은 ​​사용되는 프로토콜 따라서 아래에 설명 된 것과 크게 다를 수 있습니다 필요한 장비에 크게 의존합니다. 리드의 패턴은 CAD 파일에 그려집니다. 이 파일에서, 리드가 2 μm의 넓은 닫힌 다각형으로 그려해야합니다. 리드는 알루미늄 문 (4 단계에서 제작)에 본딩 패드 (5 단계에서 제작)에 문의 할 필요가 있습니다. 네 개의 정렬 마크는 티 / AU 쇼트 위에 알 리드 게이트, 수직 수평 및 회전 정렬을 리드 할 수 있도록 노출되어야합니다.
    1. 전자빔 리소그래피를 할 장착되어 주사 전자 현미경 (SEM)에서 샘플을 놓습니다. 빔 스폿의 크기를 줄이고 이전에 제작 된 구조를 정렬하는 동안 좋은 대조를 보장하기 위해 10 kV의에 가속 전압을 설정하기 위해 10 ㎛의 구멍을 사용합니다. 초점 stigmatism 및 조리개 정렬을 조정합니다.패러데이 컵 빔 전류를 측정한다.
    2. 이전 에칭 메사 빔을 정렬하고 300X에 배율을 설정합니다.
    3. 리드를 노출합니다. SEM은 노출 점의 배열을 작성하여 원하는 영역을 노출하도록 프로그램되어있다. 이러한 점 사이의 거리 (중심 간 거리) 5.5 nm의이며 용량은 43 μC / cm 2 (노출 시간 단계 3.5.1에서 측정 된 빔 전류에 따라 달라집니다)입니다. 4 단계에서 티 / 오 리드 알 게이트의 정렬을 할 수 있도록뿐만 아니라 정렬 마크를 노출합니다.
    4. 샘플에 20 각 장치에 대해 단계 3.5.2과 3.5.3를 반복합니다.
  5. IPA에서 샘플을 담가 저항 개발 : 30 초 H 2 O (9시 1분). 이 솔루션은 20 ° C.의 온도에 있어야합니다 30 초 동안 물에 씻어 압축 N 2 총을 불어 건조시킵니다. MIBK 용액과 반​​응을 중지 IPA의 세척 : 선호하는 경우, PMMA은 IPA를 사용하여 개발 될 수있다 저항한다. 다른 D이 옵션을 선택한 경우 evelopment 시간이 필요합니다.
  6. 플라즈마 아셀에서 샘플을 배치하고 전자 빔 과정에서 형성된 트렌치의 바닥에 남아있는 저항에는 없다는 것을이 저항의 5 nm의 제거 및 보장 50 W.에서 4 초 동안 O 2 플라즈마에 노출.
  7. SO 4 H 2 용액에 시료를 침지하여 갈륨 비소 산화막을 제거 30 초 H 2 O (1:5) 30 초 동안 물에 헹구십시오. 압축 된 N 2 총을 불어 건조시킵니다. 단계 3.8 가능한 한 빨리 다시 나타나지 산화막을 방지하기 위해 수행해야합니다.
  8. 모두 0.1 나노 미터 / 초의 속도로, TI와 오의 20 나노의 전자 빔 증발기 및 예금 10 나노에서 샘플을 놓습니다. 샘플 홀더가 잘 접지 및 증착 공정 중에 샘플 축적 요금을 방지하기 위해 소스에서 최소 60cm 멀리 배치하는 것이 중요합니다.
  9. 65 1,165 리무버에서 샘플을 담근 °로 리프트 오프 초과하는 금속C 15 분. 자체적으로 해제되지 않았을 수 있습니다 원치 않는 금속을 제거하려면 살짝 뜨거운 제거제로 샘플의 표면을 스프레이 피펫을 사용합니다. 5 분 각각 아세톤과 IPA에 씻어.

4. 알 쇼트 리드 게이츠의 제작

이 제조 단계의 결과는 그림 4D에 표시됩니다.

알 쇼트의 제조 리드하고 이러한 점을 정의하는 게이트이기 때문에 게이트 제조 공정의 가장 중요한 단계를 구성합니다. 그것은 전자 빔이 잘 초점을 맞추고 현재의 빔이 잘 단계 4.2로 조정하는 것이 중요합니다. 노출과 개발 시간은 물론 소형, 지속적이고 잘 정의 된 게이트를 얻기 위해 조정해야합니다. 많은 프로토콜, 이러한 게이트와 리드는 티 / AU에서 제작하는 단계와 3시 이전에 리드와 동시에 노출됩니다. 그러나 알을 사용하는 장점은, 그것은 산화 될 수 theref입니다광석은 큰 절연 층 (10)의 필요없이 시료의 표면에 직접 입금 할 상위 게이트 등의 요소를 허용.

  1. 3.4.2 단계 3.1를 반복합니다. 티 / 오 리드의 손상을 방지하기 위해 샘플을 청소하는 동안 그러나, 소닉 목욕을 사용하지 마십시오.
  2. E-빔 과정 : 알 리드와 게이트 패턴은 CAD 파일에 그려집니다. 알 리드는 티 / AU는 알 문에 이르게 연락하기 위해 사용되는 200 ㎚의 폭 닫힌 다각형으로 그려집니다. 알 게이트 그러나 폴리곤으로 그려진 것이 아니라 같은 두 개의 단일 선은 20 나노로 구분하지 않습니다.
    1. 빔 메사에 부합되면, 1,500 X에 배율을 설정하고 티 / AU 쇼트와 빔 리드를 맞 춥니 다.
    2. 리드를 노출합니다. 43 μC / cm 2 3.3 ㎚의 중심 간 거리의 용량을 사용합니다.
    3. 게이트를 노출합니다. 0.149 NC / cm 및 1.1 ㎚의 중심 간 거리의 라인 용량을 사용합니다. 이 이어질 것60 ㎚의 최종 게이트 폭.
    4. 4.2.3 시료에 20 각 장치에 대한 - 단계 4.2.1를 반복합니다.
  3. 3.7 - 단계 5를 반복합니다.
  4. 0.3 나노 미터 / 초의 속도로 알의 전자 빔 증발기 및 예금 30 나노에서 샘플을 놓습니다.
  5. 단계 3.10를 반복합니다. 그것은 작은 알 게이트의 손상을 방지하려면이 단계 이후의 샘플 매우 섬세한 것이 중요합니다.

5. 쇼트 키 리드와 접착 패드의 제조

이 제조 단계의 결과는 그림 4E에 표시됩니다.

  1. 단계 2.1를 반복 - 쇼트위한 포토 리소그래피 마스크를 사용하여, 2.9하는 대신 저항 패드 마스크 발생합니다.
  2. TI와 0.3 nm의 / 초, 1 나노 미터 / 초 각각의 속도로 오의 350 ㎚의 전자 빔 증발기 및 예금 30 나노에서 샘플을 놓습니다. 그것은 생보다 찢어 적은 경향이 있기 때문에 증착 오의 두꺼운 층은 샘플 홀더에 시료의 결합을 용이하게nner 층.
  3. 리프트 오프 과잉 금속과 나머지 3 시간 동안 65 ° C에서 1,165 리무버에서 샘플을 담가 저항한다. 자체적으로 해제되지 않았을 수 있습니다 원치 않는 금속을 제거하려면 살짝 뜨거운 제거제로 샘플의 표면을 스프레이 피펫을 사용합니다. 5 분 각각 아세톤과 IPA에서 샘플을 씻어.

6. 샘플의 다이 싱

  1. 125 ° C 표면을 탈수하는 15 분 동안 오븐에서 샘플을 굽는다.
  2. 1 분 동안 115 ° C에서 뜨거운 접시에 30 초 굽는다 3,500 rpm에서 S1818과 함께 코트를 스핀. 저항이 층의 두께는 다이 싱 중에 샘플의 표면을 보호하기에 충분한 두께만큼 중요하지 않습니다.
  3. 샘플의 상단과 하단면에 테이프를 다이​​ 싱의 레이어를 놓습니다. 맨 얼굴에 테이프의 층은 다이 싱시 장치에 추가적인 보호 계층을 제공합니다.
  4. 주사위 놀이를하는 사람의 샘플면이 위로를 놓습니다. 다이 싱하여 개별 장치에 샘플을 잘라테이프를 다이​​ 싱의 바닥 층을 절단하지 않고 최고 다이 싱 테이프의 층과 갈륨 비소 / AlGaAs 웨이퍼를 통해 모든 방법입니다.
  5. 다이 싱 테이프를 제거하고 보호는 몇 분 동안 아세톤에서 샘플을 배치하여 저항한다. 부드럽게 자신에 들지 않는 다이 싱 테이프의 조각을 끌어 핀셋을 사용합니다. IPA에 장치를 씻어 N 2 총을 사용 매만.

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

위에서 설명한 과정에서 중요한 단계 중 하나는 메사 (1 단계)의 에칭입니다. 그것은 overetching을 피하면서 2DEG 아래를 제거 할 수있을만큼 식각하는 것이 중요합니다. 따라서, 갈륨 비소 / AlGaAs 샘플에 에칭을 수행하기 전에 에칭 솔루션을 테스트하기 위해 대량의 GaAs 더미 샘플을 사용하는 것이 좋습니다. 갈륨 비소 / AlGaAs 이종의 식각 속도는 갈륨 비소보다 크지 만 더미의 에칭 용액이 더 많거나 적은 반응 평소보다이며, 실제 시료의 식각 시간을 적절하게 조정 할 수 있는지 여부에 대한 표시를 제공 할 수 있습니다.

장치가 제작되고 나면, 그들은 실버 에폭시를 사용하여 샘​​플 홀더에 장착 할 준비가 된 것입니다. 샘플의 본딩 패드와 샘플 홀더의 연결 핀 사이의 와이어 본딩은 25 μm의 알루미늄 와이어를 사용하여 수행됩니다. 그들을 손상의 위험이 있기 때문에 주사 전자 현미경 (SEM)에있는 장치를 관찰하지 않는 것이 좋습니다. 대신상당히 높은 온도 (1 ~ 4 K)에서 할 수 있으며, 성문 중 하나가 더 특성화 희석 냉장고에 샘플을 냉각하기 전에 깨지거나 누락 된 경우 확인을 할 수 있도록하는 간단한 테스트가 있습니다. 이러한 테스트 중 하나는 두 개의 저항 접촉 사이의 전압 바이어스를 적용하고 게이트 쌍에인가되는 전압의 함수로 샘플을 통해 구동 전류를 측정에 구성되어 있습니다. 이러한 측정의 예는 그림 5에 나와 있습니다. 그림 5의 곡선은 두 가지 체제를 보여줍니다. 0 V에서 -750 mV에서 두 고갈 단계를 제시 최초의 정권 범위 : 60 nm의 넓은 게이트의 고갈에 해당하는 200 nm의 넓은 리드에 대한-750MV 하나의 고갈에 대한-300mV의 대응 하나. 낮은 전압에서 두 번째 정권은 컨덕턴스의 양자화에 해당하는 대지를 보여줍니다. -2V에-500mV의 사이 게이트 범위의 쌍 사이 핀치 오프 포인트에 대한 일반적인 값. 또한, 하나의이 쇼트 키 장벽을 손상시킬 수 있기 때문에 게이트 500 600 MV 위의 양의 전압을인가하지 않아야합니다. 그림 5에서,이 특정 샘플의 경우, 게이트 TC-TL과 TC-TR 쌍은 거의 같은 전압에서 전류를 꼬집어 이후 기하학적으로 유사 할 가능성이 있다는 결론이 가능합니다. 같은 TC-BL 및 TC-BR 쌍을 위해 간다. 그러나, 현재는 여전히도 높은 전압에서 TC와 BC 게이트 사이에 흐르는 사실은 BC 게이트가 하나 고장 또는 누락되어 있음을 나타냅니다. 보통, 시험 장치의 약 50 %의 완전한 기능을 게이트 저항 연락처가.

적절한 장치가 발견되면, 그것은 낮은 온도 (<100 mK의)에서 특성화 희석 냉장고에로드 할 수 있습니다. 문에 각각 전압은 다음 두 점을 형성하도록 조정해야합니다. 그것은 세부 사항이 조정 과정을이 논문의 목표는 아닙니다. 일단 두 점이 stabili가 형성되었습니다타이 다이어그램은 두 점이 몇 가지 - 전자 정권에 도달 할 수 있는지 확인하기 위해 측정 할 수 있습니다. 이 작은 상수 소스 - 드레인 바이어스 (~ 10 μV) 적용 및 BL 및 BR 게이트에인가되는 전압의 함수로 두 점을 통해 전류를 측정하여 이루어집니다. 기기의 디자인은 충전 감지기 역할을하는 양자 점 접촉을 포함하는 경우, 그것은 안정성도 11의 측정에 오히려 점을 통해 현재보다,이 기능을 사용하는 것이 바람직하다. 측정 안정성 다이어그램과 이상적인 결과의 회로도는 그림 6에 나와 있습니다. 같은 트리플 점 두 점을 통해 그림 6B, 전류를 흐름에 표시. 더 이상 트리플 포인트 안정성도 관찰 할 수없는 경우 제로 전자 정권은 게이트에 전압을가 얼마나 부정적인 상관없이 도달합니다. 그러나 현재는 더 이상 고압 용 도트 흐르는 없다는 사실도 터널 장벽 연결하는 나타낼 수 있습니다두 점에 소스와 드레인을 ING는 전원을 완전히 끼어 있었다. 스핀 봉쇄는 몇 가지 - 전자 체제가 12에 도달했음을 증명하기 위해 다른 트리플 점에서 측정하지만, 두 점에서 전자의 정확한 숫자는 충전 감지를 사용하여 결정해야 할 수 있습니다. 안정성 다이어그램, 스핀 봉쇄 및 충전 감지에 대한 자세한 내용은 R. 핸슨 등은를 참조하십시오. 13

그림 1
그림 1. 분자 빔 에피 택시로 성장 갈륨 비소 / AlGaAs 이종에 존재하는 레이어) 순서. B) 이종의 밴드 구조 참조). B C와 B V는 각각 전도와 원자가 밴드입니다. 전도 밴드 페르미 레벨 이하 유일한 지역 (E F) I의는 갈륨 비소의 5,000 층과 AlGaAs의 400 층 사이에서 발견. 그것은 2DEG이 발견되는 여기에있다. 큰 이미지를 보려면 여기를 클릭하십시오 .

그림 2
그림 2. 이중 양자점의 금속 게이트 전극 (어두운 회색)의 회로도 2DEG는 주황색으로 표시됩니다. 갈륨 비소 / AlGaAs 이종 위에 증착 고갈 영역은 흰색입니다. 검은 사각형 저항 연락처를 나타내며 화살표는 점과 양자 점 접촉 (QPC)를 통해 전류의 흐름을 보여줍니다. 두 개의 점은 전자가 여전히 고갈 영역의 중앙에 남아있는 오렌지 지역에 위치하고 있습니다. 게이츠 BL 및 BR은 각각 왼쪽과 오른쪽 점에서 전자의 수를 제어하는​​ 데 사용됩니다. BC와 TC 콘 두 점 사이의 터널 장벽을 트롤. TL은 TR 곡 오른쪽 도트와 드레인 사이의 장벽. 동안 원본과 왼쪽 점 사이의 터널 장벽을 조정하는 데 사용됩니다 큰 이미지를 보려면 여기를 클릭하십시오 .

그림 3
그림 3. () 니켈 / 창 / AU 오믹 접촉 (황금 사각형)의 회로도는 아래 2DEG에 시료의 표면에서 단련 급속 열처리에 의해 확산. (B) 메사을 만드는 식각 된 샘플의 표면의 측면보기. 큰 이미지를 보려면 여기를 클릭하십시오 .

"581/50581fig4.jpg"폭 = "600px 눈 />
그림 4. 제조 공정의 여러 단계 후 이중 양자점 소자의 광학 현미경 이미지. 메사 (1 단계)의 에칭 후 () 장치. 어두운 회색 지역은 여전히 2DEG을 제시하면서. (B) 장치 오믹 접촉 (2 단계)의 제작 후 밝은 회색 지역은이 지역을 통해 흐르는 전류를 방지 에칭되었다. 상기 오믹 접촉 골드 사각형입니다. (C) 티 / AU 쇼트 키 제조 한 후 장치 (3 단계) 리드. 리드는 이미지의 중앙에 흰색 라인입니다. (d) 알 쇼트 키 제조 한 후 장치 리드 및 게이트 (4 단계). 이러한 이미지의 중앙에있는 녹색 사각형에서 발견된다. 양자 도트를 정의하는 데 사용되는 게이트의 SEM 이미지도 표시됩니다. (E) 장치는 쇼트 리드 본딩 패드 (5 단계)의 제작 후.:/ / www.jove.com/files/ftp_upload/50581/50581fig4highres.jpg "대상 ="_blank "> 큰 이미지를 보려면 여기를 클릭하십시오.

그림 5
그림 5. 전류는 게이트의 다른 쌍에인가되는 전압의 함수로 소스에서 드레인으로 흐르는. 전자 가스의 고갈 ~ -400 MV에서 시작하고 ~ -700 MV에 완료됩니다. 소스와 드레인 사이에인가되는 전압 바이어스는 500 μV이며, 현재는 2 점 측정에 의해 측정됩니다. 모든 곡선 K. 1.4에서 촬영 큰 이미지를 보려면 여기를 클릭하십시오 .

그림 6
그림 6. 의 (a) 회로도QPC를 사용하여 얻을 것이다 이상적인 안정성 다이어그램. 행은 관찰 할 수있는 경우 하나의 점 위에 또는 점 사이의 전자 터널. 현재이 점을 통해 흐르는 것이 가능 어디에 검은 원은 트리플 포인트를 나타냅니다. (B) 안정성 다이어그램은 TL = -100 MV, TC = -350 MV, TR = -1,080 MV로 점을 통해 흐르는 전류를 측정하여 얻은 , BC = -1,160 MV, QPC = -600 MV 10 μV의 소스 - 드레인 바이어스. 샘플은 약 500 MV가 모두 고갈과 핀치 - 오프 포인트를 이동하고 실험 14 전신 소음을 줄여 각 게이트에 전압 V = +500 mV 범위와 편견 냉각되었다. 안정성도 이러한 유형의 만 배 포인트는 대부분 음의 전압 여기 경우가 같이 볼 수 있도록되어 있습니다. 모두에서 (a)와 (b), 숫자 (L, R)은 BL 및 BR의 전압이 서로 다른 값을 왼쪽과 오른쪽 점에서 전자의 수를 나타냅니다게이트. 의 녹색 선 (b)는 전자의 상수로 영역을 표시하는 가이드.하는 큰 이미지를 보려면 여기를 클릭하십시오 .

Subscription Required. Please recommend JoVE to your librarian.

Discussion

위에 제시된 프로세스는 몇 가지 - 전자 정권에 도달 할 수 이중 양자점의 제조 프로토콜을 설명합니다. 그러나 주어진 매개 변수가 사용되는 장비의 모델 및 보정에 따라 다를 수 있습니다. 따라서, 전자 빔 리소그래피 단계에서 노출의 복용과 같은 매개 변수는 장치의 제작 전에 보정해야합니다. 이 과정은 쉽게의 제조에 적용 할 수 있습니다 게이트 정의도 2DEG을 제시 같은시 / SiGe의 같은 기질의 다른 유형에 양자 점입니다.

이러한 수직 양자점 같은 장치의 특정 유형의 점에 대한 소스 및 드레인의 터널 장벽은 제조시 결정되며, 이후 5 다양 할 수 없습니다. 게이트 정의 측면 양자점의 장점은 터널 점 장벽뿐만 아니라 점 사이를 전기적으로 제어 할 수 있다는 것입니다. 그러나이 때문에,주의해야점을 정의하는 다른 게이트에 전압의 조작 중에 이러한 값을 유지합니다.

그것은 몇 가지 - 전자 정권에 도달하면, 목표는 양자 계산을 수행하는 점에서 전자의 스핀 상태를 조작하는 것입니다 것을 기억하는 것이 중요합니다. 큐 비트의 0과 1 상태가 성공적으로 단일 전자 15뿐만 아니라 ST 0 16과 ST 두 개의 회전 급강하 + 17 상태의 스핀 상태 아래에서 구현되었다. 두 개의 큐 비트 사이의 커플 링도 이러한 장치에게 18을 사용하여 달성되었습니다. 하지만, 갈륨 비소 / AlGaAs의 측면 양자 도트의 주요 단점 중 하나는 짧은 일관성 시간 (점에서 전자의 스핀 상태가 보존되는 시간) 기판을 형성하는 원자의 핵 스핀과의 상호 작용에 의해 발생합니다 19. 이 실리콘과 같은 재료의 측면 양자 도트의 조사 (SI하게되었다/ SiGe의 20을 헤테로)와 탄소 (그래 핀 21) 핵 스핀의 무료이며 이론적으로 긴 일관성 번 이어질 것으로 예상된다 동위 원소를합니다. 그러나 이러한 장치는 제어의 결과를 달성하고 갈륨 비소 / AlGaAs있는 점에 대해 얻은 밖으로 읽기 못하고있다. 갈륨 비소 / AlGaAs 이중 양자점을 포함한 현재의 작업은 또한 공진기 전자 (22)와 빠른 회전 작업에게 23를 허용하는 micromagnets의 통합에 장치의 결합이 포함되어 있습니다.

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

저자는 공개 아무것도 없어.

Acknowledgements

저자는 기술 지원을 마이클 Lacerte 감사합니다. MP-L. 재정 지원에 대한 자연 등 기술 (FRQNT) - 고급 연구 (CIFAR), 자연 과학 및 캐나다의 공학 연구위원회 (NSERC), 혁신에 대한 캐나다 재단 (CFI)과 드퐁 드 공들인 퀘벡의 캐나다 연구소 인정합니다. 여기에 제시된 장치는 나노 퀘벡에 의해 일부 자금 CRN2 및 IMDQ 시설에서 제작되었다. 갈륨 비소 / AlGaAs 기판은 국가 연구위원회 캐나다에서 미세 과학 연구소에서 ZR 바실 레프 스키에 의해 제작되었다. JCL 및 CB-O. 재정 지원 CRSNG 및 FRQNT을 인정합니다.

Materials

Name Company Catalog Number Comments
Acetone - CH3COCH3 Anachemia AC-0150 67-64-1
Isopropyl Alcohol (IPA) - (CH3)2CHOH Anachemia AC-7830 67-63-0
1165 Remover MicroChem Corp G050200 872-50-4
Microposit MF-319 Developer Shipley 38460 75-59-2
Sulfuric Acid - H2SO4 Anachemia AC-8750 766-93-9
Hydrogen Peroxide (30%) - H2O2 Fisher Scientific 7722-84-1
LOR 5A Lift-off resist MicroChem Corp G516608 120-92-3
Microposit S1813 Photo Resist Shipley 41280 108-65-6
Microposit S1818 Photo Resist Shipley 41340 108-65-6
PMMA LMW 4% in anisole MicroChem Corp 100-66-3, 9011-14-7
PMMA HMW 2% in anisole MicroChem Corp 100-66-3, 9011-14-7
GaAs/AlGaAs wafer National Research Council Canada See detailed layer structure in Figure 1.
Ni (99.0%) Anachemia
Ge (99.999%) CERAC inc.
Au (99.999%) Kamis inc.
Ti (99.995%) Kurt J Lesker
Al Kamis inc.
Silver Epoxy Epoxy Technology H20E

DOWNLOAD MATERIALS LIST

References

  1. Shor, P. W. Polynomial-time algorithms for prime factorization and discrete logarithms on a quantum computer. SIAM J. Sci. Comput. 26, (5), 1484-1509 (1997).
  2. Björk, M. T., Thelander, C., et al. Few-Electron Quantum Dots in Nanowires. Nano Lett. 4, (9), 1621-1625 (2004).
  3. Dekker, C. Carbon Nanotubes as Molecular Quantum Wires. Phys. Today. 52, (5), 22-28 (1999).
  4. Klein, D. L., McEuen, P. L., Bown Katari, J. E., Roth, R., Alivisatos, A. P. An Approach to Electrical Studies of Single Nanocrystals. Appl. Phys. Lett. 68, (18), 2574-2576 (1996).
  5. Kouwenhoven, L. P., Oosterkamp, T. H., et al. Excitation Spectra in Circular Few-Electron Quantum Dots. Science. 278, (5344), 1788-1792 (1997).
  6. Ciorga, M., Sachrajda, A. S. Z., et al. Addition Spectrum of a Lateral Dot from Coulomb and Spin-Blockade Spectroscopy. Phys. Rev. B. 61, (24), R16315-R16318 (2000).
  7. Baca, A. G., Ashby, C. I. H. Fabrication of GaAs Devices. The Institute of Electrical Engineers. London, United Kingdom. 350 (2005).
  8. Barthel, C., Reilly, D. J., Marcus, C. M., Hanson, M. P., Gossard, A. C. Rapid Single-Shot Measurement of a Singlet-Triplet Qubit. Phys. Rev. Lett. 103, (16), 160503 (2009).
  9. S, A Survey of Ohmic Contacts to III-V Compound Semiconductors. Thin Solid Films. 308, (0), 599-606 (1997).
  10. Lim, W. H., Huebl, H., et al. Electrostatically Defined Few-Electron Double Quantum Dot in Silicon. Appl. Phys. Lett. 94, (17), 173502 (2009).
  11. Elzerman, J. M., Hanson, R., et al. Few-Electron Quantum Dot Circuit with Integrated Charge Read Out. Phys. Rev. B. 67, (16), 161308 (2003).
  12. Johnson, A. C., Petta, J. R., Marcus, C. M., Hanson, M. P., Gossard, A. C. Singlet-Triplet Spin Blockade and Charge Sensing in a Few-Electron Double Quantum Dot. Phys. Rev. B. 72, (16), 165308 (2005).
  13. Hanson, R., Kouwenhoven, L. P., Petta, J. R., Tarucha, S., Vandersypen, L. M. K. Spins in Few-Electron Quantum Dots. Rev. Mod. Phys. 79, (4), 1217-1265 (2007).
  14. Long, A. R., Pioro-Ladrière, M., et al. The Origin of Switching Noise in GaAs/AlGaAs Lateral Gated Devices. Physica E Low Dimens. Syst. Nanostruct. 34, (1-2), 553-556 (2006).
  15. Koppens, F. H. L., Buizert, C., et al. Driven Coherent Oscillations of a Single Electron Spin in a Quantum Dot. Nature. 442, (7104), 766-771 (2006).
  16. Foletti, S., Bluhm, H., Mahalu, D., Umansky, V., Yakobi, A. Universal Quantum Control of Two-Electron Spin Quantum Bits Using Dynamic Nuclear Polarization. Nat. Phys. 5, (12), 903-908 (2009).
  17. Petta, J. R., Lu, H., Gossard, A. C. A Coherent Beam Splitter for Electronic Spin States. Science. 327, (5966), 669-672 (2010).
  18. Shulman, M. D., Dial, O. E., Harvey, S. P., Bluhm, H., Umansky, V., Yacoby, A. Demonstration of Entanglement of Electrostatically Coupled Singlet-Triplet Qubits. Science. 336, (6078), 202-205 (2012).
  19. Khaetskii, A. V., Loss, D., Glazman, L. Electron Spin Decoherence in Quantum Dots Due to Interaction with Nuclei. Phys. Rev. Lett. 88, (18), 186802 (2002).
  20. Sakr, M. R., Jiang, H. W., Yablonovitch, E., Croke, E. T. Fabrication and characterization of electrostatic Si/SiGe Quantum Dots with an Integrated Read-Out Channel. Appl. Phys. Lett. 87, (22), 223104 (2005).
  21. Liu, X. L., Hug, D., Vandersypen, L. M. K. Gate-Defined Graphene Double Quantum Dot and Excited State Spectroscopy. Nano Lett. 10, (5), 1623-1627 (2010).
  22. Frey, T., Leek, P. J., Beck, M., Blais, A., Ihn, T., Ensslin, K., Wallraff, A. Dipole Coupling of a Double Quantum Dot to a Microwave Resonator. Phys. Rev. Lett. 108, 046807 (2012).
  23. Pioro-Ladrière, M., Tokyra, Y., Obata, T., Kubo, T., Tarucha, S. Micromagnets for coherent control of spin-charge qubit in lateral quantum dots. Appl. Phys. Lett. 90, (2), 024105 (2007).

Comments

0 Comments


    Post a Question / Comment / Request

    You must be signed in to post a comment. Please or create an account.

    Usage Statistics