La escritura y la caracterización de baja temperatura de óxido de Nanoestructuras

1Department of Physics, University of Pittsburgh
Published 7/18/2014
0 Comments
  CITE THIS  SHARE 
Engineering
 

Summary

Cite this Article

Copy Citation

Levy, A., Bi, F., Huang, M., Lu, S., Tomczyk, M., Cheng, G., et al. Writing and Low-Temperature Characterization of Oxide Nanostructures. J. Vis. Exp. (89), e51886, doi:10.3791/51886 (2014).

Please note that all translations are automatically generated through Google Translate.

Click here for the english version. For other languages click here.

Abstract

Introduction

Heteroestructuras Óxido 1-5 muestran una notable variedad de fenómenos físicos emergentes que son tanto científicamente interesante y potencialmente útil para aplicaciones 4. En particular, la interfaz entre LaAlO3 (LAO) y SrTiO3 (STO) 6 puede exhibir aislante, la realización, superconductores 7, ferroeléctrico-como 8, 9 y ferromagnético comportamiento. En 2006, Thiel et al mostraron que 10 hay una transición brusca-aislante-metal como el espesor de la capa de LAO se incrementa, con un espesor crítico de 4 celdas unitarias (4UC). Posteriormente se demostró que las estructuras 3uc-LAO/STO exhiben una transición de histéresis que puede ser controlado localmente con un microscopio de fuerza atómica conductora (C-AFM) de la sonda 11.

Las propiedades de las interfaces de óxido tales como LaAlO3 / SrTiO3 dependen de la ausencia o presencia de llevar a caboelectrones en la interfase. Estos electrones se pueden controlar con los mejores electrodos de puerta 12,13, compuertas traseras 10, superficie adsorbatos 14, capas ferroeléctricos 15,16 y c-AFM litografía 11. Una característica única de c-AFM litografía es que muy pequeñas características a nanoescala se pueden crear.

Gating top eléctrico, combinado con reclusión de dos dimensiones, se utiliza a menudo para crear puntos cuánticos en semiconductores III-V 17. Alternativamente, los nanocables semiconductores cuasi-unidimensionales pueden gated eléctricamente por proximidad. Los métodos para producir estas estructuras son mucho tiempo y generalmente irreversible. Por el contrario, la técnica de la litografía C-AFM es reversible en el sentido de que una nanoestructura se puede crear para un experimento, y luego "borrado" (similar a una pizarra). En general, la escritura c-AFM se realiza con tensiones positivas aplicadas a la punta del AFM, mientras que, borrandose realiza utilizando voltajes negativos. El tiempo requerido para crear una estructura particular depende de la complejidad del dispositivo, pero es por lo general menos de 30 min; mayor parte de ese tiempo se dedica a borrar el lienzo. La resolución espacial típica es de unos 10 nanómetros, pero con ajuste adecuado características tan pequeñas como 2 nanómetros se pueden crear 18.

Una descripción detallada del procedimiento de fabricación de nanoescala sigue. El detalle que figura aquí debería ser suficiente para que experimentos similares a realizar por los investigadores interesados. El método descrito aquí tiene muchas ventajas sobre los enfoques litográficas tradicionales utilizados para crear nanoestructuras electrónicos en los semiconductores.

El método de litografía c-AFM aquí descrito forma parte de una clase mucho más amplia de los esfuerzos de la litografía basada en sonda de barrido, incluyendo la oxidación anódica de exploración 19, nanolitografía dip-pen 20, patrones piezoeléctrico21, y así sucesivamente. La técnica de c-AFM se describe aquí, junto con el uso de interfaces de óxido de nuevos, puede producir algunas de las estructuras electrónicas de más alto de precisión con una variedad sin precedentes de propiedades físicas.

Protocol

1. Obtener LAO / heteroestructuras STO

  1. Obtener una heteroestructura de óxido que consiste en 3,4 células por unidad de LAO cultivadas por deposición por láser pulsado en TiO sustratos STO 2 terminados en. Detalles de crecimiento de la muestra se describen en la ref. 22.

2. Fotolitográfico Procesamiento de Muestras

Crear contactos eléctricos en la interfaz de LAO / STO, con zonas de unión de los lienzos de cableado a un portador de chip. Los pasos de procesamiento individuales se describen en detalle a continuación.

  1. Girar fotoprotector
    1. Girar fotorresistente sobre las muestras a 600 rpm durante 5 segundos, luego a 4000 rpm durante 30 seg. La capa fotorresistente será de aproximadamente 2 m de espesor. Hornee las muestras a 95 ° C durante 1 min.
  2. La exposicion fotoprotector utilizando un alineador de máscara con 320 nm de luz de 100 seg con una dosis de 5 mW / cm 2.
  3. Desarrollar la fotoprotección en desarrollador fotoprotector foR 1 min.
  4. Fresado Ion
    1. Utilice un molino de iones Ar + para eliminar 15 nm de material (LAO y STO) en las zonas no cubiertas por fotoprotector. Colocar las muestras en un ángulo de 22,5 ° respecto a la dirección perpendicular al haz de iones de Ar + entrante. Si la tasa de ataque químico de Ar + no está calibrado, realizar una ejecución de la calibración para garantizar que se elimina la cantidad correcta de material. Determinar la profundidad de grabado usando AFM o profilmetry equivalente.
  5. Sputtering DC de Ti y de Au
    1. Depósito 4 nm de Ti, a continuación, 25 nm de Au en las muestras de modo que el Au hace contacto eléctrico con la capa de STO expuesta. La presión de pulverización catódica es en el rango de 2-6 x 10 -7 Torr, y la pulverización catódica se lleva a cabo con la muestra a temperatura ambiente. Pre-pulverización catódica de Ti durante 10 min con el obturador cerrado a 100 W, entonces obturador abierto y pulverización catódica por 20 segundos a 100 W. Una vez terminado, inmediatamente antes de la pulverización catódica de Au durante 1 min a 50 W a continuación, por pulverización catódica de Au durante 30 segundos para las muestras a 50 W. Calibrar el tiempo para producir los espesores de Ti y Au deseados.
  6. El despegue
    1. Utilice de lavado por ultrasonidos en acetona / IPA para eliminar el material fotorresistente de la superficie de las muestras.
  7. Segunda capa
    1. Un segundo proceso litográfico, con exclusión de la etapa 4 (es decir., Con exclusión de fresado de iones), se utiliza para crear las conexiones de cables de oro a zonas de unión individuales. Los dos patrones deben ser bien alineados para asegurar que no se producen cortocircuitos eléctricos.
  8. La limpieza con plasma.
    1. Un IPC Barril Etcher se utiliza para eliminar los residuos de resina fotosensible en la zanja patrón. El instrumento utilizado en el 100 W y 1 Torr argón durante 1 min

3. Bonos alambre una muestra de los Preparativos de la escritura

  1. Montar la muestra LAO / STO en un portador de chip (Figura 2A) con 28 pines disponibles.
  2. Estructura de unión de cables

NOTA: Utilice un dispositivo de unión de alambre para hacer c eléctricaonexiones entre zonas de unión en la muestra y el soporte de chip. Adjuntar 1 milésima de pulgada (25 micrómetros) alambres de oro entre los contactos eléctricos y el soporte de chip. Escribe nanoestructuras

4. Escribir Nanoestructuras

  1. Crear un esbozo informal de la nanoestructura conductor (Figura 3A).
  2. Abra los gráficos vectoriales escalables editor (SVG) (Figura 3B).
    1. Utilice una plantilla o definir el tamaño de la ventana para que coincida con la de la imagen de AFM.
    2. Cargar la imagen AFM de la muestra en el editor de SVG.
    3. Crear elementos nanoestructura superpuestos en la imagen AFM.
  3. Cargue el archivo SVG en el programa de nanolitografía.
  4. Ejecute el software de la litografía para crear una nanoestructura conductora.
    1. Sugerencia Utilice V = 10 V para crear nanoestructuras, y la punta de V = -10 V para borrar nanoestructuras.
    2. Mueva la punta c-AFM, a una velocidad que oscila entre 200 nm / seg a 2 m / seg.

5. Dispositivo Enfriar y tomar mediciones

  1. Apague todas las luces blancas y utilizar filtros de color rojo / fuentes de luz.
  2. Extraer la muestra del sistema de AFM.
  3. Cargar la muestra en el refrigerador de dilución (A).
  4. Medir la resistencia frente a la temperatura (B) como se enfría la muestra.
  5. Medir las propiedades de transporte a bajas temperaturas (C).

Representative Results

Los resultados mostrados aquí son representativos del comportamiento de transporte que puede ser exhibida por esta clase de nanoestructuras, y ha sido descrito en detalle en otra parte 23-26. En este ejemplo, una cavidad de nanocables se ha construido (Figura 4) a partir de una heteroestructura de LAO celular 3,3 unidad / STO. Vías de conducción (que se muestran en verde) son típicamente de 10 nm de ancho, según lo determinado por el nanocable "corte" experimentos 11. La velocidad punta y la tensión de cada segmento es independientemente configurable desde el panel frontal de litografía (Figura 4 B), al igual que la velocidad de escritura de punta. "Electrodos virtuales" que se interconectan con los contactos interfaciales aseguran que hay una conexión eléctrica altamente conductor de las nanoestructuras.

Después de la nanoestructura está escrito, se transfiere al refrigerador de dilución. La exposición a la luz en o por debajo de 550 nm producirá fotoconducción no deseado, por lo que es importante para transferir el dispositivo en la oscuridad o con la ayuda de un rojo "cuarto oscuro" de luz (Figura 5 A). Las conexiones eléctricas deben hacerse a temperatura ambiente, y como con la mayoría de las nanoestructuras de semiconductores, el gran cuidado debe ser tomado al cambiar las conexiones eléctricas a temperaturas criogénicas. Si los dispositivos se somete a las descargas electrostáticas, lo más probable es llegar a ser aislante. Sorprendentemente, la funcionalidad del dispositivo puede ser recuperado por "ciclo" la temperatura a 300 K y enfriamiento de nuevo.

Durante el tiempo de reutilización, es rutina para controlar la resistencia de dos terminales, e incluso la resistencia de cuatro terminales, como una función de la temperatura. Para estas mediciones se aplica una tensión de corriente alterna (normalmente ~ 1 mV) a una baja frecuencia (<10 Hz) a uno de los electrodos, mientras que la corriente de CA se mide usando un amplificador de transimpedancia. Lock-in demodulación y filtrado se realiza mediante un amplificador lock-in casa-desarrollado. La cu acrrent se controla como una función de la temperatura (Figura 5B).

Una vez que el dispositivo se enfría a la temperatura de base del refrigerador de dilución (50 mK), mediciones de transporte de cuatro terminales se llevan a cabo (Figura 5C). Para estas mediciones, la corriente se transmite a través del canal principal del dispositivo, mientras el voltaje a través del dispositivo se mide simultáneamente. En lugar de medir con un amplificador lock-in, un voltaje de corriente completo (IV) traza se mide. Este método contiene más información y la conducción diferencial se puede calcular a través de la diferenciación numérica. Para el dispositivo en particular, la conducción diferencial se mide como una función de la puerta de lado-tensión V sg. Esta puerta permite que el potencial químico del dispositivo para ser cambiado. El transporte a través del dispositivo muestra una fuerte dependencia no monotónica, lo que indica las regiones en las que tiene lugar el bloqueo de Coulomb para los valores más pequeños, y strong superconductividad para valores grandes de V sg. Los detalles sobre la interpretación física para esta clase de dispositivo se describen en otra parte.

Figura 1
.. Figura 1 pasos de procesamiento fotolitográficas Paso 1: fotoprotector giro. Paso 2: exponer fotoprotector utilizando alineador de la máscara. Paso 3: desarrollar fotoprotector. Paso 4: fresado de iones. Paso 5: DC sputtering depositar Ti y Au. Paso 6: despegue. Paso 7: depositar la segunda capa. Paso 8: limpieza por plasma.

Figura 2
Figura 2. Imágenes de litográficamente estampadas heteroestructuras LAO / STO. (A) Imagen que muestra a 5 mm x 5 mm de alambre muestra unido a un portador de chip. (B) Optical imagen que muestra zonas de unión y uno de los lienzos. (C) Primer plano de un solo lienzo. Haga clic aquí para ver una versión más grande de esta figura.

Figura 3
Figura 3. (A) el diseño informal de nanoestructura LAO / STO. (B) la disposición precisa de nanoestructuras usando un código abierto escalable de gráficos vectoriales editor (SVG).

Figura 4
Figura 4. (A) Litografía panel frontal para c-AFM patrones. (B) posición y tensión de c-AFM punta Captura de pantalla del simulador 3D que muestra.w.jove.com/files/ftp_upload/52058/52058fig4large.jpg "target =" _blank "> Haga clic aquí para ver una versión más grande de esta figura.

La figura 5
Figura 5. (A) nanoestructura LAO / STO que se inserta en el refrigerador de dilución. (B) Vigilancia de la resistencia de la muestra ya que se enfría desde 300 K a 50 mK. (C) Monitoreo de la conductancia diferencial de cuatro terminales de dispositivo como una función de Vsg voltaje de la puerta lateral y el voltaje a través del dispositivo (V4T). Gráfico de intensidad mostrada en unidades de siemens (S), y las tensiones se visualiza en unidades de voltios (V).

Materials

Name Company Catalog Number Comments
Equipment
Contact Aligner Karl-Suss MA6
Spinner Solitec 5110C
Ion Mill Commonwealth Scientific 8C
Sputtering System Leybold-Heraeus Z-650
Barrel Etcher Branson/IPC 3000C
Wire Bonder Westbond 7700E
AFM Asylum Research MFP-3D
Dilution Refrigerator Quantum Design P850
Ultrasonic Wash Machine Fisher Scientific 15-335-6
Current Amplifier Femto DLPCA-200
Materials
LaAlO3/SrTiO3 Prof. Chang-Beom Eom 5 mm x 1 mm with ~3.4 unit cells of LAO (See Reference 18)
Photoresist AZ Electronic Materials P4210
Developer AZ Electronic Materials 400K
Acetone Fisher Scientific A929SK-4
Isopropyl Alcohol Fisher Scientific A459-1
Deionized Water Fisher Scientific 23-290-065
Gold Wire DuPont 5771 1 mm diameter
Chip Carrier NTK Technologies IRK28F1-5451D

DOWNLOAD MATERIALS LIST

References

  1. Sulpizio, J. A., Ilani, S., Irvin, P., Levy, J. i Annual Review of Materials Research, in press. (2014).
  2. Mannhart, J., Blank, D. H. A., Hwang, H. Y., Millis, A. J., Triscone, J. M. Two-Dimensional Electron Gases at Oxide Interfaces. Mrs Bulletin. 33, 1027-1034 (2008).
  3. Langer, J. S. Annual Review of Condensed Matter Physics. Interface Physics in Complex Oxide Heterostructures. 141-165 (2011).
  4. Bogorin, D. F., Irvin, P., Cen, C., Levy, J. i Multifunctional Oxide Heterostructures. Tsymbal, E. Y., Dagotto, E. R. A., Chang-Beom, E., Ramesh, R. 13, University Press. Oxford. (2012).
  5. Granozio, F. M., Koster, G., Rijnders, G. Functional Oxide Interfaces. MRS Bulletin. 38, 1017-1023 (2013).
  6. Ohtomo, A., Hwang, H. Y. A high-mobility electron gas at the LaAlO3/SrTiO3 heterointerface. Nature. 427, 423-426 (2004).
  7. Reyren, N., et al. Superconducting interfaces between insulating oxides. Science. 317, 1196-1199 (2007).
  8. Bark, C. W., et al. Switchable Induced Polarization in LaAlO3/SrTiO3 Heterostructures. Nano Letters. 12, 1765-1771 (2012).
  9. Brinkman, A., et al. Magnetic effects at the interface between non-magnetic oxides. Nature Materials. 6, 493-496 (2007).
  10. Thiel, S., Hammerl, G., Schmehl, A., Schneider, C. W., Mannhart, J. Tunable quasi-two-dimensional electron gases in oxide heterostructures. Science. 313, 1942-1945 (2006).
  11. Cen, C., et al. Nanoscale control of an interfacial metal-insulator transition at room temperature. Nature Materials. 7, 298-302 (2008).
  12. Singh-Bhalla, G., et al. Built-in and induced polarization across LaAlO3/SrTiO3 heterojunctions. Nature Physics. 7, 80-86 (2011).
  13. Li, L., et al. Very Large Capacitance Enhancement in a Two-Dimensional Electron System. Science. 332, 825-828 (2011).
  14. Xie, Y., Hikita, Y., Bell, C., Hwang, H. Y. Control of electronic conduction at an oxide heterointerface using surface polar adsorbates. Nature Communications. 2, 494 (2011).
  15. Bark, C. W., et al. Tailoring a two-dimensional electron gas at the LaAlO3/SrTiO3 (001) interface by epitaxial strain. PNAS. 108, 4720-4724 (2011).
  16. Tra, V. T., et al. Adv Mater. 25, 3357-3364 (2013).
  17. Cronenwett, S. M., Oosterkamp, T. H., Kouwenhoven, L. P. A Tunable Kondo Effect in Quantum Dots. Science. 281, 540-544 (1998).
  18. Cen, C., Thiel, S., Mannhart, J., Levy, J. Oxide Nanoelectronics on Demand. Science. 323, 1026-1030 (2009).
  19. Kalinin, S. V., Gruverman, A. Scanning probe microscopy: electrical and electromechanical phenomena at the nanoscale. 1, Springer. (2007).
  20. Piner, R. D., Zhu, J., Xu, F., Hong, S. H., Mirkin, C. A. 'Dip-pen' nanolithography. Science. 283, 661-663 (1999).
  21. Ahn, C. H., et al. Nonvolatile Electronic Writing of Epitaxial Pb(Zr0.52Ti0.48)O3/SrRuO3 Heterostructures. Science. 276, 1100-1103 (1997).
  22. Bi, F., et al. 'Water-cycle' mechanism for writing and erasing nanostructures at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 173110 (2010).
  23. Cheng, G., et al. Anomalous Transport in Sketched Nanostructures at the LaAlO3/SrTiO3 Interface. Phys Rev X. 3, 011021 (2013).
  24. Veazey, J. P., et al. Nonlocal current-voltage characteristics of gated superconducting sketched oxide nanostructures. Europhys Lett. 103, 57001 (2013).
  25. Veazey, J. P., et al. Oxide-based platform for reconfigurable superconducting nanoelectronics. Nanotechnology. 24, 375201 (2013).
  26. Irvin, P., et al. Anomalous High Mobility in LaAlO3/SrTiO3 Nanowires. Nano Letters. 13, 364-368 (2013).
  27. Salaita, K., et al. Massively Parallel Dip–Pen Nanolithography with 55 Two-Dimensional Arrays. Angewandte Chemie. 118, 7378-7381 (2006).
  28. Li, S., et al. Parallel Conductive-AFM Lithography on LaAlO3/SrTiO3 Interfaces. Ieee T Nanotechnol. 12, 518-520 (2013).
  29. Cen, C., Bogorin, D. F., Levy, J. Thermal activation and quantum field emission in a sketch-based oxide nanotransistor. Nanotechnology. 21, 475201 (2010).
  30. Bogorin, D. F., et al. Nanoscale rectification at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 013102 (2010).
  31. Cheng, G., et al. Sketched Oxide Single-Electron Transistor. Nature Nanotech. 6, 343-347 (2011).
  32. Joshua, A., Ruhman, J., Pecker, S., Altman, E., Ilani, S. Gate-tunable polarized phase of two-dimensional electrons at the LaAlO3/SrTiO3 interface. PNAS. 110, 9633 (2013).
  33. Irvin, P., et al. Rewritable Nanoscale Oxide Photodetector. Nature Photon. 4, 849-852 (2010).
  34. Ma, Y., et al. Broadband Terahertz Generation and Detection at 10 nm Scale. Nano Letters. 13, 2884-2888 (2013).

Comments

0 Comments


    Post a Question / Comment / Request

    You must be signed in to post a comment. Please or create an account.

    Video Stats