Entwicklung von Hochleistungs-Lücke/Si Heterojunction Solarzellen

Engineering

Your institution must subscribe to JoVE's Engineering section to access this content.

Fill out the form below to receive a free trial or learn more about access:

 

Summary

Hier präsentieren wir ein Protokoll, um Hochleistungs-Lücke/Si Heterojunction Solarzellen mit einer hohen Si Minderheit-Träger Lebensdauer zu entwickeln.

Cite this Article

Copy Citation | Download Citations | Reprints and Permissions

Zhang, C., Vadiee, E., Dahal, S., King, R. R., Honsberg, C. B. Developing High Performance GaP/Si Heterojunction Solar Cells. J. Vis. Exp. (141), e58292, doi:10.3791/58292 (2018).

Please note that all translations are automatically generated.

Click here for the english version. For other languages click here.

Abstract

Zur Verbesserung der Effizienz von Si-basierte Solarzellen über ihre Shockley-Queisser-Grenze hinaus ist der optimale Pfad mit III-V-basierte Solarzellen integrieren. In dieser Arbeit präsentieren wir Lücke/Si Heterojunction Hochleistungssolarzellen mit einem hohen Si Minderheit-Träger Lebensdauer und hoher Kristallqualität epitaktische Lücke Schichten. Es wird gezeigt, dass durch Anwendung von Phosphor (P)-Diffusionsschichten in das Si-Substrat und eine SündeX Schicht, die Si Minderheit-Träger Lebensdauer kann werden gepflegte während des Wachstums der Lücke in der Molekularstrahl-Epitaxie (MBE). Durch die Kontrolle der Wachstumsbedingungen, wuchs die hohe Kristallqualität Lücke auf der P-reiche Si-Oberfläche. Die Filmqualität ist geprägt von Rasterkraftmikroskopie und hochauflösende Röntgenbeugung. Darüber hinaus MoOx wurde eingeführt, als Loch-selektiven Kontakt, das führte zu einem deutlichen Anstieg der Kurzschluss Stromdichte. Die erreichte hohe Geräteleistung der Lücke/Si Heterojunction Solarzellen stellt einen Weg zur weiteren Verstärkung der Leistung des Si-basierten Photovoltaik-Geräte.

Introduction

Verbesserung der gesamten Solarzelle Wirkungsgrad1,2gab es Bemühungen zur Integration von unterschiedlichen Materialien mit Gitter Fehlanpassungen. Die Integration von III-V/Si hat das Potenzial, weiter die aktuelle Si Solarzelle Effizienz und ersetzen die teuren III-V-Substraten (z. B. GaAs und Ge) mit einem Si-Substrat für Mehrfachsolarzellen Solarzelle Anwendungen. Unter allen III-V binäre Materialsysteme ist Gallium-Phosphid (GaP) ein guter Kandidat für diesen Zweck, da es die kleinste Gitterfehlanpassung (~ 0,4 %) mit Si und eine hohe indirekte Bandlücke hat. Diese Funktionen können qualitativ hochwertige Integration der Lücke mit Si-Substrat. Es hat theoretisch gezeigt, dass GaP/Si Heterojunction Solarzellen die Effizienz der konventionellen passivierte Emitter hinteren Si Solarzellen3,4 steigern könnte, um in den Genuss des einzigartigen Band-Offset zwischen GaP und Si (∆Ev ~1.05 eV und ∆Ec ~0.09 eV). Dies macht Lücke einen vielversprechenden Elektron selektive Kontakt für Silizium-Solarzellen. Um Hochleistungs Lücke/Si Heterojunction Solarzellen zu erreichen, sind jedoch eine hohe Si Bulk Lebensdauer und hochwertige Lücke/Si-Schnittstelle erforderlich.

Während des Wachstums der III-V-Materialien auf einem Si-Substrat Molekularstrahl-Epitaxie (MBE) und metallorganischen Vapor Phase Epitaxy (MOVPE) hat bedeutende Verminderung der Si-Lebensdauer weit5,6,7, beobachtet 8 , 9. es zeigte sich, dass die Lebensdauer Abbau geschieht hauptsächlich während der thermischen Behandlung von Si-Wafern in den Reaktoren was für Oberfläche Oxid Desorption und/oder Oberfläche Wiederaufbau vor der epitaktische Wachstum10erforderlich ist. Dieser Abbau wurde die extrinsische Diffusion von Verunreinigungen stammten aus den Wachstum Reaktoren5,7zugeschrieben. Verschiedene Ansätze sind vorgeschlagen worden, um dieser Si-Lebensdauer-Abbau zu unterdrücken. In unserer bisherigen Arbeit haben wir zwei Methoden gezeigt, in denen der Si-Lebensdauer-Abbau deutlich unterdrückt werden kann. Die erste Methode zeigte sich durch die Einführung von SiNx als eine Diffusion Barrier7 und die zweite durch die Einführung der P-Diffusionsschicht als ein Gettern Agent11 an das Si-Substrat.

In dieser Arbeit haben wir bewiesen, Hochleistungs-Lücke/Si-Solarzellen auf der Grundlage der genannten Ansätze um Silizium Bulk Lebensdauer Abbau zu mildern. Die Techniken, die Si-Lebensdauer zu bewahren haben breite Anwendungen in Mehrfachsolarzellen Solarzellen mit aktiven Si unteren Zellen und elektronische Geräte wie hochmobile CMOS. In diesem ausführlichen Protokoll werden die Verarbeitungsdetails der Lücke/Si Heterojunction Solar Zellen, einschließlich Si Wafer Reinigung, P-Diffusion in den Ofen, Lücke Wachstum und Verarbeitung, Lücke/Si-Solarzellen vorgestellt.

Subscription Required. Please recommend JoVE to your librarian.

Protocol

Achtung: Bitte konsultieren Sie alle relevanten Sicherheitsdatenblätter (SDB) vor dem Umgang mit Chemikalien. Nutzen Sie alle entsprechenden Sicherheitsmaßnahmen bei der Durchführung einer Solarzelle Herstellung einschließlich der Abzugshaube und persönliche Schutzausrüstung (Schutzbrille, Handschuhe, Kittel, in voller Länge Hose, geschlossene Schuhe).

(1) Si-Wafer Reinigung

  1. Si-Wafer in Piranha-Lösung reinigen (H2O2/h2SO4) bei 110 ° C.
    1. Um Piranha Lösung zu erzeugen, füllen das Säurebad (High-Density-Polyethylen-Tank und jenseits) mit 15,14 L H2SO4 (96 %) und dann 1,8 L H2O2 (30 %).
    2. Warten Sie, bis die Temperatur der Lösung zur Stabilisierung auf 110 ° C.
    3. Platz 4-Zoll-Durchmesser, Float-Zone (FZ), n-Typ, und Doppel-Seite-poliert Si-Wafer in einer sauberen 4" Wafer Kassette (Polypropylen und jenseits), und legen Sie das Boot in der Piranha-Badewanne für 10 Minuten.
    4. Spülen für 10 min mit entionisiertem Wasser (DI).
  2. Reinigen Sie Si-Wafer mit RCA Reinigungslösung bei 74 ° C.
    1. Vorbereiten einer verdünnten Lösung von HCl:H2O2. Füllen Sie das Säurebad mit 13,2 L DI H2O und 2.2 L HCl. Spike die Lösung mit 2,2 L H2O2 und schalten Sie die Heizung.
    2. Warten Sie, bis die Temperatur der Lösung bei 74 ° C vor der Verwendung zu stabilisieren.
    3. Si-Wafer in einer sauberen 4" Wafer-Kassette und stellen Sie Wafer in der RCA-Lösung für 10 Minuten.
    4. Mit VE-Wasser für 10 min spülen.
  3. Si-Wafer in gepuffert Oxide Etch (BOE) Lösung zu reinigen.
    1. Gießen Sie 15,14 L BOE Lösung im Säurebad.
    2. Platzieren Sie die 4" Wafer-Kassette im Bad für 3 min.
    3. 10 min mit VE-Wasser spülen.
    4. Trocknen Sie die Wafer durch trockene N2.

2. P-Diffusion in die Diffusion Furnace

  1. Legen Sie einen gereinigten Wafer in einer Diffusion Quarzboot.
  2. Laden Sie es in einem Quarzrohr, die eine Grundtemperatur von 800 ° C. Rampe die Ofentemperatur auf 820 ° C in der N-2 -Umgebung. Fließen Sie bei 820 ° C die N2 Trägergas durch Phosphor Magnesiumoxychlorid (POCl3) bei 1000 Sccm sprudelt. Schalten Sie nach 15 min das Trägergas N2 und Rampe die Temperatur auf bis zu 800 ° C vor der Entnahme der Proben.
  3. Legen Sie die Proben in einer BOE-Lösung für 10 min bis zum Phosphor-Silikat Glas (PSG) zu entfernen und führen Sie dann eine 10-min-Spülen in VE-Wasser.

(3) siNX Beschichtung durch PECVD

  1. Setzen Sie die Wafer in einem sauberen Boot und Tauchen sie in eine BOE-Bad für 1 min um die native Oxidschicht auf der Oberfläche zu entfernen.
  2. 10 min mit VE-Wasser spülen.
  3. Trocknen des Wafers mit einem trockenen N-2 -Gewehr.
  4. Ort der Si-Wafer auf einem sauberen Si-Träger (156 mm monokristallinen Si).
  5. Laden Sie die Probe in der Plasmakammer verbesserte chemical Vapor Deposition (PECVD).
  6. Kaution 150 nm dicken (38,5 s) SiNX bei 350 ° C in der Kammer. SiNX bei 300 W HF-Leistung mit einem Basisdruck von 3,5 mm Hg und 60 Sccm SiH4 als Silizium Quelle und 60 Sccm NH3 als N-Quelle zu hinterlegen (2000 Sccm N2 diente als ein Verdünnungsmittel).
    1. Die Wachstumsrate von SiNX (3,9 nm/s) durch die Hinterlegung von SiNX Filme mit unterschiedlichen Ablagerung Mal auf polierte Wafer zu bestätigen und die dicken Variable Winkel spektroskopischen Ellipsometrie (VASE) messen.

(4) Lücke Wachstum von MBE

  1. Laden Sie nach SündeX Absetzung die Wafer in der MBE-Kammer.
  2. Ausgasen in der einleitenden Kammer (180 ° C für 3 h), dann Ausgasen in die Sperrkammer (240 ° C für 2 h). Laden der Wachstums-Kammer und bei 850 ° C für 10 min backen.
  3. Verringerung der Temperatur bis 580 ° C. Erhöhung der Ga Erguss Zellentemperatur herstellen ~2.71×10-7 Torr Strahl-Äquivalent Druck (BEP) und Si Erguss Zelltemperatur bis 1250 ° C.
  4. Passen Sie den p-geschlossenen Cracker Stellungsregler um ~1.16×10-6 Torr BEP zu erreichen. Öffnen Sie die Ga, P und Si Fensterläden und wachsen 25 nm-Abstand dick mit einer unterbrochenen Wachstum-Methode (10 Zyklen von 5 s offen und 5 s geschlossen) gefolgt von 121 s hauptsächlich Wachstum (d. h. zu öffnen, Ga und p Rollläden gleichzeitig).
  5. Substrattemperatur auf 200 ° C verringern und die Probe aus der Vakuumkammer zu entladen.

5. Entfernen Sie zurück n + und SündeX Schichten von Nassätzen

  1. Bedecken Sie die Lücke Oberfläche mit einer Schutzfolie gegen die HF-Schäden zu schützen.
  2. ~ 300 mL 49 % HF-Lösung in einem Kunststoffbecher vorzubereiten.
  3. Legen Sie die Probe in der HF-Lösung für 5 min um die SündeX Schicht vollständig zu entfernen.
  4. Entfernen Sie die Schutzfolie mit VE-Wasser abspülen und Trocknen von N2.
  5. Bedecken Sie die Lücke Oberfläche mit einer neuen Schutzfolie.
  6. HNA-Lösung in einem Kunststoffbecher vorbereiten (eine Mischung von Flusssäure (HF) (50 mL), Salpetersäure (Druckaufschluss3) (365 mL) und Essigsäure Säuren (CH3COOH) (85 mL)) bei Raumtemperatur.
    Achtung: Legen Sie vorsichtig die Wafer in die Lösung zur Vermeidung HNA in der Lücke Oberfläche eindringt.
  7. Legen Sie die Probe in die HNA-Lösung für 3 min.
  8. Entfernen Sie die Schutzfolie und Spülen von VE-Wasser. Trocken von N2.

6. Loch-selektiven Kontakt Bildung auf der nackten Si-Seite

  1. Spalten des Wafers mit einem Diamant-Stift in vier Viertel.
  2. Die Proben in einem DI-Wassertank gründlich zu reinigen.
  3. Reinigen Sie die Proben in einem BOE-Bad für 30 s, das native Oxid von der Oberfläche zu entfernen.
  4. In der Wafer in VE-Wasser spülen und dann trocknen von N2.
  5. Hinterlegung einer 50 nm dicke a-Si: H durch PECVD auf eines der Beispiele, die Si-Lebensdauer zu überprüfen.
    1. Einzahlung der a-Si: H-Schicht an 60 W HF-Leistung mit einem Druck von 3,2 mm Hg und 40 Sccm SiH4 als Silizium-Quelle (200 Sccm H2 diente als ein Verdünnungsmittel).
    2. Bestätigen Sie die Wachstumsrate der a-Si: H (1,6 nm/s) durch Hinterlegung von a-Si-Filme mit unterschiedlichen Ablagerung Mal auf polierte Wafer und Messung der Dicke mit VASE.
  6. Kaution (i) a-Si (9 nm) und (p +) a-Si (16 nm) auf der geätzten (Vorderseite) eine separate Si-Probe von PECVD.
    1. Die p-Typ-a-Si-Schicht zu hinterlegen, auf 37 W HF-Leistung mit einem Druck von 3,2 mm Hg und 40 Sccm SiH4 als Silizium-Quelle und 18 Sccm B [CH3]3 als Bor Dotierstoff (197 Sccm H2 diente als ein Verdünnungsmittel).
    2. Bestätigen Sie die Wachstumsrate der p-Typ a-Si (2,0 nm/s) durch Hinterlegung von a-Si-Filme mit verschiedenen Zeiten auf die polierte Wafer und Messung der dicken mit VASE.
  7. Hinterlegen Sie eine 9 nm dicken MoOX Schicht bei Raumtemperatur durch die thermische Verdampfung aus einer MoO3 (99,99 %) mit einer Abscheiderate von 0,5 Å / s.

7. externe Kontakt Bildung

  1. Kaution 75 nm dicke Indium Tin Oxide (ITO) (2O3/SnO2 = 95/5 (Gewichtsprozent), 99,99 %) lagen auf der Seite der Lücke der Proben durch RF Sputtern (HF-Leistung von 1 kW und Druck von 5 mm Hg) mit einer Sauerstoff-Durchflussmenge von 2,2 Sccm.
  2. Entladen Sie die Proben zu und drehen Sie sie um. Dann benutzen Sie die Mesa-Lochmaske auf die Proben für ITO Mesa Ablagerung.
  3. 75 nm dicken ITO durch RF Sputtern zu hinterlegen. Kaution 200 nm dicken Silber (HF-Leistung von 1 kW und Druck von 8 Torr) für die Finger für Finger-Lochmaske. Kaution 200 nm dicken Silber auf der Seite der Lücke der Proben die Rückenkontakt.
  4. Tempern der Proben in einem Ofen unter Atmosphärendruck bei 220 ° C.

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

Atomic Force Microscopy (AFM) Bilder und hochauflösende Röntgendiffraktometrie (XRD) Scans, einschließlich der rockenden Kurve in der Nähe (004) Reflexion und der reziproken Raum Karte (RSM) in der Nähe (224) Reflexion, wurden für die Lücke/Si gesammelt. Struktur (Abbildung 1). Die AFM wurde zur Morphologie die Oberfläche der MBE-grown Lücke zu charakterisieren und XRD wurde verwendet, um die Kristallqualität Lücke Ebene zu untersuchen. Die effektive Minderheit-Träger Lebensdauer der Lücke/Si-Struktur und Si Masse wurden gemessen, um die Wirksamkeit des Lebens bewahren in dieser Arbeit verwendete Methoden zu untersuchen. Externen Quantenausbeute (EEP), Reflexion, Pseudo-Licht J-V (Sonnen-Voc), Oberfläche und leichte J-V der Lücke/Si endgültige Geräte gesammelt wurden (Abbildung 2). Die interne Quantenausbeute (IQE) wurde generiert aus die Reflexion EEP Daten korrigiert. Die Licht- und Pseudo-J-V-Parameter sind in Tabelle 1aufgeführt. Wirkungsgrade von 13,1 % und 14,1 % mit einer Leerlaufspannung (VOc) von 618 mV und 598 mV aus Struktur A und B, bzw. erreicht werden. Die MoOX Ebene in der Struktur B als Loch-selektiven Kontakt entwickelten sich besser als besser als die a-Si: H in Struktur A.

Figure 1
Abbildung 1: Charakterisierung der Lücke Schicht der Lücke/Si Struktur. (a) 1 x 1 μm2 AFM Bild der 25 nm dicke Lücke Oberfläche. (b) die kohärente Doppel Kristall (DC) ω-2θ rockende Kurve (schwarz) in der Nähe von Si und Lücke (004) Reflexionen (eine angepasste Kurve (rot) der Struktur wird auch angezeigt). (c) wechselseitige Weltraumkarte (224) Beugung Spots. Bitte klicken Sie hier für eine größere Version dieser Figur.

Figure 2
Abbildung 2: elektrische Eigenschaften der Lücke/Si Heterojunction Geräte. (a) die effektive Minderheit-Träger Lebensdauer der Lücke/Si-Struktur (schwarze Punkte) und Si Bulk Lebensdauer (rote Punkte). (b) die IQE und Oberflächenreflexion Spektren von a-Si/Si/GaP (Struktur A) (schwarz) und MoOX/Si/GaP (Struktur (B) (blau). (c) leicht J-V (schwarz) und Pseudo Licht J-V (rot) von a-Si/Si/GaP-Gerät. (d) J-V (schwarz) und Pseudo Licht J-V (rot) von MoOX/Si/GaP Gerät. Bitte klicken Sie hier für eine größere Version dieser Figur.

VOC J-SC FF FF-0 W-OC Η Η0
(mV) (mA/cm2) (%) (%) (mV) (%) (%)
Struktur A 618 33.1 64 80 522 13.1 16.5
Struktur B 598 34,3 69 80 542 14.1 16,9

Tabelle 1. Licht und Pseudo-J-V-Werte für Lücke/Si Heterojunctions Solarzellen.

Subscription Required. Please recommend JoVE to your librarian.

Discussion

Eine nominale 25 nm dicke Lücke Schicht wurde epitaktisch auf eine P-reiche Si-Oberfläche über MBE angebaut. Um eine bessere Qualität der Lücke Schicht auf einem relativ niedrigen V/III Si Substraten wachsen ist Verhältnis (P/Ga) vorzuziehen. Ein guter Kristallqualität Lücke Schicht ist notwendig, hohe Leitfähigkeit und niedriger Dichte von Rekombinationszentren zu erreichen. Die AFM Root-Mean-Square (RMS) der Lücke Oberfläche ist ~0.52 nm zeigt eine glatte Oberfläche mit keine Gruben, bezeichnend für hohe Kristallqualität mit einem niedrigen threading Versetzungsdichte (Abbildung 1a). Darüber hinaus wurden Pendellosung Fransen aus der ω-2θ rockig-Kurve (Abbildung 1 b) bezeichnend für reibungslose Schnittstellen beobachtet. Die volle Breite am halben Maximum (FWHM) des GaP Peaks gemessen von der dreifachen Kristall ω Schaukeln Kurve ist ~ 14 Arcsec und das threading Versetzungsdichte berechnet ist ~ 2 × 106 cm-2. Der RSM (Abbildung 1 c) in der Nähe (224) Beugung Flecken der Lücke/Si Probe zeigt kohärente Lücke und Si Gipfeln, was darauf hinweist, Lücke, das Si-Substrat mit guter kristalliner Qualität voll belastet ist.

Der entscheidende Schritt zur Erreichung Hochleistungs-Si-Solarzellen ist weiterhin hohe Si Minderheit-Träger Lebenszeiten in der Ablagerung von Lücke. Es wird gezeigt, dass durch das Einfügen der n + Schicht vor der Lücke Wachstum, die Si-Bulk-Lebensdauer gepflegte (bis zu einem Millisekunden-Ebene) sein kann. Darüber hinaus wurde die Lücke/Si-Lebensdauer gemessen ~ 100 µs nach Lücke Wachstum in der MBE-Kammer. Die erreichte hohe Lebensdauer des Si zeigt eine viel versprechende Geräteleistung (siehe Abbildung 2 c). Licht und Pseudo J-V-Parameter für Lücke/Si Heterojunctions Solarzellen (a-Si/Si/GaP (Struktur A) und MoOX/Si/GaP (Struktur B)) sind in Tabelle 1, gemessen unter einem AM1.5G Zustand mit Intensität der Einstrahlung von 1 kW m-2aufgeführt. Während ITO und Ag als die Kontaktschichten auf die Lücke Schicht in dieser Arbeit angewendet wurden, jedoch um eine bessere Leistung der Lücke/Si-Solarzellen zu erreichen empfiehlt es sich, ITO Dicke, Transparenz und seine Leitfähigkeit zu optimieren.

In dieser Arbeit war MoOX auch als Loch selektive Kontakt verwendet, um die Träger Abscheideleistung bei kurzen Wellenlängen weiter zu verbessern. Profitieren von der höheren Bandlücke von MoOX im Vergleich zu den a-Si-Schichten, die IQE zeigt einen Schub bei der kurzen Wellenlänge Regime (300-600 nm). Der MoO-X-/Si/GaP-Solarzelle zeigten eine bessere Leistung als die leistungsfähigsten MoOX/Si Solarzellen berichtete in der Literatur12 ohne das Einfügen der Passivierungsschicht zwischen MoOX und Si-Schnittstelle.

Obwohl ein hoher Si Masse Leben aus den oben genannten Ansatz erreicht werden kann, ist die Minderheit-Träger-Lebensdauer der Lücke/Si-Struktur noch nicht vergleichbar mit a-Si passivierte Strukturen, was bedeutet, dass die Lücke Schicht Qualität weiter verbessert werden sollte. Die nachgewiesene Ansatz, der eine Diffusion Schritt und SündeX Lackschicht erfordert könnte die Oberflächenqualität des Si auswirken; Daher kann die nachfolgenden Lücke Kristallqualität beeinflusst werden. Darüber hinaus Röntgen-Photoelektronen-Spektroskopie (XPS) und Sekundär-Ionen-Massenspektrometrie (SIMS) kann durchgeführt werden, um die P-Diffusion-Profil in dieser Struktur untersuchen.

In dieser Arbeit haben wir die Lücke/Si Heterojunction Solar Hochleistungszellen durch Einfügen von n + Schichten in Si Substraten vor der Lücke Wachstum gezeigt. Dieses Protokoll kann angewendet werden, um eine hohe Minderheit-Träger-Lebensdauer von Si beim epitaktisch wachsen nicht nur Lücke (vorgestellten) sondern auch zu anderen III-V oder II-VI-Materialien um Heterojunction Geräte zu erreichen pflegen. Darüber hinaus können Mehrfachsolarzellen Solarzellen mit Hochleistungs-Si unteren Zellen durch diesen Ansatz realisiert werden.

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

Die Autoren haben nichts preisgeben.

Acknowledgments

Die Autoren möchten L. Ding und M. Boccard für ihren Beitrag bei der Bearbeitung und Prüfung von Solarzellen in dieser Studie zu danken. Die Autoren erkennen Finanzierung durch das U.S. Department of Energy unter Vertrag DE-EE0006335 und Engineering Research Center Program von der National Science Foundation und das Büro für Energieeffizienz und erneuerbare Energien des Department of Energy NSF Kooperationsvertrag No. EWG-1041895. Som Dahal bei Solar Power Labor wurde, teilweise durch NSF Vertrag ECCS-1542160 unterstützt.

Materials

Name Company Catalog Number Comments
Hydrogen peroxide, 30% Honeywell 10181019
Sulfuric acid, 96% KMG electronic chemicals, Inc. 64103
Hydrochloric acid, 37% KMG electronic chemicals, Inc. 64009
Buffered Oxide Etch 10:1 KMG electronic chemicals, Inc. 62060
Hydrofluoric acid, 49% Honeywell 10181736
Acetic acid Honeywell 10180830
Nitride acid, 69.5% KMG electronic chemicals, Inc. 200288

DOWNLOAD MATERIALS LIST

References

  1. Friedman, D. J. Progress and challenges for next-generation high-efficiency multijunction solar cells. Current Opinion in Solid State & Materials Science. 14, 131-138 (2010).
  2. Vadiee, E., et al. AlGaSb-Based Solar Cells Grown on GaAs: Structural investigation and device performance. IEEE Journal of Photovoltaics. (2017).
  3. Wagner, H., et al. A numerical simulation study of gallium-phosphide/silicon heterojunction passivated emitter and rear solar cells. Journal of Applied Physics. 115, 044508 (2014).
  4. Limpert, S., et al. Results from coupled optical and electrical sentaurus TCAD models of a gallium phosphide on silicon electron carrier selective contact solar cell. 2014 IEEE 40th Photovoltaic Specialist Conference (PVSC). 836-840 (2014).
  5. Ding, L., et al. On the source of silicon minority-carrier lifetime degradation during molecular beam heteroepitaxial growth of III-V materials. 2016 IEEE 43rd Photovoltaic Specialists Conference (PVSC). IEEE. 2048-2051 (2016).
  6. Ding, L., et al. Silicon minority-carrier lifetime degradation during molecular beam heteroepitaxial III-V material growth. Energy Procedia. 92, 617-623 (2016).
  7. Zhang, C., Kim, Y., Faleev, N. N., Honsberg, C. B. Improvement of GaP crystal quality and silicon bulk lifetime in GaP/Si heteroepitaxy. Journal of Crystal Growth. 475, 83-87 (2017).
  8. García-Tabarés, E., et al. Evolution of silicon bulk lifetime during III-V-on-Si multijunction solar cell epitaxial growth. Progress in Photovoltaics: Research and Applications. 24, 634-644 (2016).
  9. Varache, R., et al. Evolution of bulk c-Si properties during the processing of GaP/c-Si heterojunction cell. Energy Procedia. 77, 493-499 (2015).
  10. Ishizaka, A., Shiraki, Y. Low temperature surface cleaning of silicon and its application to silicon MBE. Journal of The Electrochemical Society. 133, 666 (1986).
  11. Zhang, C., Vadiee, E., King, R. R., Honsberg, C. B. Carrier-selective contact GaP/Si solar cells grown by molecular beam epitaxy. Journal of Materials Research. 33, 414-423 (2018).
  12. Battaglia, C., et al. Hole Selective MoOx Contact for Silicon Solar Cells. Nano Letters. 14, 967-971 (2014).

Comments

0 Comments


    Post a Question / Comment / Request

    You must be signed in to post a comment. Please or create an account.

    Usage Statistics