需要JoVE订阅才能观看此内容。 请登录或开始免费试用

方法文章

基于硅上含半圆柱形孔隙锗外延层的位错减少的理论计算与实验验证

2.4K 次观看

⸱

DOI:

10.3791/58897

⸱

2020年7月17日

 ,  ,  , 

本文内容

摘要

提出了一种通过理论计算和实验验证来降低在硅上具有半圆柱形空隙的锗外延层中贯穿位错(TD)密度的方法。展示了基于贯穿位错与表面之间通过像力相互作用的计算结果、贯穿位错密度的测量结果以及透射电子显微镜对贯穿位错的观测结果。

摘要

在硅(Si)上外延生长锗(Ge)时,降低穿通位错密度(TDD)一直是实现单片集成光子电路最重要的挑战之一。本文介绍了一种用于降低TDD的新模型的理论计算方法及其实验验证。理论计算方法基于穿通位错(TDs)与选择性外延生长(SEG)非平面生长表面之间相互作用的位错像力,描述了穿通位错的弯曲行为。计算结果表明,SiO2掩膜上的空洞有助于降低TDD。实验验证通过超高真空化学气相沉积法进行锗(Ge)选择性外延生长,并利用腐蚀法和横截面透射电子显微镜(TEM)观察所生长Ge中的位错。结果强烈表明,TDD的降低主要归因于SiO2 SEG掩膜上方存在的半圆柱形空洞以及生长温度的影响。在实验验证中,通过Ge层的选择性外延生长及其合并,形成了具有半圆柱形空洞的外延Ge层。实验测得的TDD与基于该理论模型的计算结果相符。横截面TEM观察显示,位错的终止和生成均发生在半圆柱形空洞处。平面TEM观察揭示了具有半圆柱形空洞的Ge中位错的独特行为(即位错被弯曲至平行于SEG掩膜和Si衬底)。

引言

由于锗(Ge)能够在光通信波段(1.3–1.6 µm)探测和发射光,并且与硅基CMOS(互补金属氧化物半导体)工艺技术兼容,因此硅上外延生长的锗材料作为有源光子器件平台已引起广泛关注。然而,由于锗与硅之间的晶格失配高达4.2%,在硅上生长的锗外延层中会形成密度约为~109/cm2的贯穿位错(TDs)。这些贯穿位错会显著降低锗光子器件的性能,因为在锗光电探测器(PDs)和调制器(MODs)中,TDs充当载流子产生中心;而在激光二极管(LDs)中,TDs则充当载流子复合中心。这将导致PDs和MODs中的反向漏电流(Jleak)增加1、2、3,以及LDs中的阈值电流(Jth)升高4、5、6。

已有多种尝试被报道用于降低硅上锗(....

访问受限。请登录或开始试用以查看此内容。

方案

1. 理论计算步骤

  1. 计算位错(TD)的轨迹。在计算过程中,假设选择性外延生长(SEG)掩膜足够薄,可忽略其对位错密度(TDD)降低的退火再结晶(ART)效应。
    1. 确定生长表面,并用方程表达。例如,用时间演化参数 n = i、SEG Ge 层高度(hi)和 SEG Ge 半径(ri)表示圆形截面 SEG Ge 层的时间演化,如补充视频 1a和公式(1)所示:
      圆的方程,数学公式,半径平方,数学教育概念
    2. 确定生长表面上任意位置的法线方向。对于圆形截面的 SEG Ge 层,将点(xi , yi)处的法线表示为

访问受限。请登录或开始试用以查看此内容。

结果

理论计算

图3展示了6种融合Ge层中位错(TDs)的计算轨迹:此处定义孔径比(APR)为Wwindow/(Wwindow + Wmask)。图3a显示了APR = 0.8的圆形选择性外延生长(SEG)起源的融合Ge层,其中有2/6的位错被俘获。图3b显示了APR = 0.8的{113}晶面化SEG起源的融合Ge层,其中有0/6的位错被俘获。图3c显示了APR = 0.1的圆形SEG起源的融合Ge层,其中有5/6的位错被俘获。图3d显示了APR = 0.1的{1.......

访问受限。请登录或开始试用以查看此内容。

讨论

本研究中,实验测得的穿通位错密度(TDD)为 4 × 107/cm2。为进一步降低 TDD,该方案中主要有两个关键步骤:选择性外延生长(SEG)掩模的制备和外延锗(Ge)的生长。

如图4所示,我们的模型表明,当占空比APR(即Wwindow/(Wwindow + Wmask))小至0.1时,共熔Ge中的穿线位错密度(TDD)可降低至107/cm2以下。为进一步降低TDD,应制备具有更小APR的选区外延生长(SEG)掩模。如步骤2.1.2所述,受限于所用电子束光刻系统的分辨率,Wwindow和Wmask的最小值分别为0.5 µm和0.3 µm。降低APR的一种简单方法是优化光刻和刻蚀工艺(例如,更换光刻胶、采用更高分辨率的光刻系统、使用更薄的SiO2层并进行更浅的BHF刻蚀等)。成熟的光刻与刻蚀工艺可实现宽度.......

访问受限。请登录或开始试用以查看此内容。

披露

作者无任何利益冲突需要披露。

致谢

本工作由日本文部科学省(MEXT)日本学术振兴会(JSPS)科研费(KAKENHI)(17J10044)提供资金支持。 fabrication processes 由 "纳米技术平台" (项目编号 12024046),日本文部科学省。作者谨此感谢东京大学的 K. Yamashita 先生和 S. Hirata 女士在透射电子显微镜观察方面提供的帮助。

....

访问受限。请登录或开始试用以查看此内容。

材料

本文使用的材料清单
姓名公司目录编号评论
原子力显微镜(AFM)SII NanoTechnologySPI-3800N
背侧抛光设备(BHF)DAIKINBHF-63U
CAD 设计AUTODESKAutoCAD 2013软件
CH3COOHKanto-Kagaku乙酸电子级
化学气相沉积设备(CVD)Canon ANELVAI-2100 SRE
显影液ZEONZED
显影冲洗液ZEONZMD
电子束光刻机(EB writer)ADVANTESTF5112+VD01
炉管设备Koyo Thermo SystemKTF-050N-PA
氢氟酸,0.5 %Kanto-Kagaku0.5 % HF
氢氟酸,50 %Kanto-Kagaku50 % HF
HNO3, 61 %Kanto-KagakuHNO3 1.38电子级
I2Kanto-Kagaku碘 100g
光刻胶ZEONZEP520A
光刻胶去除剂Tokyo OhkaHakuri-104
表面活性剂Tokyo OhkaOAP
透射电子显微镜(TEM)JEOLJEM-2010HC

参考文献

  1. Giovane, L. M., Luan, H. C., Agarwal, A. M., Kimerling, L. C. Correlation between leakage current density and threading dislocation density in SiGe p-i-n diodes grown on relaxed graded buffer layers. Applied Physics Letters. 78 (4), 541-543 (2001).
  2. Wang, J., Lee, S.

访问受限。请登录或开始试用以查看此内容。

重印与许可

探索更多文章

位错密度锗外延生长选择性外延生长硅衬底透射电子显微镜腐蚀坑密度超高真空化学气相沉积衬底图形化位错像力