Name: Silicio metallico-ossido-semiconduttore Quantum Dots per singolo elettrone di pompaggio (Video) | JoVE Journal
Uploaded: 2015-06-03T15:00:00.000+00:00
Duration: 14 min 58 s
Description: Scopri la fabbricazione di punti quantici silicio-ossido-metallo per pompe a singolo elettrone. Questa tecnica multi-strato consente il controllo elettrostatico degli elettroni per la metrologia elettrica quantistica.

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

Ringraziamo KY Tan, P. Sede e GC Tettamanzi per le discussioni utili. Noi riconosciamo il sostegno finanziario da parte del Consiglio australiano di ricerca (Grant No. DP120104710), l&#39;Accademia di Finlandia (Grant No. 251.748, 135.794, 272.806) e il sostegno della australiano impianto di fabbricazione nazionale per la fabbricazione di dispositivi. AR riconosce il sostegno finanziario del regime di Concessione Ricercatore Università del New South Wales Early Career. È anche riconosciuto la fornitura di servizi e supporto tecnico di Aalto University di Micronova Nanofabrication Centre.

Nota: Questo protocollo descrive le procedure utilizzate per fabbricare, pacchetto e testare pompe a singolo elettrone basati sul silicio tecnologia MOS QD. I passi descritti in sotto-sezioni 1 e 2 sono effettuate in un locale senza polvere ISO5, mentre quelli della sezione 3 sono eseguite in laboratori ISO6. Condizioni ambientali sono continuamente controllati. Valori nominali di temperatura e umidità sono fissati a 20 ± 1 ° C e 55% ± 5%, rispettivamente. 1. Microfabrication <ol><li> Campo Oxide <ol><li> Pulire il wafer per immersione nel seguente: etch Piranha (10 min), acqua deionizzata (DI) (10 min), soluzione RCA-2 (DI acqua 175 ml, 30 ml di HCl, H 2 O 2 30 ml a 100 ° C per 10 min), acqua deionizzata (5 min), fluoridrico (HF) Acido diluito in acqua 10: 1 (10 sec), acqua deionizzata (10 min). Usare indumenti protettivi quando si maneggiano HF (ad esempio, occhiali, grembiule e guanti di PVC, PVC). Procedere in ordine indicato. </li><li> Posizionare la cialdain forno di ossidazione a 900 ° C e ossidare in passi come segue: O secco 2 (10 min), O bagnato 2 (40 min), O secca 2 (10 min), N 2 (15 min). </li></ol></li><li> Ohmici Contatti <ol><li> Effettuare fotolitografia e ossido di etch. <ol><li> Depositare uno strato di pochi nm di spessore del promotore di adesione esametildisilazano (HMDS) sulla superficie del wafer come segue: pre-cuocere su una piastra riscaldante a 110 ° C per 1 min, versare ~ 50 ml di HMDS in un bicchiere di vetro, porre il becher e la cialda nella camera a vuoto, evacuare e attendere 2 min. </li><li> Spin un 2-4 micron di spessore strato di fotoresist su entrambi i lati posteriore e anteriore del wafer (3.000-5.000 rpm, 25-40 sec seconda dello spessore desiderato). </li><li> Esporre alla luce ultravioletta nella mascherina di allineamento (10 mW / cm 2 per 4-10 secondi in base a resistere spessore). Post-cuocere su una piastra riscaldante a 110 ° C per 1 min. </li><li> Sviluppare per 1-2 minuti, quindi risciacquare con acqua deionizzata. </li&gt; <li> Eseguire O attacco 2 plasma per 20 min (pressione = 340 mTorr; potenza incidente = 50 W; potenza riflessa &lt;1 W). </li><li> Ossido Etch in soluzione acida HF tamponata (15: 1, 4-5 min, etch tasso ≈ 20 nm / min a 30 ° C). Risciacquare con acqua deionizzata (5 min). Asciugare con N 2. </li></ol></li><li> Rimuovere photoresist per immersione in acetone. Risciacquare in isopropanolo (IPA), poi asciugare con N 2. </li><li> Mettere wafer in forno a 1000 ° C con la fonte di fosforo (N 2 di flusso per 30-45 minuti a seconda della densità desiderata doping). </li><li> Rimuovere strato di ossido contaminato con acido HF diluito in acqua (10: 1, 3-4 min, velocità di attacco ≈ 40 nm / min a 30 ° C), risciacquo in acqua deionizzata (10 min). </li><li> Ossidare come in 1.1.2. </li></ol></li><li> Ossido di gate <ol><li> Ripetere i punti 1.2.1 e 1.2.2. </li><li> Inserire wafer in forno dedicato a 800 ° C e ossidare in passi come segue: O secco 2 (10 min), dichloroethylene + O 2 (20 min), O secco 2 (10-30 minuti a seconda dello spessore dell&#39;ossido desiderato), N 2 (15 min). </li></ol></li><li> Ohmici Contatti Metallizzazione <ol><li> Ripetere il punto 1.2.1. </li><li> Inserire wafer in fascio elettronico evaporatore. Evaporare 100 nm di alluminio a 0,2-0,5 nm / sec e 5 x 10 -6 Torr. </li><li> Bagnare il wafer in N-metil-2-pirrolidone (NMP) sulla piastra riscaldante a 80 ° C per 1 ora per sollevare il metallo. Utilizzare agitazione ultrasonica, se necessario. Sciacquare in IPA per 2 min. Asciugare con N 2. </li><li> Anneal nel formare gas a 400 ° C per almeno 15 min. </li></ol></li></ol> 2. Nanofabrication <ol><li> Wafer a dadi <ol><li> Spin qualsiasi resistere sul wafer di agire come rivestimento protettivo (tipo di parametri di polimeri e di filatura sono irrilevanti in questa fase). </li><li> Utilizzare punta dicer diamante per tagliare il wafer in singoli chip di ~ 10 x 2 mm 2. </li></ol></li><li>Pulizia <ol><li> Mettere a bagno in NMP per 1 ora su piastra a 80 ° C, poi sciacquare in IPA per 2 min. Asciugare con N 2. </li><li> Eseguire O attacco 2 plasma per 5 min (potenza incidente = 50 W; potenza riflessa &lt;1 W). </li><li> Spin pulito con acetone e IPA (7.500 giri, 30 sec) </li></ol></li><li> Marcatori allineamento patterning <ol><li> Spin polimetilmetacrilato (PMMA 950K) A4 resistono (5,000-7,500 rpm, 30 sec a seconda dello spessore desiderato). Spessore di lavoro tipico ≈ 150-200 nm. Bake resist su una piastra riscaldante a 180 ° C per 90 sec. </li><li> Eseguire litografia a fascio elettronico. Utilizzare le seguenti condizioni di scrittura: fascio di energia = 30 keV, la corrente del fascio ≈ 30 Pa, la dose zona ≈ 500-650 uC / cm 2 a seconda delle dimensioni marcatori e resistere spessore. </li><li> Sviluppare resist in una soluzione di metil isobutil chetone e IPA (1: 3) per 40-60 secondi, quindi risciacquare in IPA per 20 sec. Asciugare con N 2 pistola. </li><li> Luogoil chip in fascio elettronico evaporatore. Far evaporare 15 nm di Ti e 65 nm di Pt a 0,2-0,4 nm / sec e 5 x 10 -6 Torr. </li><li> Sollevare il metallo come al punto 1.4.3. </li><li> Pulire circuito integrato come nei passaggi 2.2.2-2.2.3. </li></ol></li><li> Porta patterning <ol><li> Spin resistere come in 2.3.1. </li><li> Eseguire litografia a fascio elettronico. Utilizzare le seguenti condizioni di scrittura per le funzioni ad alta risoluzione: fascio di energia = 30 keV, la corrente del fascio ≈ 30 pA, zona dosi ≈ 500-700 uC / cm 2. Scrivi condizioni per le caratteristiche a bassa risoluzione: fascio di energia = 15 keV, la corrente del fascio ≈ 10 nA, zona dosi ≈ 400-600 uC / cm 2. </li><li> Sviluppare la resistere come in 2.3.3. </li><li> Posizionare il chip in evaporatore termico. Evaporare Al a 0,1-0,4 nm / sec e 1-9 x 10 -6 mbar. Spessore del bersaglio varia a seconda del numero strato, come mostrato nella Figura 2B (25-35 nm Layer 1, 45-65 nm per Layer 2, 75-90 nm per Layer 3). </li><li> Sollevare il metallo come al punto 1.4.3. </li><li> Eseguire Al ossidazione su una piastra riscaldante a 150 ° C per 5-10 min. </li><li> Clean di chip come al punto 2.2.3. </li><li> Ripetere i passaggi 2.4.1-2.4.7 due volte per realizzare la pila di gate 3 strati. </li></ol></li></ol> 3. Dispositivo Packaging <ol><li> Chip Dice come al punto 2.1 </li><li> Sciacquare le conseguenti chip più piccoli in acetone e IPA per 2 min. </li><li> Incollare un singolo pezzo di un circuito stampato (PCB) con PMMA A5. Attendere 2 minuti per asciugare. In alternativa, per migliorare termalizzazione, utilizzare argento epossidica. </li><li> Caricare il PCB su un bonder cuneo e procedere con il cablaggio. </li></ol> 4. Dispositivo test di integrità <ol><li> Montare il PCB che contiene il dispositivo via cavo su una sonda tuffo. </li><li> Collegare le linee elettriche di PCB a quelli della sonda dip. </li><li> Inserire la sonda in un recipiente contenente elio liquido. Procedete lentamente per evitare un eccessivo elio b-off di olio. </li><li> Per ciascuna porta periferica, collegare la corrispondente elettrodo a temperatura della sonda ad una unità sorgente-misura, mantenendo le altre porte a terra. Impostare la corrente rispetto a pochi nA. Spazzare la tensione da zero a 1,5 V a passi di 0,1 V, misurare e registrare la corrente. </li><li> Collegare ciascuna linea di gate ad una sorgente di tensione CC variabile a batteria, la linea di source alla built-in ac sorgente di tensione di un amplificatore lock-in, e la linea di scarico alla porta di ingresso del blocco amplificatore. </li><li> Misurare la sorgente di drenare conduttanza per diverse configurazioni di tensione di gate (vedere Figura 4). <ol><li> Globalmente decollare le tensioni applicate ai cancelli BL, BR, PL, SL e DL, mantenendo C1 e C2 porte a terra. Registrare le caratteristiche &quot;turn-on&quot; del dispositivo. </li><li> Rampa individualmente giù ogni tensione di porta e registrare le caratteristiche dei cancelli &#39;pinch-off&#39;. </li><li> Regolare le tensioni di gate per definire elettrostaticamente un qudot ANTUM impostando le tensioni su BL e BR (PL, SL e DL) minore (maggiore) del turn-on tensioni. Registrare le caratteristiche del blocco Coulomb. </li></ol></li></ol>

<ol><li>Sze, S. M. Physics of Semiconductor Devices. , Wiley. Interscience, NY. 505-566 (1969).</li>
<li>Moore, G. E. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Cramming+More+Components+onto+Integrated+Circuits%5BTitle%5D)+AND+%22Electronics%22%5BJournal%5D)">Cramming More Components onto Integrated Circuits.</a> Electronics. 38, 114-117 (1965).</li>
<li>Voisin, B., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Few-Electron+Edge-State+Quantum+Dots+in+a+Silicon+Nanowire+Field-Effect+Transistor%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Few-Electron Edge-State Quantum Dots in a Silicon Nanowire Field-Effect Transistor.</a> Nano Lett. 14 (4), 2094-2098 (2014).</li>
<li>Asenov, A., Brown, A. R., Davies, J. H., Savas, K., Slavcheva, G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Simulation+of+Instrinsic+Parameter+Fluctuations+in+Decananometer+and+Nanometer-Scale+MOSFETs%5BTitle%5D)+AND+%22IEEE+Trans+Electron+Devices%22%5BJournal%5D)">Simulation of Instrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs.</a> IEEE Trans Electron Devices. 50 (9), 1837-1852 (2003).</li>
<li>Zwanenburg, F. A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Silicon+Quantum+Electronics%5BTitle%5D)+AND+%22Rev.+Mod.+Phys%22%5BJournal%5D)">Silicon Quantum Electronics.</a> Rev. Mod. Phys. 85 (3), 961-1019 (2013).</li>
<li>Ladd, T. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Quantum+computers%5BTitle%5D)+AND+%22Nature%22%5BJournal%5D)">Quantum computers.</a> Nature. 464 (7285), 45-53 (2010).</li>
<li>Piquemal, F. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Genev%C3%A8s%2C+G.+for+a+direct+realization+of+the+quantum+metrological+triangle%5BTitle%5D)+AND+%22Metrologia%22%5BJournal%5D)">Genevès, G. for a direct realization of the quantum metrological triangle.</a> Metrologia. 37 (3), 207-211 (2000).</li>
<li>Angus, S. J., Ferguson, A. J., Dzurak, A. S., Clark, R. G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Gate-Defined+Quantum+Dots+in+Intrinsic+Silicon%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Gate-Defined Quantum Dots in Intrinsic Silicon.</a> Nano Lett. 7 (7), 2051-2055 (2007).</li>
<li>Gonzalez-Zalba, M. F., Heiss, D., Podd, G., Ferguson, A. J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Tunable+aluminium-gated+single+electron+transistor+on+a+doped+silicon-on-insulator+etched+nanowire%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Tunable aluminium-gated single electron transistor on a doped silicon-on-insulator etched nanowire.</a> Appl. Phys. Lett. 101 (10), 103504-103501 (2014).</li>
<li>Lim, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Observation+of+the+single-electron+regime+in+a+highly+tunable+silicon+quantum+dot%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Observation of the single-electron regime in a highly tunable silicon quantum dot.</a> Appl. Phys. Lett. 95 (24), 242102-242103 (2009).</li>
<li>Yang, C. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Spin-valley+lifetimes+in+silicon+quantum+dots+with+tunable+valley+splitting%5BTitle%5D)+AND+%22Nat.+Commun%22%5BJournal%5D)">Spin-valley lifetimes in silicon quantum dots with tunable valley splitting.</a> Nat. Commun. 4 (2069), (2013).</li>
<li>Chan, K. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Single-electron+shuttle+based+on+a+silicon+quantum+dot%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Single-electron shuttle based on a silicon quantum dot.</a> Appl. Phys. Lett. 98 (21), 212103-212101 (2011).</li>
<li>Rossi, A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((An+accurate+single-electron+pump+based+on+a+highly+tunable+silicon+quantum+dot%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">An accurate single-electron pump based on a highly tunable silicon quantum dot.</a> Nano Lett. 14 (6), 3405-3411 (2014).</li>
<li>Pekola, J. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Single-electron+current+sources%3A+Toward+a+refined+definition+of+the+ampere%5BTitle%5D)+AND+%22Rev.+Mod.+Phys%22%5BJournal%5D)">Single-electron current sources: Toward a refined definition of the ampere.</a> Rev. Mod. Phys. 85 (4), 1421-1472 (2013).</li>
<li>Giblin, S. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Towards+a+quantum+representation+of+the+ampere+using+single+electron+pumps%5BTitle%5D)+AND+%22Nat.+Commun%22%5BJournal%5D)">Towards a quantum representation of the ampere using single electron pumps.</a> Nat. Commun. 3, 930(2012).</li>
<li>Kouwenhoven, L. P., Austing, D. G., Tarucha, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Few-electron+quantum+dots%5BTitle%5D)+AND+%22Rep.+Prog.+Phys%22%5BJournal%5D)">Few-electron quantum dots.</a> Rep. Prog. Phys. 64 (6), 701-736 (2001).</li>
<li>Veldhorst, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((An+addressable+quantum+dot+qubit+with+fault-tolerant+control+fidelity%5BTitle%5D)+AND+%22Nat.+Nanotech%22%5BJournal%5D)">An addressable quantum dot qubit with fault-tolerant control fidelity.</a> Nat. Nanotech. 9 (12), 981-985 (2014).</li>
<li>Fujiwara, A., Nishiguchi, K., Ono, Y. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Nanoampere+charge+pump+by+single-electron+ratchet+using+silicon+nanowire+metal-oxide-semiconductor+field-effect+transistor%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Nanoampere charge pump by single-electron ratchet using silicon nanowire metal-oxide-semiconductor field-effect transistor.</a> Appl. Phys. Lett. 92 (4), 042102-1-042102-3 (2008).</li>
<li>Jehl, X., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Hybrid+Metal-Semiconductor+Electron+Pump+for+Quantum+Metrology%5BTitle%5D)+AND+%22Phys.+Rev.+X%22%5BJournal%5D)">Hybrid Metal-Semiconductor Electron Pump for Quantum Metrology.</a> Phys. Rev. X. 3 (2), 021012-1-021012-7 (2013).</li>
<li>Tettamanzi, G. C., Wacquez, R., Rogge, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Charge+pumping+through+a+single+donor+atom%5BTitle%5D)+AND+%22New+J.+Phys%22%5BJournal%5D)">Charge pumping through a single donor atom.</a> New J. Phys. 16 (6), 063036-1-063036-17 (2014).</li>
<li>Koppinen, P. J., Stewart, M. D., Zimmerman, N. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Fabrication+and+Electrical+Characterization+of+Fully+CMOS-Compatible+Si+Single-Electron+Devices%5BTitle%5D)+AND+%22IEEE+Trans+Electron+Devices%22%5BJournal%5D)">Fabrication and Electrical Characterization of Fully CMOS-Compatible Si Single-Electron Devices.</a> IEEE Trans Electron Devices. 60 (1), 78-83 (2013).</li>
<li>Fletcher, J. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Stabilization+of+single-electron+pumps+by+high+magnetic+fields%5BTitle%5D)+AND+%22Phys.+Rev.+B%22%5BJournal%5D)">Stabilization of single-electron pumps by high magnetic fields.</a> Phys. Rev. B. 86 (15), 155311-1-155311-6 (2012).</li>
<li>Kataoka, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Tunable+Nonadiabatic+Excitation+in+a+Single-Electron+Quantum+Dot%5BTitle%5D)+AND+%22Phys.+Rev.+Lett%22%5BJournal%5D)">Tunable Nonadiabatic Excitation in a Single-Electron Quantum Dot.</a> Phys. Rev. Lett. 106 (12), 126801-1-126801-4 (2011).</li>
</ol>

Gli autori non hanno nulla da rivelare.

Il protocollo riportato in questo documento descrive le tecniche per fabbricare silicio MOS QDs, nonché le procedure sperimentali per testare la loro integrità funzionale e azionabili come pompe a singolo elettrone. Sorprendentemente, adattando il disegno porta, lo stesso processo di fabbricazione può essere impiegato per produrre dispositivi adatti per quantum bit lettura e controllo 17, nonché carica pompaggio 12,13. Prendiamo atto che molti dei parametri di processo citati in questo articolo può variare a seconda degli strumenti di fabbricazione utilizzati (calibratura, la marca o modello), così come il tipo di substrato di silicio (spessori e densità sfondo doping). Quantitativi come la dose di esposizione litografia o tempo di sviluppo, acquaforte o la durata di ossidazione, devono essere accuratamente calibrati e testati per garantire un rendimento affidabile. Inoltre, è fondamentale per evitare la contaminazione incrociata derivante dall&#39;uso degli stessi strumenti di fabbricazione per diversi processi. A tal fine, un numero di crpassaggi itical vengono eseguite con apparecchiature dedicate esclusivamente alla lavorazione del silicio come evaporatori metallo, forni ossigeno e bagni HF. Più in generale, il silicio è disegno un crescente interesse come il materiale di scelta per realizzare pompe di carica 18-20. Ciò è in parte dovuto alla prospettiva attraente di implementare un nuovo standard di corrente elettrica basata quantistica con un processo di silicio compatibile industria. Questo potrebbe beneficiare di tecniche di integrazione ben consolidate e affidabili per la scalabilità, la parallelizzazione e l&#39;overhead di guida. È importante sottolineare che una tecnologia full complementare MOS (CMOS), privi di metalli tradizionali come il materiale porta, ha dimostrato notevolmente ridotto le fluttuazioni di carica di fondo in dispositivi a singolo elettrone 21. Queste fluttuazioni possono essere dannose per il raggiungimento precisioni metrologici. Il protocollo qui descritto limitato alla realizzazione di nano-dispositivi MOS con porte in metallo. Pertanto, per Achieve piena compatibilità industriale e ridurre le fluttuazioni di carica, sarebbe necessario modificare le tecniche di deposizione per cancelli e utilizzare altamente silicio policristallino drogato come materiale di gate. In conclusione, le pompe MOS QD qui discussi hanno recentemente unito il vantaggio tecnologico di silicio con ottime prestazioni in termini di accurata generazione attuale 13. Questo deriva dalla elevata flessibilità del processo di progettazione e di fabbricazione, che permettono uno a impilare strati multipli cancello che conduce ad un sistema compatto e versatile. Il tunability multa risultante del confinamento elettrostatica del punto insieme con la possibilità di ridurre le fluttuazioni di carica di fondo pone le basi per superare le sfide principali osservati in altri semiconduttori pompe 22,23.

Il silicio è il materiale preferito per la maggior parte della microelettronica moderna. Le sue proprietà, combinate con tecniche litografiche avanzate, hanno permesso all'industria dei semiconduttori di ottenere un'integrazione su larga scala e di fornire miliardi di transistor per chip. La tecnologia dei semiconduttori a ossidi metallici (MOS)1 è stata la chiave di questo incessante progresso tecnologico2. In breve, si basa su un substrato di Si drogato selettivamente che viene ossidato termicamente per far crescere un ossido di gate SiO2 di alta qualità su cui viene depositato un elettrodo di gate metallico. Recentemente, è stato dimostrato che l'uso di una pila di ossidi di gate potrebbe essere vantaggioso3 . Mentre gli attuali standard industriali hanno raggiunto le dimensioni minime delle caratteristiche per lunghezze di gate inferiori a 20 nm, sta diventando sempre più evidente che, a questo livello di miniaturizzazione, entrano in gioco fenomeni di meccanica quantistica dannosi che possono complicare l'ulteriore downscaling4.
Sorprendentemente, il silicio è anche un eccellente materiale ospite per sfruttare le proprietà quantistiche della carica dell'elettrone e dello spin5. Ciò ha ampliato la sua gamma di applicabilità a campi completamente nuovi come l'informatica quantistica6 e la metrologia elettrica quantistica7. Tra gli altri approcci5, l'uso di una tecnologia MOS multi-gate8,9 ha portato a punti quantici (QD) definiti elettrostaticamente la cui occupazione può essere controllata fino al livello10 di un singolo elettrone. A differenza del processo MOS convenzionale in cui è necessaria una sola porta per transistor1, questi QD sono definiti tramite una pila a tre strati di porte Al/AlyOx che vengono utilizzate per accumulare selettivamente elettroni all'interfaccia Si/SiO2, oltre a fornire il confinamento laterale e verticale11.
Sebbene questi dispositivi siano stati originariamente sviluppati per applicazioni di calcolo quantistico, hanno anche recentemente mostrato prestazioni promettenti come strumenti metrologici12,13. Nel campo della metrologia elettrica quantistica, un obiettivo di lunga data è la ridefinizione dell'unità di ampere in termini di carica elementare (e) 14. In particolare, l'accento è posto sulla realizzazione di pompe di carica su scala nanometrica per cronometrare il trasferimento di singoli elettroni in modo tempestivo e accurato. Questi dispositivi generano correnti elettriche quantizzate macroscopiche, I=nef, dove f è la frequenza di un oscillatore di pilotaggio esterno e n è un numero intero. Ad oggi, le migliori prestazioni sono state raggiunte con una pompa basata su GaAs fornendo una corrente superiore a 150 pA con un'incertezza relativa di 1,2 parti per milione15. Recentemente, i MOS QD al silicio si sono distinti anche per l'implementazione di pompe a singolo elettrone altamente accurate grazie alla capacità di regolare finemente il confinamento di carica13.
Qui, discutiamo del protocollo utilizzato per la fabbricazione di QD MOS in silicio. Inoltre, vengono descritti il set-up criogenico utilizzato per testare l'integrità dei dispositivi dopo la fabbricazione e quello per eseguire esperimenti di pompaggio della carica. Infine, vengono riportate misure rappresentative della corrente elettrica quantizzata.

<table><tbody><tr><td>Wafer di silicio</td><td>TOPSIL</td><td></td><td>4 pollici</td></tr><tr><td>Macchina per litografia a fascio di elettroni</td><td>Raith gmbh</td><td></td><td>Raith 150two</td></tr><tr><td>E-beam resist&nbsp;</td><td>MicroChem gmbh</td><td></td><td>PMMA</td></tr><tr><td>Photoresist</td><td>MicroChem gmbh</td><td></td><td>nLOF2020</td></tr><tr><td>Allineatore di maschere</td><td>Quintel</td><td></td><td>Q6000</td></tr><tr><td>Sviluppatore di fotoresist</td><td>MicroChem gmbh</td><td></td><td>AZ826MIF</td></tr></tbody></table>

silicio metallico-ossido-semiconduttore quantum dots per singolo elettrone di pompaggio

Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping

Man mano che i transistor al silicio prodotti in serie hanno raggiunto la nanoscala, il loro comportamento e le loro prestazioni sono sempre più influenzati, e spesso deteriorati, da effetti meccanici quantistici come il tunneling attraverso singoli droganti, lo scattering tramite difetti di interfaccia e gli stati di carica discreti della trappola. Tuttavia, i progressi nella tecnologia del silicio hanno dimostrato che questi fenomeni possono essere sfruttati e sfruttati per una nuova classe di elettronica quantistica. Tra le altre, la tecnologia MOS (Silicon Metal-Oxide-Semiconductor) multistrato può essere utilizzata per controllare una singola carica o spin confinato in punti quantici (QD) definiti elettrostaticamente. Questi dispositivi basati su QD sono un'eccellente piattaforma per applicazioni di calcolo quantistico e, recentemente, è stato dimostrato che possono essere utilizzati anche come pompe a singolo elettrone, che sono fonti accurate di corrente quantizzata per scopi metrologici. Qui, discutiamo in dettaglio il protocollo di fabbricazione per i QD MOS in silicio, che è rilevante sia per l'informatica quantistica che per le applicazioni di metrologia quantistica. Inoltre, descriviamo i metodi di caratterizzazione per testare l'integrità dei dispositivi dopo la fabbricazione. Infine, forniamo una breve descrizione del set-up di misura utilizzato per gli esperimenti di pompaggio di carica e mostriamo risultati rappresentativi della quantizzazione della corrente elettrica.

Fabrication dispositivo Il processo di microfabbricazione iniziale (comma 1 del protocollo) è eseguita su uno spot di 4 pollici ad alta purezza wafer di silicio (di tipo n concentrazione di drogaggio ≈ 10 12 cm 3; resistività&gt; 10 kΩcm; spessore = 310-340 micron ). Lo scopo è di realizzare il substrato su cui verranno depositati gli elettrodi di gate. Questo substrato è costituito da una regione intrinseca ricoperto con ossido di campo (passo 1.1), una regione N + ricoperto con ossido di campo (passo 1.2), una regione intrinseca ricoperto con ossido di gate di alta qualità (passo 1.3), e metallizzato n + regione per contatti ohmici (passo 1.4). Figure 1A-D illustrano le fasi principali del processo di microfabbricazione. figura 1E mostra un&#39;immagine microscopica di un campo substrato dopo microfabbricazione. La dimensione minima per litografia in questa fase è di circa 4 micron. Il SiO2 strato di ossido cresciuto nel passaggio 1.1 ha uno spessore nominale di 100 nm e viene usato come strato di passivazione. Le regioni di tipo N che agiscono come conduttori resistivi vengono ottenuti tramite fosforo diffusione. La densità di destinazione doping è di circa 19 Ottobre - 20 Ottobre cm 3. L&#39;alta qualità SiO 2 che è selettivamente coltivata per essere utilizzato come dielettrico di gate ha uno spessore nominale di 5 nm. La densità dei difetti interfaccia di riferimento è &lt;10 10 eV -1 cm -2 a metà gap. Un forno tripla parete dedicato e appositamente costruito viene utilizzato per questo processo. Questo sistema è progettato per minimizzare la contaminazione da ioni di metalli pesanti e ioni alcalini mobili, nonché evitare che l&#39;umidità diffondere nella camera di ossidazione. Per formare i contatti elettrici, pastiglie alluminio sono depositati mediante evaporazione a fascio elettronico da parte delle regioni di tipo n. Il processo di nanofabbricazione (vedi comma 2) viene eseguita sul chip substrAtes ottenuti dal taglio a cubetti il ​​wafer trattati al punto 1. L&#39;obiettivo è quello di realizzare elettrodi di gate scala nanometrica utilizzati per definire elettrostaticamente i QD MOS. Ogni corsa nanofabbricazione produce tipicamente 10-15 campioni dispositivo completo. Elettronico a scansione (SEM) per immagini di 1-2 dispositivi per partita è di solito effettuata per confermare che le fasi di litografia EBL hanno avuto successo. Poiché immagini SEM può iniettare cariche nel substrato o nelle porte metalliche e causare perdite, solo un piccolo numero di dispositivi è controllata in questo modo, mentre il resto viene testato elettricamente. Dimensione minima per litografia in questa fase è di circa 35 nm. Per ottenere una buona uniformità dei film depositati Al, il metallo viene evaporato a velocità lenta a pochi angstrom / secondo, mentre il substrato è montato su un palco rotante. Ciò è mantenuta a temperatura ambiente, e la granulometria Al è stimata essere di circa 20 nm. La figura 2A illustra le principali fasi del nanofabricatioprocesso n. la figura 2B mostra un&#39;immagine SEM con cui si verifica la corretta definizione degli elettrodi di gate. In generale, si punta alla realizzazione di quelle porte che definiscono direttamente la QD (BL, BR e PL) con la dimensione più piccola possibile caratteristica. Al contrario, quelle porte utilizzati per definire i serbatoi di elettroni (DL e SL) possono avere dimensioni più grandi per evitare la discretizzazione involontaria dei livelli energetici nelle derivazioni. Le nano-scala Ti / Pt marcatori realizzati in fase 2.3 sono utilizzati come riferimento per l&#39;allineamento costante dei tre strati di porte. Platinum è scelto per la sua eccellente contrasto rispetto alla superficie SiO 2 in e-beam. Il titanio è utilizzato per migliorare l&#39;adesione. In tutte le fasi del processo di fabbricazione, pinzette carbonio-tip vengono utilizzati per gestire i chip, in modo da ridurre il rischio di scariche elettrostatiche distruttiva (ESD). Infine, al fine di effettuare misurazioni elettriche su individispositivi doppi, ogni chip ha bisogno di essere spaccati in pezzi più piccoli di circa 2 x 2 mm 2 (comma 3). Ogni pezzo viene poi incollato su un circuito stampato su misura (Rogers R03010 bassa perdita dielettrica) i cui perni sono collegati agli elettrodi del dispositivo attraverso Al fili. Wire bonding è effettuata con una macchina bonder cuneo senza scaldare le fiches. La scelta dei parametri di legame appropriati si basa su due considerazioni. Da un lato, il legame del filo deve perforare l&#39;Al y O x strato termico e fare buon contatto metallo-metallo con pad di gate. D&#39;altra parte, uno stress meccanico eccessivo può provocare un evento che danneggia l&#39;ossido di campo sotto la porta e causare perdite substrato punch-trogolo. Durante il processo di cablaggio, l&#39;uso di un bracciale antistatico è consigliabile per evitare scariche elettrostatiche. In figura 3, un chip con 6 dispositivi individuali è incollato sul PCB. Test di integrità del dispositivo Before caricamento di un dispositivo in una piattaforma di misura della temperatura mK come un frigorifero diluizione, test elettrici preliminari sono effettuati a 4,2 K per controllare l&#39;integrità del campione (vedi sotto-sezione 4 del protocollo). A tal fine, il PCB è inserito in un involucro di rame senza ossigeno ed è montato su una sonda tuffo, che viene poi immerso in un liquido He. Il test iniziale è tipicamente una prova di tenuta che viene eseguita sequenzialmente su ciascuna porta. Un&#39;unità source-misura è collegata ad un elettrodo di gate individuo mentre gli altri sono messi a terra. La tensione è dilagato fino a 1,5 V e la corrente viene misurata alla fonte. All&#39;interno di questo campo di tensione, un cancello che funziona correttamente non dovrebbe condurre, perché lo strato SiO 2 isola il metallo dal substrato di silicio e Al y O x isola porte sovrapposte. Tipicamente, ripartizione ossido si verifica per tensioni superiori a ~ 4 V, in funzione della geometria del dispositivo e ossido thickness. Pertanto, se viene rilevata corrente durante il test, è probabile che almeno uno degli strati di ossido è danneggiato ed il dispositivo deve essere scartato. Generalmente, meno del 10% delle porte mostrano perdite. La resa è noto a risentire sviluppo planare degli elettrodi di gate. In particolare, maggiore è la sovrapposizione delle porte con la regione di ossido di porta più probabile sarà avere gate-to-substrato perdite. Analogamente, maggiore è la sovrapposizione tra le porte di diversi strati più probabile il verificarsi di gate-to-gate perdite sarà. La resa citato è rilevante per cancelli che occupano una superficie di circa 50 micron 2 sul ossido sottile e con interstrato sovrapposizioni di circa 0,5 micron 2. Una volta che il dispositivo ha superato la prova di tenuta iniziale, i contatti di source e drain sono collegati ad un amplificatore lock-in e le porte ad una cremagliera modulare batteria controllabile tensione. In questa configurazione, il dispositivo è acceso on per dilagare a livello globale su tutte le tensioni di gate contemporaneamente. Successivamente, ogni tensione di gate è separatamente decelerato fino mantenendo gli altri al alte tensioni per verificare la capacità delle singole porte per pizzicare la corrente. Figura 4A mostra tracce rappresentativi di tali misurazioni. L&#39;assenza di una o source-drain di conduzione pathway o individuo cancello pinch-off è spesso un&#39;indicazione di qualche tipo di danno cancello come esplosione cancello o discontinuità di metallo. Infine, la corrente di source-drain viene misurata in funzione della polarizzazione source-drain e tensione di gate stantuffo per osservare la firma di Coulomb blocco 16 (vedi Figura 4B). Misure Una volta trovato un dispositivo idoneo, viene smontato Egli liquido, e asciugato con una pistola ad aria calda per evitare la formazione di umidità che può causare ESD. Infine, viene trasferito in un refrigeratore a diluizione. &lt;p class = &quot;jove_content&quot;&gt; Gli esperimenti vengono eseguiti in una diluizione di plastica frigorifero self-made con una temperatura di base di circa 100 mK. Il criostato è in una camera a vuoto immerso in un bagno di 4.2 K elio. Le linee elettriche sono termalizzata al piatto 1 K, che è anche utilizzato per condensare il vapore in entrata 3He. Nella camera di miscelazione, il trasferimento endotermico di 3He atomi dalla 3He-fase ricca in fase 3He-diluita permette al sistema di raggiungere una temperatura di base di circa 100 mK. Come mostrato in figura 5, il frigorifero è dotato di 20 linee cc e 3 linee rf utilizzati per collegare l&#39;elettronica a temperatura ambiente al dispositivo a bassa temperatura. Cinque delle linee DC sono cavi Thermocoax e 15 sono Twisted Pair fili del telaio. Queste linee collegano gli elettrodi di gate del campione da sorgenti di tensione dc alimentati a batteria. Divisori di tensione a RT sono utilizzati per ridurre il rumore elettrico sulle singole porte. Le linee RF sono cavi coassiali semirigidi che sono<html> attenuato di 10 dB a 4 K per ridurre il rumore termico e dc bloccato a RT. Tali linee sono collegate alle guide d&#39;onda complanari dei tee polarizzazione sul PCB. Un amplificatore di transimpedenza basso rumore e di un multimetro digitale vengono utilizzati per misurare la corrente generata dalla pompa. L&#39;elettronica è collegata al dispositivo tramite optoisolatori a batteria per impedire la formazione di anelli di massa. I segnali di trasmissione RF sono prodotti da un generatore di forme d&#39;onda arbitrarie cui massa è isolato da quello del criostato mediante un componente di blocco dc (vedi Figura 5). Il PCB contiene 16 linee in corrente continua pure e 4 linee di tee di polarizzazione utilizzate per combinare tensione CC e CA a bassa temperatura. Come mostrato nella Figura 3B, componenti discreti RC sono utilizzati per realizzare il collegamento a T (R = 100 k, C = 10 nF), e 50 Ω-abbinati guide d&#39;onda complanari integrati vengono utilizzati per la propagazione di segnali ad alta frequenza. e_content &quot;&gt; Una volta che il dispositivo è a temperatura mK, le tensioni di gate sono regolati in modo che solo elettrone occupazione nel QD è raggiunto. In particolare, barriere tunnel sono formati sotto porte BL e BR, ed uno strato di accumulazione di elettroni è indotta sotto cancelli PL, SL e DL. A tal fine, le tensioni di gate barriera sono impostati sotto della loro accensione valori, mentre le porte di accumulo sono polarizzati ad una superiore alla tensione di attivazione. In questo modo un QD è formato sotto cancello PL e il suo sviluppo planare è controllata tramite cancelli C1 e C2 cui tensioni sono mantenuti sotto della loro accensione valori per indurre confinamento elettrostatica. Successivamente, i segnali RF sono accesi per modulare periodicamente la trasparenza della barriera tunnel (s), e l&#39;elettrochimica potenziale del punto. singolo elettrone pompaggio si ottiene con una o due tensioni sinusoidali di guida. Nel caso di azionamento di un segnale, il segnale di pilotaggio viene applicato alla porta BL per modulare il potenziale della barriera tunnel alla mano sinistra -latoQD. Nel caso dell&#39;azionamento due segnali, le eccitazioni ac sono applicati ai cancelli BL e PL per modulare le potenzialità di entrambi barriera sinistra e QD alla stessa frequenza, ma con diverse fasi e ampiezze. Questi ulteriori gradi di libertà permettono di regolare la direzione del trasferimento elettronico 13. Un processo iterativo è in genere necessario per regolare i principali parametri sperimentali (ad esempio, ampiezze di segnale auto rf / fasi e tensioni di gate dc) e raggiungere ottimale di quantizzazione corrente. Si noti che nessuno dei due protocolli di pompaggio ha bisogno di un pregiudizio pozzo-sorgente per eseguire trasferimenti di carica. Quindi, gli elettrodi di source e drain sono messi a terra durante il funzionamento della pompa. La Figura 6 mostra la caratteristica altipiani corrente multipli interi di ef ottenuti applicando un segnale di pilotaggio a due sinusoidale alla barriera di ingresso (BL) e lo stantuffo (PL) cancello. Questi dati sono presi ad una frequenza di pilotaggio relativamente bassa (10 MHz) per i quali il t<html> sintonia dei parametri può essere eseguita rapidamente. In pratica, è desiderabile utilizzare la pompa diverse centinaia di MHz, tipicamente richiedono un gran ottimizzazione dei parametri più fine 13. <img alt="Figura 1" src="/files/ftp_upload/52852/52852fig1.jpg" /> Figura 1. Microfabrication. (A) Schema di fasi principali microfabbricazione. Cartoni animati, non sono in scala. (B) Realizzazione di una regione drogata per contatti ohmici. (C) Realizzazione di ossido di gate. (D) Metallizzazione di contatti ohmici. (E) microscopico immagine di un singolo campo su un chip dopo il processo di microfabbricazione è completato. La dimensione del campo è di 1,2 x 1,2 mm 2. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig1large.jpg" target="_blank">Clicca qui per vedere una versione più grande di questa figura.</a> tenda &quot;fo: keep-together.within-page =&quot; always &quot;&gt; <img alt="Figura 2" src="/files/ftp_upload/52852/52852fig2.jpg" /> Figura 2. Nanofabrication. (A) processo di fabbricazione per i singoli strati del cancello. Cartoni animati, non sono in scala. (B) Il cancello nanostruttura a 3 strati utilizzato per esperimenti di carica di pompaggio. Sinistra: SEM immagine di un dispositivo simile a quello utilizzato per le misurazioni. A destra:. Schema viste in sezione del dispositivo attraverso X-cut e Y-cut <a href="https://www.jove.com/files/ftp_upload/52852/52852fig2large.jpg" target="_blank">Cliccate qui per vedere una versione più grande di questa figura.</a> <img alt="Figura 3" src="/files/ftp_upload/52852/52852fig3.jpg" /> Figura 3. Collegamenti elettrici al campione. (A) layout del circuito stampato. (B) ingrandimento di una regione della PCB con un bias-tee (sinistra) und circuito equivalente (a destra). (C) Un chip con 6 campi singoli incollati sul supporto del chip e fili di collegamento per il collegamento elettrico al PCB. (D) l&#39;immagine al microscopio di un singolo campo dopo nanofabbricazione. (E) SEM immagine del layout porta al centro della regione di ossido di porta. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig3large.jpg" target="_blank">Cliccate qui per vedere una versione più grande di questa figura.</a> <img alt="Figura 4" src="/files/ftp_upload/52852/52852fig4.jpg" /> Figura 4. prove preliminari. (A) Corrente Source-drain ac (root mean square) in funzione delle diverse tensioni di gate. Le tracce sono misurati con un amplificatore lock-in con 50 mV RMS eccitazione a 113.17 Hz. Per tensione di gate individuo ripercorre le tensioni di gate rimanenti sono fissate a 2,0 V, ad eccezione di V C1 = &lt;em&gt; V C2 = 0,0 V. (B) Mappa dei colori di corrente source-drain in funzione di stantuffo tensione gate e source-drain tensione di polarizzazione. V SL = 1,5 V, V DL = 1,15 V, V BL = 0,78 V, V BR = 0,85 V, V C1 = V C2 = 0.0 V. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig4large.jpg" target="_blank">Clicca qui per vedere una versione più grande di questa figura.</a> <img alt="Figura 5" src="/files/ftp_upload/52852/52852fig5.jpg" /> Linee Figura 5. Schema della misurazione di set-up. Venti dc (verde) e tre linee coassiali RF (nero) Collegare l&#39;elettronica RT al PCB. Lo scarico della pompa (viola) è collegato ad un amplificatore di transimpedenza e un multimetro digitale tramite un optoisolatore, mentre il contatto di source (rosso) è collegato a massa. Collegamenti di terra separati (indicated con simboli diversi) vengono utilizzati per la strumentazione elettronica e le linee elettriche criostato. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig5large.jpg" target="_blank">Cliccate qui per vedere una versione più grande di questa figura.</a> <img alt="Figura 6" src="/files/ftp_upload/52852/52852fig6.jpg" /> Figura 6. quantizzazione attuale. Corrente pompato in funzione di V PL per due-segnale pilota sinusoidale di f = 10 MHz applicato a cancelli BL e PL. Differenza di fase = 49 °, V RF PL = V RF BL = 0,31 V pp. La posizione ideale degli altipiani di pompaggio a multipli interi di ef sono mostrati come linee orizzontali rosse. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig6large.jpg" target="_blank">Clicca qui per vedere una versione più grande di questa figura.</a>

Vengono discussi il processo di fabbricazione e le tecniche di caratterizzazione sperimentale relative alle pompe a singolo elettrone basate su punti quantici di silicio metallo-ossido-semiconduttore.

Silicio metallico-ossido-semiconduttore Quantum Dots per singolo elettrone di pompaggio

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by ...

L'obiettivo generale del seguente esperimento è fabbricare punti quantici a base di silicio del tipo metallo-ossido-semiconduttore e utilizzarli come pompe a singolo elettrone. Questo risultato si ottiene fabbricando nano-transistori al silicio mediante una tecnica a griglia multistrato, che consente di controllare elettrostaticamente singoli elettroni confinati all'interno di punti quantici e di manipolarne la velocità di trasferimento. Come secondo passaggio.I dispositivi realizzati vengono testati a temperatura di elio liquido per verificare la loro integrità strutturale. L'osservazione del blocco di Coulomb nelle caratteristiche corrente-tensione indica un funzionamento soddisfacente dei dispositivi. I risultati mostrano che un punto quantico può essere utilizzato come pompa a singolo elettrone in una piattaforma di misura basata sull'effetto Kelvin di Malik.Quando la trasparenza della barriera di ingresso è controllata con un segnale in corrente alternata. Ciò è evidenziato dall'apparizione di caratteristici plateau di corrente. La nanoelettronica al silicio è al centro dell'era dell'informazione in cui tutti noi viviamo.È notevole che il silicio sia anche un eccellente materiale ospite per applicazioni basate sui quanti, come il calcolo quantistico e la metrologia elettrica quantistica. Qui all'UNSW, abbiamo sviluppato la tecnologia per trasformare transistor convenzionali in dispositivi quantistici. Possiamo confinare elettroni in una piccola regione di silicio con dimensioni pari soltanto a poche decine di nanometri.Questo è ciò che le persone chiamano un punto quantico. Utilizziamo tali punti quantici per catturare con precisione un elettrone dal contatto di sorgente e spingerlo verso il contatto di drenaggio; ripetendo questo processo a velocità estremamente elevate, si potrà generare in futuro la corrente elettrica più accurata al mondo. Un obiettivo a lungo termine nella metrologia elettrica è la ridefinizione dell'unità di corrente elettrica DM pair, collegandone il valore a una vera costante della natura, come la carica dell'elettrone.Le tecniche presentate spiegano come produrre e utilizzare dispositivi quantistici in silicone per realizzare questo collegamento. I dispositivi su scala nanometrica utilizzati in questo lavoro sono realizzati mediante un protocollo largamente compatibile con i processi industriali CMOs. Tuttavia, a differenza dei dispositivi CMOs standard, aggiungiamo una pila di gate metallica, che consente di confinare spazialmente singoli elettroni.Il nostro protocollo illustra come testare e operare una pompa a singolo elettrone basata su punti quantici. L'elemento fondamentale per il suo successo consiste nel controllare il potenziale elettrostatico del punto quantico, nonché la trasparenza delle barriere tunnel. Per guidare il trasferimento di singoli elettroni da e verso tdot, vengono tipicamente utilizzati segnali RF multipli.Il grande vantaggio dei nostri dispositivi multistrato con gate rispetto ad altre realizzazioni come dispositivi in metallo o semiconduttori tre cinque, è che abbiamo ottenuto un controllo eccellente sul confinamento elettrostatico del punto quantico. Questo è stato fondamentale per sopprimere gli errori nel meccanismo di pompaggio. Per creare uno strato di ossido di campo su una wafer di silicio, preparare un forno di ossidazione a 900 gradi Celsius.Iniziare con una piastrina di silicio da due pollici adeguatamente pulita. Posizionare la piastrina nel forno ed avviare i passaggi di ossidazione. I passaggi di ossidazione richiedono circa un'ora e un quarto.Una volta terminato, prepararsi a depositare uno strato di HDMS sulla wafer per iniziare a creare i contatti omic. A tale scopo, posizionare la wafer su una piastra riscaldante a 110 gradi Celsius per un minuto. Inoltre, versare circa 50 millilitri di HDMS in un becco di vetro.Quando entrambi sono pronti, posizionare la piastrina e il becher in una camera a vuoto per depositare uno strato di HDMS spesso pochi nanometri sulla piastrina. Dopo aver rimosso la piastrina dalla camera a vuoto, trasferirla su un spin coater. Quindi, applicare uno strato di fotoresist da due a quattro micrometri sia sul retro che sul lato anteriore della piastrina.Procedere spostando la wafer dallo spin coater a un allineatore di maschere. Posizionare la wafer e configurare la maschera per definire i contatti per questo processo. Utilizzare luce ultravioletta per trasferire questo schema di contatto ohmico sulla wafer.Dopo la definizione del pattern, spostare la wafer su una piastra riscaldata. Cuocere la wafer a 110 gradi Celsius per un minuto dopo la cottura post-esposizione. Sviluppare la wafer per uno o due minuti e risciacquarla in acqua deionizzata prima di trasferirla su un etcher a plasma.Eseguire un'incisione al plasma di ossigeno per 20 minuti a 340 Millitorr con una potenza incidente di 50 watt e una potenza riflessa inferiore a un watt. Dopo l'incisione al plasma, preparare una soluzione di acido fluoridrico tamponato in rapporto 15:1 a 30 gradi Celsius.Incidi l'ossido per quattro o cinque minuti, assumendo una velocità di attacco di 20 nanometri al minuto a 30 gradi Celsius. Al termine, risciacqua la wafer in acqua deionizzata per cinque minuti, quindi asciugala con azoto secco prima di proseguire. Successivamente, prepara dei contenitori con acetone e isopropanolo.Rimuovere il photoresist immergendo la wafer in acetone per cinque minuti. Procedere quindi con un risciacquo in isopropanolo per altri cinque minuti. Trasferire la wafer asciutta in un forno a 1000 gradi Celsius dotato di una sorgente di fosforo.Posizionare la wafer all'interno con flusso di gas azoto per 30-45 minuti, a seconda della densità di drogaggio desiderata. Dopo aver recuperato la wafer, prepararsi a rimuovere lo strato di ossido contaminato. Avere a disposizione un contenitore di acido fluoridrico diluito in acqua e un contenitore di acqua deionizzata, entrambi sufficienti ad immergere completamente la wafer.Immergere la wafer nell'acido per tre o quattro minuti, quindi risciacquarla in acqua per 10 minuti. Riposizionare la wafer nel forno di ossidazione mantenuto a 900 gradi. Eseguire i passaggi di ossidazione nell'arco di circa un'ora e un quarto dopo l'ossidazione.Il passo successivo consiste nel formare il deposito di ossido di gallio, uno strato di HDMS spesso alcuni nanometri sulla wafer. Successivamente, passare a un spin coater per applicare da due a quattro micrometri di fotoresist su entrambi i lati della wafer. Ancora una volta, portare la wafer alinea maschere presente lì.Esponi la wafer alla luce ultravioletta per trasferire il modello richiesto. Dopo lo sviluppo della wafer, collocala in un'incisione al plasma di ossigeno per 20 minuti a 340 millitorr. Prosegui quindi con l'incisione in una soluzione di acido fluoridrico tamponato in rapporto 15 a 1 a 30 gradi Celsius.Collocare la wafer nella soluzione per tre o quattro minuti, quindi risciacquare la wafer in acqua deionizzata per cinque minuti. Dopo aver asciugato la wafer, immergerla in acetone per cinque minuti. Per rimuovere il fotoresist, risciacquare la wafer in isopropanolo per cinque minuti.Dopo aver asciugato la piastrina in gas azoto, trasferirla in un forno dedicato a 800 gradi Celsius e posizionarla all'interno dei passaggi di ossidazione. Lasciare da un'ora a un'ora e 15 minuti, a seconda dello spessore desiderato dell'ossido. Prima della definizione del pattern del gate, la piastrina deve subire la metallizzazione dei contatti di source e drain e essere tagliata in singoli chip.Questi chip di 10 millimetri per due millimetri sono stati inoltre realizzati con marcatori di allineamento per la litografia a fascio di elettroni; la definizione dei contatti in alluminio richiede tre passaggi e inizia con la deposizione mediante centrifugazione. Per ogni passaggio, si applica il polimetilmetacrilato, un resist a quattro strati, fino a uno spessore compreso tra 150 e 200 nanometri. Dopo la deposizione, si trasferisce il chip su una piastra riscaldata a 180 gradi Celsius.Scalda il chip per 90 secondi prima di proseguire. Ora sposta il chip su una litografia a fascio di elettroni. Durante la litografia, utilizza parametri diversi per l'alta e la bassa risoluzione.Questo è il modello della disposizione dell'andatura. In questo esperimento, sviluppare il resist con la soluzione di isobutile, chetone e isopropanolo. Nel rapporto di uno a tre, immergere il chip nella soluzione per 40-60 secondi.Risciacquare il chip in isopropanolo per 20 secondi ed asciugare con azoto. Successivamente, portare il chip a un evaporatore termico. Prepararsi a evaporare alluminio per il primo passaggio.Fare evaporare l'alluminio da 0,1 a 0,4 nanometri al secondo fino a uno spessore finale compreso tra 25 e 35 nanometri. Dopo l'evaporazione, procedere al sollevamento del metallo, avendo preparato un recipiente contenente etile due parone su una piastra riscaldante a 80 gradi Celsius ed immergere il chip per un'ora. Successivamente, risciacquare il chip in isopropanolo per due minuti.Eseguire l'ossidazione dell'alluminio su una piastra riscaldante a 150 gradi Celsius. Posizionare il chip asciutto sulla piastra riscaldante per cinque-dieci minuti. Completare il primo passaggio pulendo il chip con una pulizia a centrifuga, utilizzando acetone e isopropanolo a 7.500 giri al minuto per 30 secondi.Questo schema fornisce una panoramica delle operazioni effettuate nella prima passata. Durante una seconda passata, evaporare uno strato di alluminio di 45-65 nanometri. Nella terza passata, evaporare uno strato di alluminio di 75-90 nanometri per realizzare lo stack del gate a tre strati.Per eseguire i test di integrità, è necessario montare correttamente un chip su una scheda a circuito stampato, posizionare il chip e stabilire connessioni elettriche tra quest'ultimo e il circuito stampato. Successivamente, montare la scheda a circuito stampato su una sonda per contenitore. Collegare la sonda in modo da permettere la connessione elettrica ai gate del dispositivo.Quando la sonda è pronta, procurarsi un contenitore contenente elio liquido ed immergere lentamente la sonda per evitare un'eccessiva evaporazione dell'elio. Questo schema illustra i collegamenti per la prova di tenuta. Utilizzando gli elettrodi a temperatura ambiente, collegare a massa tutti i gate tranne uno, collegato a un'unità di misura di sorgente.Impostare la tensione dell'unità di misura della sorgente da zero a 1,5 volt a passi di 0,1 volt per misurare e registrare la corrente. Se non viene rilevata alcuna corrente, il dispositivo supera il test di perdita. Per il test successivo, collegare ciascun gate a una sorgente di tensione continua variabile.Collegare il cavo della sorgente al morsetto di ingresso di un amplificatore a blocco. Collegare inoltre il cavo del drenaggio alla sorgente di tensione alternata integrata nell'amplificatore a blocco. Misurare le caratteristiche di accensione aumentando contemporaneamente le tensioni di gate applicate a BL, br, pl, sl e DL, mantenendo C uno e C due a massa.Registrare le caratteristiche di accensione del dispositivo. Questa è una traccia campione per questa misurazione. Successivamente, ridurre gradualmente ciascuna tensione di gate singolarmente per registrare le relative caratteristiche di pinch-off, in cui la misurazione BL viene ridotta gradualmente.Ecco i nostri risultati rappresentativi delle caratteristiche di accensione e spegnimento nel grafico. La corrente alternata RMS di source e drain è riportata in funzione della tensione di gate. I gate sono indicati nello schema.I contatti di source e drain sono collegati a un amplificatore a rilevamento di fase con un'escitazione RMS di 50 microvolt a circa 113 hertz e i gate sono collegati a un banco di batterie modulari controllabili in tensione. Il gate C uno e C due sono mantenuti a zero volt mentre gli altri sono mantenuti a due volt. Questa è una misurazione rappresentativa della corrente di source-drain rappresentata su uno spettro di colori in funzione della polarizzazione source-drain e della tensione del gate a pistone.Quando un quantum. viene formato sotto il plunger gate, rivela chiaramente la firma caratteristica del blocco di ulam. Il pompaggio di singoli elettroni può essere ottenuto quando un dispositivo è operato su una piattaforma di misura a temperatura di millikelvin dotata di linee elettriche ad alta frequenza.In questo esperimento, il dispositivo viene pilotato con due segnali sinusoidali da 10 megahertz applicati alla barriera di ingresso e al gate plunger. I plateau caratteristici della corrente a multipli interi della carica dell'elettrone e la frequenza costituiscono la firma dei trasferimenti di carica quantizzati. Molti dei parametri di processo descritti in questo protocollo possono variare a seconda degli strumenti utilizzati per la fabbricazione e del tipo di substrato al silicio.Quantità come la dose di esposizione della litografia, il tempo di sviluppo, la durata dell'incisione o dell'ossidazione devono essere accuratamente calibrate e testate per garantire un rendimento affidabile. Durante il flusso del processo di fabbricazione, è fondamentale evitare la contaminazione incrociata tra apparecchiature utilizzate per processi diversi. Per evitare ciò, disponiamo di diverse attrezzature esclusivamente dedicate alla lavorazione del silicio, come evaporatori per metalli, forni per ossidazione e bagni di HF.I risultati mostrati per la quantizzazione attuale sono stati ottenuti a una frequenza di pilotaggio relativamente elevata di 10 megahertz, per la quale la taratura dei parametri sperimentali può essere eseguita rapidamente. In pratica, è auspicabile far funzionare la pompa a diverse centinaia di megahertz. È importante sottolineare che ciò richiede tipicamente un'ottimizzazione dei parametri molto più fine e più dispendiosa in termini di tempo.Seguendo il processo di fabbricazione e le tecniche di misurazione descritte in questo video, siamo riusciti a generare una corrente elettrica microscopica con livelli di accuratezza record tra i sistemi basati su silicio. Questo apre prospettive notevoli per la futura ridefinizione dell'unità di corrente, basata esclusivamente su principi di meccanica quantistica. Impulso. Stiamo attualmente valutando la sostituzione dei normali contatti metallici nei nostri dispositivi con silicio policristallino.Questo probabilmente sopprime il rumore di carica di fondo che attualmente osserviamo. Il nostro obiettivo è ottenere una stabilità e un'accuratezza migliorate del pompa di elettroni. In tal modo, soddisferemo i requisiti metrologici estremi di un nuovo standard mondiale di corrente.Le tecniche presentate in questo video mostrano il grande potenziale della nanotecnologia basata sul silicio per dispositivi quantistici. Il silicio sta suscitando un interesse sempre maggiore come materiale di elezione per il pompaggio di carica, grazie all'opportunità di implementare un nuovo standard di corrente mediante processi al silicio compatibili con l'industria, che potrebbero avvalersi delle consolidate tecniche di integrazione fin da subito disponibili per la scalabilità del sistema.

silicon-metal-oxide-semiconductor-quantum-dots-for-single-electron

Research

Ricerca

JoVE Journal

Engineering

Ingegneria

Si descrive la preparazione di punti quantici colloidali con minimizzata dimensione idrodinamica per singola molecola imaging di fluorescenza. Rispetto ai tradizionali punti quantici, queste nanoparticelle sono di dimensioni simili alle proteine ​​globulari e sono ottimizzati per singola molecola luminosità, stabilità contro la fotodegradazione, e resistenza al legame non specifico a proteine ​​e cellule.

Compact Quantum Dots per singola molecola Imaging

Questo articolo presenta un protocollo di fabbricazione dettagliato per cancelli definiti punti quantici di semiconduttori laterali su eterostrutture di arseniuro di gallio. Questi dispositivi in ​​nanoscala sono utilizzati per intrappolare alcuni elettroni per l'uso come bit quantici in elaborazione quantistica o per altri esperimenti mesoscopiche quali misure di conduttanza coerenti.

Nanofabbricazione di Porta definiti-GaAs / AlGaAs laterali Quantum Dots

Risonante eccitazione di un puntino di singolo quantum autoassemblati può essere raggiunto utilizzando una modalità di eccitazione ortogonale per la modalità di raccolta di fluorescenza. Dimostriamo un metodo utilizzando la guida d'onda e la modalità di Fabry-Perot di una microcavità planare che circondano i punti quantici. Il metodo permette una completa libertà nella polarizzazione di rilevazione.

Fluorescenza di risonanza di un puntino di InGaAs Quantum in una cavità planare usando rilevazione ed eccitazione ortogonale

Dimostriamo un metodo tutto-elettronico per osservare le dinamiche di nanosecondo-risolto carica degli atomi di drogante nel silicio con un microscopio a effetto tunnel.

Tutto-elettronico nanosecondo-risolto scansione microscopio a effetto tunnel: Agevolare le indagini di drogante singola carica dinamica

Qui, presentiamo un protocollo per controllare il numero di elemento portante nei solidi utilizzando l'elettrolita.

Controllo campo elettrico degli stati elettronici in nanodispositivi2 WS di elettrolita Gating

Un protocollo è presentato per fabbricare ad alte prestazioni, puri blu ZnCdS/ZnS-basato quantum dots diodi emettitori di luce impiegando un catodo di alluminio autoxidized.

Iniezione di elettroni avanzata e confinamento eccitone per diodi emettitori di luce pura blu Quantum-Dot introducendo parzialmente ossidato catodo in alluminio

I circuiti quantici integrati (QIC) costituiti da una serie di giunzioni planari e balistiche di Josephson (JJ) basate su In0.75Ga0.25Come gas elettronico bidimensionale (2DEG) è dimostrato. Due diversi metodi per la fabbricazione dei JJ bidimensionali (2D) e dei QIC sono discussi seguiti dalla dimostrazione delle misurazioni del trasporto quantistico a temperature sotto Kelvin.

Circuiti integrati quantistici scalabili sulla piattaforma di gas elettronico a due dimensioni superconduttori

La memoria eco di gradiente è un protocollo per la memorizzazione di stati quantistici ottici di luce in gruppi atomici. Memoria quantistica è un elemento chiave di un ripetitore quantistico, in grado di ampliare la gamma di distribuzione quantistica delle chiavi. Abbiamo delineare il funzionamento del sistema quando viene implementato in un 3-livello complesso atomico.

Gradient Echo Quantum Memoria in Warm Atomic Vapor

Spettroscopia capacitanza singolo elettrone-scanning probe facilita lo studio del moto a singolo elettrone in regioni localizzate sottosuolo. Un circuito di carica-rivelazione sensibile è integrato in una sonda criogenica scansione microscopio per indagare piccoli sistemi di atomi di drogante sotto la superficie dei campioni semiconduttori.

Scansione-sonda a singolo elettrone Capacità Spettroscopia

La tecnica è stata sviluppata che rimuove i film di contatto in metallo Ni / Au dal loro substrato per consentire l'esame e la caratterizzazione del contatto / substrato e le interfacce di contatto / NO di singoli dispositivi GaN nanowire.

Analisi di contatto Interfacce semplici dispositivi GaN nanowire

Scopri la fabbricazione di punti quantici silicio-ossido-metallo per pompe a singolo elettrone. Questa tecnica multi-strato consente il controllo elettrostatico degli elettroni per la metrologia elettrica quantistica.

Silicio metallico-ossido-semiconduttore Quantum Dots per singolo elettrone di pompaggio

Esplora altri video