FET のバイアス

接合型電界効果トランジスタは、電子回路で電流を制御するために使用されます。

JFETは、側面にPN接合を含むN型またはP型のシリコンバーで構成され、NチャネルとPチャネルの2つの主要なバリエーションがあります。

N型JFETの結晶構造では、P型基板上にN型材料の薄層があります。ゲートは、P型材料を使用してNチャネルの上に形成されます。リード線はチャネルの端とゲートに取り付けられています。

NチャネルJFETでは、負のゲート電圧がチャネル電子を反発させ、空乏領域を作り出し、チャネル導電率を低下させます。

逆に、PチャネルJFETでは、正のゲート電圧がチャネルホールを反発し、逆バイアスによってチャネルの導電率が低下します。

ゲート-ソース間電圧を制御することにより、空乏領域の幅を調整し、チャネルを流れる電流を効果的に制御できます。

ACドレイン抵抗(通常は数百Ωの範囲)は、チャネルを流れる電流の量を決定します。JFETのその他の主要なパラメータには、相互コンダクタンスと増幅係数が含まれます。