走査プローブ単電子容量分光

Summary

走査プローブ単電子容量分光法は、ローカライズされた地下の地域での単一電子の運動の研究を促進する。敏感な電荷検出回路は、半導体試料の表面の下にドーパント原子の小規模システムを調査するために極低温走査型プローブ顕微鏡に組み込まれる。

Abstract

半導体中の個々の原子ドーパントを含む - 低温走査プローブ技術と単電子容量分光法の統合は、小規模なシステムの電子の量子構造を研究するための強力なツールを表します。ここでは、イメージの個別の原子ドーパントに十分な空間分解能を達成しながら単電子帯電を解消することが可能である地下電荷蓄積（SCA）イメージング、として知られている静電容量ベースの方法を提示。静電容量方式の使用は、半導体材料^1,2,3の表面の下に多数のナノメートル埋め込 ​​みドーパントとして地下特徴の観察を可能にする。原則的に、この技術は、絶縁表面直下の動きを解決するために、任意のシステムに適用することができる。

他の電界の影響を受けやすいスキャンしたプローブ技法⁴に示すように、測定の横方向の空間分解能はcurvaturの半径に部分的に依存するプローブ先端の電子。小さな曲率半径でのヒントを使用すると、数十ナノメートルの空間分解能を有効にすることができます。この細かい空間分解能は地下ドーパント^1,2の小さな数の調査を（下1）になります。電荷分解能は電荷検出回路の感度に大きく依存し、低温でそのような回路における高電子移動度トランジスタ（HEMT）を使用して0.3 K ⁵で約0.01エレクトロン/ Hzの^半の感度を可能にする。

Introduction

地下電荷蓄積（SCA）イメージングは​​、単電子チャージングイベントを解決することのできる低温法である。半導体中のドーパ​​ント原子の研究に適用された場合、本方法は、これらの微小系の量子井戸構造の特徴付けを可能にして、ドナーまたはアクセプター原子を入力して個々の電子を検出することができる。その中心には、SCAイメージングはローカル容量測定⁶極低温動作に適しています。静電容量、電界に基づいているので、表面⁰⁶の下に絶縁帯電解決することができる長距離効果である。低温動作は、単一電子の動きや室温^1,2で解決できないだろう量子レベル間隔の調査を可能にします。技術は、埋め込 ​​みインターフェイス⁷における二次元電子系における充電ダイナミクスを含む、絶縁表面下の電子の運動が重要である任意のシステムに適用することができ、簡潔にするために、ここでの焦点は、半導体ドーパントの研究になります。

現実的な分析は、先端^8,9の曲率を考慮して、より詳細な説明を必要とするものの、ほとんどの回路図レベルでは、この技術は、平行平板コンデンサの一方のプレートとして、スキャンしたヒントを扱います。 図1に示すように、このモデルの他のプレートは、下にある導電層のナノスケール領域である。本質的に、電荷が周期的な励起電圧に応答してドーパントに入ると、それは先端に近づくが、この動きは、センサ回路⁵によって検出されるチップ上に複数の画像電荷を誘導する。同様に、ドーパント充電が終了すると、先端のイメージ電荷は減少する。従って、励起電圧に応答して周期的な充電信号が検出された信号である - 基本的には静電容量であるので、この測定は、しばしば、システムのCV特性を決定することと呼ばれる。

テントは ">静電容量測定時には、唯一のネットトンネリングは、下にある導電層とドーパント層の間にある - 。直接チップ上にチャージ決してトンネル測定中に、または先端からトンネリング直接の欠如は、この重要な違いです。技術とより身近な走査型トンネル顕微鏡、多くのハードウェア、このシステムのためには、走査型トンネル顕微鏡のものと本質的に同一ですが。それはSCAイメージングは​​静電気に直接小文字が区別されないことに注意することも重要です。静電気の調査のためにディストリビューションは、ケルビンプローブ顕微鏡または静電気力顕微鏡が適切であるにも優れた電子及び空間分解能を有する局所的な電子現象が存在する調べるための追加の極低温法;。例えば、単一電子トランジスタの顕微鏡は、充電分を検出することができる別の走査型プローブ法である効果は^4,10。SCAイメージングはもともとテスマー、Glicofridis、Ashoori、および共同研究者⁷によってMITで開発され、また、ここで説明する方法はAshooriおよび共同研究者¹¹によって開発された単電子静電容量分光法の走査プローブ版として考えることができる。測定の重要な要素は、高電子移動度トランジスタ（HEMT）を用いて精巧に敏感な電荷検出回路^5,12であり、それは0.01エレクトロン/ Hz程度の低いノイズレベルを達成することができる^半 0.3°K、クライオスタットのベース温度リファレンス5インチこのような高感度、地下システムにおける単電子帯電の観察を可能にします。この方法は、平面幾何学² 10 ¹⁵メートル^-2のオーダーで、典型的なドーパント面密度と、半導体中のドーパントの個人や小グループの電子または正孔ダイナミクスの研究に適しています。実験のこのタイプの典型的なサンプルの構成の一例を図1に示す。ドーパント層は、典型的には、表面下数十ナノメートルに配置され、その下地導電層との間にドーパント層とドーパント層と試料表面との間の正確な距離を知ることが重要である。トンネリングとは対照的に、静電容量が急激に落下しないが、代わりに本質的距離に反比例して減少する。したがって、ドーパントの深さは、原理的には先端に電界ランドのいくつかの合理的な分数限り、表面下数十ナノメートル、よりさらに深くすることができる。ここに記載された技術を含む電子挙動、前述の低温ローカルプローブのすべてのために、空間分解能は、先端の幾何学的サイズによって、関心のある地下特徴と走査プローブ先端間の距離によって制限されます。

Protocol

1。 PROTOCOL

1. 顕微鏡と電子機器の初期設定
   1. 関連する制御エレクトロニクスと極低温対応の走査型プローブ顕微鏡で始まる。研究に使用される顕微鏡は、試料に向かって"歩く"する慣性変換を使用して、離れて傾斜路¹³に沿って先端から（例えば、銅、真鍮、ステンレス鋼等の導電性材料から作られ、それらをにバイアス電圧を伝達することを可能にする、ここで説明図2に概略的に示さBesocke設計STM ¹⁴の一部としてサンプル）。
   2. バイアス電圧とトンネル電流同軸配線に加えて、敏感な電荷検出用の極低温増幅回路を動作させるために、顕微鏡の先端部付近まで電子機器ラックから延びる少なくとも2つの他の同軸線とアース線を提供する。参考文献5,12、および15に詳細に記載増幅回路の要素を組み立てると、その上には電子収容されているlectronicsラック、これは図2の影付きのボックスの外側回路の一部である。回路のこの部分は、実験を通して室温のままになります。
2. チップとHEMT回路（ 図2の斜線ボックス）用のチップ実装を組み立て、HEMT回路が最適なエネルギー分解能を得るために、極低温に下げられます。
   1. クリーブは、正方形のチップは、約1cmのスクライブを使用したGaAsウェハから×1センチの大きさ、センサ回路とチップはこのチップにマウントされます。デポジットHEMTからワイヤには、いくつかの金パッドを形成するためのGaAsチップ上にシャドーマスクを介して層を貼りチタンの上に金を100nm程度、各サイズの約1mm×1 mmとし、抵抗器が結合されるバイアス。パッドの寸法は重要ではない。
   2. 斜めのカッターを使用してのIrワイヤー：機械的に80:20のPtを切断することによって鋭いSTM探針を準備します。チップはまた、化学エッチング○で調製する​​ことができるR別の方法や、市販で購入することができます。走査型電子顕微鏡を介して、先端の曲率半径を決定し、曲率半径が実験のために必要な空間分解能のオーダーであるべきである。
   3. エポキシ極低温に耐えることができる導電性エポキシを使用して、金パッドのそれぞれの上に金線、これらのワイヤは、顕微鏡で同軸線にチップ実装上の回路の要素を接続します。金線を容易にパッド上にそれらが必要とされない場合、次のステップ、エポキシいくつかの冗長金線後に除去することができるからである。エポキシHEMT、バイアス抵抗、およびチップを搭載GaAsの上にSTM探針。その製品情報シートに示されるように、エポキシ樹脂を治す。 （詳細については、以下の材料の表を参照してください。）
   4. 金ワイヤ、ボンドがロードワイヤボンダを使用して、ソース、ドレイン、及​​びGaAsのチップ上に金のパッドを分離するHEMTのゲート素子。ゲートとソースと、oを接続するボンドワイヤを一時的rは、ゲートがソース - ドレインチャネルに対して帯電しないようにパッドを切る。 HEMTを操作中に追加の安全のためにアースストラップを使用して、それはHEMTを破壊する可能性が浮遊静電荷を導入するのを避けるための予防措置を取ることが重要です。
   5. ゲートと電気的にHEMTを短絡を避けるために相互に接続HEMTのソース - ドレインチャネルに接続線でプリペアチップ実装に保管してください。前のステップで説明した一時的な線が削除されている場合、優しく一緒にワイヤーをねじる。互いにすべての配線を接続するのが最も簡単である。
3. 顕微鏡に取り付けチップを取り付けます。
   1. これは、HEMTのゲートとソース·ドレイン間のチャネル間の破壊的な短絡を防ぐためです。ゲートとソース·ドレイン間のチャネルはフローティングされることはありませんことを確認してください。チップからの配線がハンダ付けされますように顕微鏡で同軸線を接地してください。
   2. 貼りトン頂上にチップ実装図2に示すように、彼は、piezotubeを走査する。
   3. はんだチップ実装からインジウム半田を使用して適切な同軸線まで伸びる金線。
4. 電子機器ラックの同軸配線に接続されているカーブトレーサを用いたHEMTの整合性をチェックします。本質的に、カーブトレーサーは、ソース - ドレイン電流 - 電圧特性を示す。最も一般的な故障モードでは、HEMTゲートとゲート電圧に鈍感であるソース·ドレイン特性をもたらす、そのソース·ドレインチャンネル間の短絡である。
5. サンプルをマウントします。サンプルが正常に先端に近づくことを保証するためにSTMモードで構成され顕微鏡で範囲に入る。
   1. 現在の測定値をトンネリングSTMに使用プリアンプにワイヤーTを接続し、ワイヤーBにDCバイアス電圧V _DCを添付（すべての接続は電子機器ラックで作られています。）
   2. サンプルと先端がトンネルの範囲内になるまでの中を歩く。ときRAのNGE、スキャニングpiezotubeはスキャニングpiezotubeを接地すると、先端がその範囲内の拡張子から退避するようになりますようにその平衡位置から少し延長ままにしてください。これは、サンプルが正常に先端に近づくことができるかどうかを確認します。次のアクションの中に先端を保護するために、これをやった後、範囲外歩く。
   3. 最終的な低温動作のための実験室ベンチからデュワーに顕微鏡を転送します。この時点で、テスト段階が完了し、実験段階で開始することができる。
6. 少数microtorrの真空顕微鏡を汲み出す。クライオスタットの取扱説明書で説明した手順に従って、最適なエネルギー分解能については、以下の4.2 Kまで顕微鏡を冷却するか、または。
   1. そのベース温度に顕微鏡を冷却した後、顕微鏡十分な時間が熱平衡に達するように、同じ面積の反復、長いスキャンが行われるので、熱ドリフトを最小化することが重要である。 （ドリフトは試料に対する先端の平衡位置のずれ）。
   2. できるだけ建物の機械的結合へと真空ポンプ、顕微鏡とデュワーに接続されている他の機器に起因する振動から顕微鏡を分離するためにデュワーを中断します。これは、参考文献15のように、または空気ばね又は類似の方法を用いて、バンジーコードサスペンションシステムを用いて行うことができる。
7. 顕微鏡を冷却した後、データ収集を行う前に、再度カーブトレーサーを用いたHEMTの整合性を検証する。
8. トンネリング（STM）モードでサンプルをスキャンします。
   1. 範囲に入る。破片からの実質的な高さや導電率の変化から自由である試料表面のある領域を見つけ、先端が安定していることを確認してください。
   2. サンプルの任意の傾きを補正するため、静電容量のスキャンはフィードバックループを無効にして実行されるので、これは特に重要です、こうして先端が表面にクラッシュする可能性があればscannる面は試料の表面に対して平行ではない。原理的には、一チップを走査しながら一定の容量を維持するようにフィードバックを容量信号を使用することができるが、実際には、信号は、フィードバックが使用される場合、クラッシュを防止するのに十分に頑強ではない。
   3. それは先端がオフセット再配置することによって補償することができるように、任意の熱ドリフトを観察します。トンネリングモードの範囲内で、タッチポイントとして、このプロトコルに言及しながら先端の延長量に注意してください。
9. サンプルの非摂動面積、STMモードでスキャンされていなかったものに移動します。
   1. STMコントローラ内のフィードバックループを無効にします。フィードバックループが無効になっている場合、先端のマニュアル動きが誤ってクラッシュを引き起こす可能性があることを思い出してください。先端を動かしながら細心の注意は、したがって、注意が必要です。
   2. 先端のタッチポイントから数十ナノメートルを撤回。
   3. サンプルWHIの周辺エリアに先端の横方向の位置をオフセットchが最近STMスキャンの半導体試料をトンネリングできるようにするために必要なバイアス電圧が誘起されている可能性があり（例えば、半導体ドーパント部位の帯電のような）任意の摂動を回避するために、スキャンされていない。
   4. 平衡延長から先端の変位は、タッチポイントに大きさが近くなるまで慎重に表面に向かって先端を延長する。
10. 静電容量モードに配線構成を切り替えます。
    1. HEMTを保護するために、すべての同軸線を接地してください。
    2. 図2に示すように、該当する電圧源と抵抗およびロックイン増幅器と関数発生器と同軸配線を接続する。
    3. すべての電圧源をオンにします。 HEMTに衝撃を与えないようにするには、0での電圧ソース出力で始まるV.
    4. 未粉砕同軸配線、ゲート及びHEMTを保護するために、可能な限り相互に接続HEMTのソース - ドレイン経路を維持するために思い出す。
    5. Vを設定分圧器抵抗（線D）のoltageソース。
    6. V _{チューンを}調整しながらマルチメータワイヤーLの両端の電圧を監視することによって、その最も敏感な領域にHEMTをチューニングします。その後、ロックインアンプにワイヤーLを取り付けます。
    7. ロックインアンプが増える上に、同相信号までV _{チューンを}増やし、高原に始まり、先端に印加される電圧V _チューン 、この値を記録します。これはワイヤーL.漏れるのではなく、HEMTに行くために測定値からすべての電荷を可能に
    8. ロックインアンプのautophase能力とレコード位相値を使用しての内部位相を最適化します。
    9. 有意な熱の影響（これは多くの場合、最大2時間かかります）がないことを確認するために安定させるためにHEMTのを待ちます。
11. 唯一の関心の信号はロックインアンプに行くことを保証するために標準のコンデンサに信号を調整することにより、HEMTのバランスをとる。上の信号の調整標準コンデンサはどちらV _バランスの振幅またはV _バランス V _励起との間の相対的な位相に行うことができます。 HEMTは、バランスを考えた場合に、同相信号ロックインアンプ手順のこの段階で最小化される。
12. スキャニング電荷蓄積イメージングを実行します。
    1. サンプルのDCバイアス電圧V _DCを設定します。
    2. リファレンスとしてタッチポイントを使用して、表面の内1 nmの先端を拡張します。
    3. ロックインデータ収集ソフトウェアを用いて増幅器の出力を記録し、これは、関心のある信号である。
    4. サンプルをスキャンします。優れた分解能を得るために、スキャンは、画素ごとに十分な信号平均化を可能にするために、画像の隣接する画素を横切る信号のスミアリングを防ぐために、1回のスキャン数時間の割合で取得する必要があるかもしれない。いくつかの同じ領域にわたってスキャン、および平均これらは信号対雑音比を改善するために一緒にスキャンを行う。
13. 前のステップの間に取得された電荷蓄積画像の関心の地下特徴上記静止チップで容量（CV）分光法を実行します。
    1. ランプV _DCとロックインデータ収集ソフトウェアを用いて増幅器の出力を記録する。
    2. 信号対雑音比を向上させるために同じ場所に複数の容量 - 電圧（CV）曲線、一緒に、これらの曲線の平均を取る。一般的に、いくつかの曲線が平均化されています。平均化曲線が原因でスキャン中にドリフト電位の信号対雑音比を改善しながら、連続する走査のほんの一握りを一緒に平均化されるべきである。
14. トンネリング（STM）モードに戻ります。
    1. その平衡拡張と再構成STM用電子機器へのヒントを撤回。フィードバック·ループを再度有効にして先端の現在の範囲内の拡張子（タッチポイント）を記録。
    2. トップの機能を探すためにトンネリングモードでの領域をスキャン容量イメージングと容量分光法におけるアーティファクトを生成した可能性がありography。
15. リファレンス9およびリファレンス1でサポート情報に続いて、データを分析し、解釈する。

Results

成功した測定の主な指標は、多くの他の走査プローブ法のように、再現性である。繰り返し測定は、この理由のために非常に重要である。ポイント静電容量分光法については、同じ場所で連続して多数の測定を行うと、信号対雑音比を増加させ、スプリアス信号を識別するのに役立ちます。

その他の機能は電荷蓄積画像内で識別されており、静電容量分光が行われた後、CVデータの解釈は、電圧レバーアームを決定することから始まる。電圧レバーアームは、印加V _DCへのドーパントの位置で実際のポテンシャルを関連スケールファクタです。それは本質的にドーパント層から先端の非ゼロ距離のために、直接、先端直下位置からドーパントのオフセットを任意の横を占めている。電圧レバーアームは、CV分光データ^1,8にローレンツ関数をフィッティングにより求められる^</>（商標）。絶対電圧スケールが望まれる場合、接触電位（試料からの電界線が先端で終端しない程度の電圧）はケルビンプローブ測定^1,2,3,7を介して決定されるべきである。

Discussion

この実験的な方法のための理論的基礎の詳細な説明は参考資料8と9に与えられ、参考2で地下ドーパントのシナリオに関して説明され、ここで紹介する概要は、したがって、簡潔かつ概念的になります。チップは、一コンデンサのプレートと、サンプルが他のプレートを備える基礎となる導電層として扱われる。 DC電圧が印加された場合、そのような電子は、先端に向かって引っ張られ、追加料金を収容できるように下地導電層、チップ間に位置するドーパント原子が存在する場合は、電子はドーパントに入り、従って近づける先端。静電気から、この電子の動きは、先端に反対符号の映像電荷を誘導する必要があります。直流電圧に加算される正弦波励起電圧（V _励起 ） _が電子基板層とドーパントとの間に共振するようになります。次に、画像は、wを充電するHEMTを利用して敏感な電荷検出回路によって検出され、さらに、ロックインアンプで増幅された交流信号を与えて、病気にも共振する。この充電信号は、その後、静電容量に変換することができる。

この実験の最も一般的な故障モードでは、敏感な電荷検出を可能にするHEM...

Materials

List of materials used in this article

Name	Company	Catalog Number	Comments
Equipment
Besocke-design STM	カスタム		リファレンス 14および15
STM用制御電子機器	RHKテクノロジー	SPM 1000 リビジョン7
ロックインアンプ	スタンフォードリサーチシステム	SR830
カーブトレーサー	Tektronix	Type 576
オシロスコープ	Tektronix	TDS360
Multimeter	Tektronix	DMM912
ワイヤーボンダー	WEST·BOND	7476D	with K~1200D 温度調節器
はんだごて	MPJA	301-A
クライオスタット	オックスフォード・インスツルメンツ	Heliox
Material
>Pt/Ir wire, 80:20	nanoScience Instruments	201100
GaAs wafer	axt	S-I	実装チップ用
99.99% Auワイヤー、2 mil直径	SPM		取り付けチップ用
99.99% Auワイヤー、1 mil diameter	K&S		ワイヤーボンディング用
インジウムショット	Alfa Aesar	11026
シルバーエポキシ	Epo-Tek	EJ2189-LV	低温対応の導電性エポキシであれば何でも可
HEMT	富士通	低騒音 HEMT