연산 증폭기의 특성.

연산 증폭기의 등가 회로 모델을 고려하십시오. 출력 섹션은 출력 저항과 직렬로 연결된 전압 제어 소스로 구성됩니다.

입력 섹션에서 v₁ 및 v₂는 각각 반전 및 비반전 단자에서 접지까지의 전압을 나타냅니다.

연산 증폭기의 출력 전압은 입력 전압 차이와 개방 루프 이득의 곱과 같습니다.

전압 차이가 작은 경우 연산 증폭기가 선형적으로 동작합니다. 전압이 전원 공급 장치 전압을 초과하면 연산 증폭기가 포화됩니다.

인가 전압과 네거티브 피드백의 조합은 연산 증폭기가 선형 범위 내에서 작동하도록 합니다.

최신 증폭기는 이득과 입력 저항이 커서 이상적인 연산 증폭기로 근사화할 수 있습니다.

이상적인 연산 증폭기는 무한 개방 루프 이득, 무한 입력 저항 및 0 출력 저항을 갖습니다. 입력 단자 전류와 입력 오프셋 전압은 모두 이상적인 연산 증폭기에서 0입니다.

또한 무한 대역폭을 가지고 있어 모든 주파수의 신호를 증폭할 수 있고 무한 슬루율을 가지고 있어 시간이 지남에 따라 출력 전압을 빠르게 변경할 수 있는 능력을 나타냅니다.