9.11
버퍼 앰프에 연결된 기타 픽업을 생각해 보십시오. 이 버퍼 amp비반전 연산 증폭기가 있는 liifier는 기타의 높은 임피던스와 ampliifier의 낮은 임피던스
.연산 증폭기의 보드 크기 플롯은 코너 주파수 아래에서 일정한 이득을 유지하며 그 이후에는 10 년당 마이너스 20 데시벨의 비율로 감소합니다.
회로는 등가 주파수 종속 구성으로 변환되며, 출력 전압은 주파수 종속 이득 및 입력 전압에 연결됩니다.
노드 방정식을 작성하고 연산 증폭기의 입력 전압에 대한 표현식을 대체하면 이상적인 비반전 증폭기의 이득에 따라 달라지는 회로의 전달 함수가 생성됩니다.
증폭기 게인에 대한 표현식을 사용하여 전달 함수는 비반전 증폭기의 DC 이득으로 표현할 수 있습니다.
근사치는 단순화된 전달 함수로 이어지며, 이는 코너 주파수와 이상적인 이득을 사용하여 표현됩니다.
이득 대역폭 곱은 DC 이득에 코너 주파수를 곱한 값과 같습니다.
이는 이득이 높을수록 대역폭이 감소하여 이득 대역폭 곱이 일정하게 유지되고 유효 주파수 범위가 제한됨을 보여줍니다.
연산 증폭기(op-amp)는 신호 조절, 필터링 또는 덧셈, 뺄셈, 적분, 미분 등의 수학적 연산을 수행하는 데 사용됩니다. 연산 증폭기의 주파수 응답은 증폭기의 이득이 주파수에 따라 어떻게 변하는지를 설명하는 중요한 측면입니다.
주파수 응답 및 이득:
연산 증폭기의…
저작권 © 2026 MyJoVE Corporation. 모든 권리 보유.