12.13
접합 전계 효과 트랜지스터는 전류를 제어하기 위해 전자 회로에 사용됩니다.
JFET는 측면에 PN 접합을 포함하는 N형 또는 P형 실리콘 바로 구성되며 N-채널과 P-채널의 두 가지 주요 변형으로 제공됩니다.
N형 JFET의 결정 구조에서 N형 물질의 얇은 층은 P형 기판 위에 있습니다. 게이트는 P형 재료를 사용하여 N-채널 상단에 형성됩니다. 리드선은 채널과 게이트 끝에 부착됩니다.
N-채널 JFET에서 음의 게이트 전압은 채널 전자를 밀어내어 공핍 영역을 생성하고 채널 전도도를 감소시킵니다.
반대로, P-채널 JFET에서는 포지티브 게이트 전압이 채널 홀을 밀어내므로 역 바이어스를 통해 채널 전도성이 감소합니다.
게이트-소스 전압을 제어하여 공핍 영역의 폭을 조정하여 채널을 통한 전류 흐름을 효과적으로 관리할 수 있습니다.
일반적으로 수백 옴 범위의 AC 드레인 저항은 채널을 통해 흐르는 전류의 양을 결정합니다. JFET의 다른 주요 매개변수에는 트랜스컨덕턴스 및 증폭 계수가 포함됩니다.