원자 추적 가능한 나노 구조 제작

Summary

우리는 표면 패터닝을 위한 스캐닝 터널링 현미경의 원자 계측과 선택적 원자층 증착 및 반응성 이온 에칭을 결합하기 위한 프로토콜을 보고합니다. 수많은 대기 노출 및 운송을 포함하는 견고한 프로세스를 사용하여 원자 계측을 갖춘 3D 나노 구조를 제작합니다.

Abstract

에칭된 나노 구조의 규모를 10nm 범위 이하로 줄이려면 결국 형상 크기와 형상 밀도 모두에 대한 절묘한 제어를 유지하기 위해 사용되는 전체 제조 공정에 대한 원자 규모의 이해가 필요합니다. 여기에서는 초기 템플릿 정의부터 최종 나노 구조 계측까지 원자적으로 분해되고 제어되는 구조를 추적하는 방법을 시연하여 나노 제조에 대한 하향식 원자 제어를 위한 경로를 엽니다. 수소 탈패시베이션 리소그래피는 나노 단위 제조 공정의 첫 번째 단계이며, 그 후 최대 2.8nm의 티타니아를 선택적으로 원자층 증착하여 나노 단위 식각 마스크를 만듭니다. 배경과의 대비가 표시되어 원하는 패턴과 H 부동태화된 배경에서 성장을 위한 다른 메커니즘을 나타냅니다. 그런 다음 패턴은 반응성 이온 에칭을 사용하여 벌크로 전달되어 선폭이 ~6nm까지 내려가는 20nm 높이의 나노 구조를 형성합니다. 이 프로세스의 한계를 설명하기 위해 구멍과 선의 배열이 제작됩니다. 다양한 나노 제조 공정 단계는 서로 다른 위치에서 수행되므로 공정 통합에 대해 논의합니다. 거시적 샘플에서 나노 구조를 찾기 위한 기준 마크 사용, 대기 노출로 인한 열화로부터 화학적으로 반응하는 패턴화된 Si(100)-H 표면을 보호하는 것을 포함하여 관련 문제에 대해 논의합니다.

Introduction

이 나노 구조를 이해 경기장의 다양한 중요 해짐에 따라, 특히 리소그래피 및 전자 분야에서, 이득 중요성 형성된다. 구체적으로는 10 nm 이하 규모에서, 나노 스케일에서 계측의 중요성을 강조하기 위해, 단지 하나의 nm의 피처 크기의 변동은 소수 변화 10 % 이상을 나타내는 것이 지적되어야한다. 본 변형 예는 장치의 성능과 재료 특성에 대한 상당한 영향을 미칠 수있는 ^{1,2- -. 4} 합성 방법을 이용하여 양자점 또는 다른 복잡한 분자 매우 정밀하게 형성 개별 기능 ^2,5,6, 제조 있지만 일반적으로 동일한 정밀도가 결여 될 수있다 크기와 위치 제어를 개선하는 방향으로 작업에도 불구하고 기능 배치 및 방향에. 이 논문은 근처 원자 크기의 정밀도와 기능 배치에 원자 정밀 나노 구조를 제조뿐만 아니라 대한 접근 방식을 보여줍니다기능 배치에 원자 계측과. 스캐닝 터널링 현미경 (STM) 유도 수소 Depassivati​​on 리소그래피 (HDL)의 원자 정밀도를 사용하여 화학적으로 민감한 콘트라스트는 원자 적으로 정확한 패턴이 표면 상에 형성된다. 도 1에 도시 한 바와 같이 선택적 원자 층 증착 (ALD)은 그 후, 반응성 이온 에칭 (RIE) 궁극적으로 벌크 물질로 패턴을 전사하여, 패턴 화 된 영역에서 경질 산화물 재....

Protocol

1. 현지 외 샘플 준비

1. 칩을 준비
   1. 시 (100) 웨이퍼 마커를 식별 넣어 적절한 에칭 마스크를 디자인합니다. 표준 광학 리소그래피와 RIE를 사용하여, STM 샘플 촬영 될로부터 웨이퍼로 기점 마크로서 라인 격자 에칭. 선은 10 μm의 넓은 1 μm의 깊이, 500 μm의 피치에 있어야합니다. 에칭 후, 스트립은 샘플에서 포토 레지스트를 나머지.
      주 : 기준 마크는 원위치 샘플에뿐만 아니라 AFM과 SEM에서와 같이 계측 중에 팁 위치 식별 할 수 있어야합니다.
   2. 아래 표준 압정 블루 다이 싱 테이프, 점착면을 적용하여 웨이퍼 표면을 보호합니다.
   3. 다이아몬드를 사용하여 칩으로 주사위 세라믹 웨이퍼 다이 싱은 HDL을 수행하는 데 사용되는 특정 UHV-STM 공구에 적합한 크기로 튕겨 보았다. 여기서, 샘플을 8.1 mm X 8.1 mm 사각형이었다.
2. 다이 싱 후, 부드럽게하여 UHV-STM 패터닝 도구에 삽입 칩을 준비아래 제 2 UHV 준비 후 불리한 표면 재구성을 유도 할 것이다 어떤 니켈 함유 도구로 칩을 건드리지 않도록주의하면서, 다이 싱 테이프를 벗겨.
   1. 폴리 테트라 플루오로 에틸렌 (PTFE) 핀셋 샘플의 측면을 파....

Results

여기에 설명 된 경우, HDL은 멀티 모드 리소그래피를 이용하여 수행된다. ^(24)를 FE 모드에서, 8 V 샘플 바이어스, 1 nA의, 및 (50 ㎚ / 초 선단 속도에 해당) 0.2 MC / cm로 수행, 팁 위에 이동 depassivati​​on의 라인을 생산하는 실리콘 격자에 평행 또는 수직 중 표면. 이 lineshape 여기 경우에, 선단이 매우 의존적이지만, 라인 완전히 depassivated 부는 라인의 양측에 다른 2 nm의 연장 부분 depassivati​​on의 꼬리, 폭 약 6 nm였다. 고정밀도의 패턴이 요구되는 경우, AP 모드 리소그래피 4 V 샘플 바이어스 nA의 4, 4 MC / cm (10 ㎚ / 초 선단 속도에 상당)을 사용하여 수행된다. 각 패턴의 AP 모드 성분의 정도는 FE 모드를 사용하여 제조 한 부분적 depassivated 패턴의 폭에 의존한다. 시에 패턴의 STM 이미지의 예는 그림 2를 참조하십시오 다양한 HDL 모드에 대한 (1.......

Discussion

상기 나노 구조물의 계측을 수행하는 것은 이러한 AFM SEM과 같은 다른 도구를 사용하여 패턴 위치 및 HDL 중에 팁 위치를 해소 할 수있는 능력을 필요로한다. 도 3에 도시 된 바와 같은 전자 - 빔 리소그래피와 같은 고 해상도의 위치 인코딩 다른 잘 발달 패터닝 툴과는 대조적으로, 여기에 실시 HDL, 그래서 여분의 위치 식별 프로토콜을 사용하여, 잘 제어 된 개략 위치없이 STM 수행 하였다 . 먼저, 긴 초점 길이 현미경은 약 20cm 팁 - 샘플 접합부로부터 UHV 시스템 외부에 위치된다. 샘플 표면상의 선단 위치의 식별을 용이하게하기 위해 500 ㎛의 피치, 깊이 1 ㎛ 10 ㎛ 폭 라인의 정사각형 격자로 패터닝된다.

SAMP의 그림 5........

Materials

List of materials used in this article

Name	Company	Catalog Number	Comments
Si Wafer	VA Semiconductor		P형(붕소) Si< 100> ± 2도, 280mm ± 25mm 두께, 0.01-0.02 옴-cm
Ta 호일	Alfa Aesar	335	0.025  mm(0.001  에서) 두께, 99.997%(금속 기준)
메탄올	Alfa Aesar	19393	반도체 등급, 99.9%
2-프로판올	Alfa Aesar	19397	반도체 등급, 99.5%
아세톤	Alfa Aesar	19392	반도체 등급, 99.5
%Argon	Praxair		초고순도(5.0등급)
탈이온수	Millipore	Milli-Q 정수 시스템	> 18MW 저항 수디맨드 생산.
TiCl4	Sigma Aldrigh	254312	≥ 99.995% 미량 금속 기준
O2	Matheson	G2182101	연구 등급
SF6	Matheson	G2658922	초고순도(등급 4.7)
Blue Medium Tack Roll	Semiconductor Equipment Corporation	18074	두께 75 μ 미디엄 / 0.003인치   길이 200 m / 660'