Theoretische berekening en experimentele verificatie voor dislocatiereductie in Germanium epitaxiale lagen met semicylindrische holtes op silicium

Summary

Theoretische berekening en experimentele verificatie worden voorgesteld voor een vermindering van de threading dislocatie (TD) dichtheid in germanium epitaxiale lagen met semicylindrische holtes op silicium. Berekeningen op basis van de interactie van TD's en oppervlak via beeldkracht, TD-metingen en transmissie-elektronenmicroscoopwaarnemingen van TD's worden gepresenteerd.

Abstract

Vermindering van threading dislocatiedichtheid (TDD) in epitaxiaal germanium (Ge) op silicium (Si) is een van de belangrijkste uitdagingen geweest voor de realisatie van monolithisch geïntegreerde fotonicacircuits. Dit artikel beschrijft methoden voor theoretische berekening en experimentele verificatie van een nieuw model voor de reductie van TDD. De methode van theoretische berekening beschrijft de buiging van threading dislocaties (TD's) op basis van de interactie van TD's en niet-vlakke groeioppervlakken van selectieve epitaxiale groei (SEG) in termen van dislocatiebeeldkracht. Uit de berekening blijkt dat de aanwezigheid van holtes op SiO_2-maskers helpt om TDD te verminderen. Experimentele verificatie wordt beschreven door germanium (Ge) SEG, met behulp van een ultra-hoogvacuüm chemische dampafzettingsmethode en TD-waarnemingen van de gegroeide Ge via etsen en cross-sectionele transmissie-elektronenmicroscoop (TEM). Er wordt sterk gesuggereerd dat de TDD-reductie te wijten zou zijn aan de aanwezigheid van semicilindrische holtes over de SiO₂ SEG-maskers en de groeitemperatuur. Voor experimentele verificatie worden epitaxiale Ge-lagen met semicylindrische holtes gevormd als gevolg van SEG van Ge-lagen en hun coalescentie. De experimenteel verkregen TDD's reproduceren de berekende TDD's op basis van het theoretische model. Cross-sectionele TEM-waarnemingen laten zien dat zowel de beëindiging als het genereren van TD's plaatsvinden bij semicylindrische holtes. Plan-view TEM-waarnemingen onthullen een uniek gedrag van TD's in Ge met semicilindrische holtes (d.w.z. TD's zijn gebogen om parallel te lopen aan de SEG-maskers en het Si-substraat).

Introduction

Epitaxial Ge op Si heeft aanzienlijke belangstelling getrokken als een actief fotonisch apparaatplatform, omdat Ge licht in het optische communicatiebereik (1,3-1,6 μm) kan detecteren / uitzenden en compatibel is met Si CMOS (complementary metal oxide semiconductor) verwerkingstechnieken. Aangezien de roostermismatch tussen Ge en Si echter zo groot is als 4,2%, worden draaddislocaties (TD's) gevormd in Ge-epitaxiale lagen op Si met een dichtheid van ~ 10⁹ / cm². De prestaties van Ge-fotonische apparaten worden verslechterd door TD's omdat TD's werken als dragergeneratiecentra in Ge-fotodetectoren (PD's) en modulatoren (MODs) en als dragerrecombin....

Protocol

1. Theoretische berekeningsprocedure

1. Bereken trajecten van TD's. Ga er in de berekening van uit dat de SEG-maskers dun genoeg zijn om het ART-effect op TDD-reductie te negeren.
   1. Bepaal groeioppervlakken en druk ze uit met vergelijking(en). Druk bijvoorbeeld de tijdsevolutie van een ronde doorsnede van een SEG Ge-laag uit met de tijdevolutieparameter n = i, SEG Ge-hoogten (h i) en SEG Ge-radii (r _i), zoals weergegeven in de aanvullende video 1a en Eq. (1):
      

Results

Theoretische berekening

Figuur 3 toont berekende trajecten van TD's in 6 soorten samengevoegde Ge-lagen: hier definiëren we de diafragmaverhouding (APR) als W-venster / (_{W-venster + W-masker}). Figuur 3a toont een rond gevormde SEG-oorsprong samengesmolten Ge van APR = 0,8. Hier zitten 2/6 TD's gevangen.

Discussion

In het huidige werk werden TDD van 4 x 10⁷/cm² experimenteel getoond. Voor verdere TDD-reductie zijn er voornamelijk 2 kritieke stappen binnen het protocol: SEG-maskervoorbereiding en epitaxiale Ge-groei.

Ons model in figuur 4 geeft aan dat TDD lager kan worden verlaagd dan 10⁷/cm² in samengevoegde Ge wanneer APR,_W-venster / (_{W-venster + W-masker}), zo klein is als 0,1. In de richting van .......

Materials

List of materials used in this article

Name	Company	Catalog Number	Comments
AFM	SII NanoTechnology	SPI-3800N
BHF	DAIKIN	BHF-63U
CAD design	AUTODESK	AutoCAD 2013	Software
CH3COOH	Kanto-Kagaku	Acetic Acid	for Electronics
CVD	Canon ANELVA	I-2100 SRE
Developer	ZEON	ZED
Developer rinse	ZEON	ZMD
EB writer	ADVANTEST	F5112+VD01
Furnace	Koyo Thermo System	KTF-050N-PA
HF, 0.5 %	Kanto-Kagaku	0.5 % HF
HF, 50 %	Kanto-Kagaku	50 % HF
HNO3, 61 %	Kanto-Kagaku	HNO3 1.38	for Electronics
I2	Kanto-Kagaku	Iodine 100g
Photoresist	ZEON	ZEP520A
Photoresist remover	Tokyo Ohka	Hakuri-104
Surfactant	Tokyo Ohka	OAP
TEM	JEOL	JEM-2010HC