Name: Fabricage van Low Temperature koolstof nanobuis Verticale Verbindingen Compatibel met halfgeleidertechnologie (Video) | JoVE Journal
Uploaded: 2015-12-07T13:00:00.000+00:00
Duration: 9 min 20 s
Description: Leer de fabricage van verticale koolstofnanobuisverbindingen bij lage temperatuur met halfgeleidertechnieken. Deze methode maakt integratie in geïntegreerde schakelingen mogelijk voor verbeterde elektronica.

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

Een deel van het werk is uitgevoerd in het project JEMSiP_3D, dat wordt gefinancierd door de overheidsinstanties in Frankrijk, Duitsland, Hongarije, Nederland, Noorwegen en Zweden, evenals door de ENIAC Joint Undertaking. De auteurs willen het personeel van het Dimes Technology Centre bedanken voor de verwerkingsondersteuning.

Let op: Gelieve alle relevante veiligheidsinformatiebladen (VIB) te raadplegen voor gebruik. Een aantal van de chemicaliën die bij dit fabricageproces acuut giftig en carcinogeen. Nanomaterialen kunnen extra risico&#39;s hebben in vergelijking met hun bulk tegenhanger. Gelieve alle nodige veiligheidsvoorschriften bij het werken met apparatuur, chemicaliën of nanomaterialen, waaronder het gebruik van technische controles (zuurkast) en persoonlijke beschermingsmiddelen (veiligheidsbril, handschoenen, cleanroom kleding). 1. Alignment Marker Definitie voor Lithography <ol><li> Begin met enkelzijdig gepolijst industriële kwaliteit Si (100) wafers met ofwel n of p-type doping. </li><li> De vacht van de wafer met 1,4 micrometer positieve fotoresist. Voer een 90 sec hexamethyldisilazaan (HMDS) -behandeling bij 130 ° C om de hechting van de fotoresist, gevolgd door afkoelen van de wafer op een koude plaat, spin-coating op de juiste snelheid (3500 rpm) te bevorderen, en een 90 sec soft bake eent 95 ° C. </li><li> Met behulp van een foto-lithografie masker en blootstelling gereedschap de uitlijning markers bloot stralingsdosis 120 mJ / cm 2. </li><li> Voer een enkele plas ontwikkelingsproces. Voer een 90 sec 115 ° C bakken na belichting, gevolgd door 60 sec ontwikkeling met behulp ontwikkelaar en 90 sec harde bakken bij 100 ° C uitharden de resist. </li><li> Gebruik een microscoop te controleren of de openingen in het weerstaan ​​van de juiste afmetingen. </li><li> Etsen 120 nm Si met chloor plasma etsen. Deze dikte geeft een goed contrast voor de automatische uitlijning systemen van de blootstelling instrument dat wordt gebruikt in dit werk. Bijvoorbeeld met behulp van een inductief gekoppelde plasma (ICP): 20/40 SCCM O 2 / CF 4, 5 mTorr, 60/500 W plaat / ICP RF-vermogen, 10 sec oxide doorbraak etsen, gevolgd door 80/40 sccm Cl 2 / HBr , 60 mTorr, 20/500 W glasplaat / ICP RF-vermogen, 35 sec Si etsen. </li><li> Gebruik een zuurstofplasma stripper aan de fotolak (1 kW, 400 SCCM O 2 met endpo verwijderenint detectie en 2 min overetch). Aangezien de fotoresist wordt uitgehard door het plasma normale oplosmiddel zoals aceton kan niet worden gebruikt. </li><li> Reinigen van de wafers. Ze eerst gedurende 10 minuten in 99% HNO 3, gevolgd door spoelen in DI water tot de weerstand van het water 5 MQ (biologisch zuiver). Hierna schone de wafels gedurende 10 minuten in 65% HNO 3 bij 110 ° C, gevolgd door spoelen met gedeïoniseerd water tot de weerstand van het water 5 MQ (metaal clean). Gebruik een spoelinrichting droger de wafers droog. </li></ol> 2. Bottom Metaal en tussenlaag diëlektrische Deposition <ol><li> Gebruik magnetron sputtering de onderste metaallaag van de test via deponeren. Een stapel van drie metaallagen te worden afgezet: 500 nm van Ti, TiN van 50 nm en 100 nm Ti. De eerste Ti laag is om de weerstand van de stapel te verminderen, de TiN is de eigenlijke dragerlaag van CNT groei en de bovenste Ti is de TiN tegen beschadiging te beschermen wanneer plasma etsen van de SiO2-laag 12 </sup&gt;. Voer Ti sputteren met een pure Ti doel met Ar-plasma bij een substraattemperatuur van 350 ° C. Voor TiN reactief sputteren een combinatie van Ar en N2, opnieuw bij 350 ° C substraattemperatuur. </li><li> Met behulp van plasma-enhanced chemical vapor deposition (PECVD), stort een 1 micrometer dikke laag SiO 2. Hier tetraethylorthosilicaat (TEOS) wordt gebruikt als precursor bij een persplaattemperatuur van 350 ° C. <ol><li> Controleer de dikte van de SiO2-laag met geschikt gereedschap, bijvoorbeeld een reflectometer of ellipsometer. </li></ol></li><li> Coat de wafer met 1,4 urn positieve fotoresist, te beginnen met 90 sec HMDS behandeling bij 130 ° C, gevolgd door afkoelen van de wafer op een koude plaat, spin-coating op de juiste snelheid (3500 rpm) en een 90 sec zachte bakken bij 95 ° C. </li><li> Met behulp van een foto-lithografie masker en blootstelling gereedschap, bloot het gewenste patroon van openingen die later zal worden geëtst in het SiO 2 to vormen de vias, afgestemd op de uitlijning markers, stralingsdosis 140 mJ / cm 2. </li><li> Voer een plas ontwikkelingsproces beginnen met 90 sec 115 ° C bakken na belichting, gevolgd door 60 sec ontwikkeling met behulp ontwikkelaar en 90 sec harde bakken bij 100 ° C. </li><li> Gebruik een microscoop te controleren of de openingen in het weerstaan ​​van de juiste afmetingen en als de overlay de centreermarkeringen correct is. </li><li> Plasma etsen contactopeningen in het SiO 2. Gebruik bijvoorbeeld een triode plasma-etser met C 2 F 6 / CHF 3 36/144 sccm bij 180 mTorr en 300 W RF-vermogen. Voer eventueel etssnelheid testen op een test wafer teneinde te minimaliseren dan etsen met 5% -10% in de tijd. Opmerking: hoewel de Ti is tegen reactief etsen in deze fluorchemie, zal langdurige blootstelling aan het plasma leidt tot fysieke etsen van de Ti-laag. Als de tinlaag wordt blootgesteld aan het plasma zal dit een negatieve influen hebbence op de groei van de CNT 12. Geen natte etsing gebruiken omdat dit resulteert in te veel verbreding van de openingen, waardoor de bovenste metalliseren deel 4 problematisch. </li><li> Verwijder de opofferende Ti laag door nat etsen in 0,55% HF gedurende 60 sec. Na etsen spoel de wafers met DI-water tot het water weerstand is 5 MQ en gebruik een rinser droger aan de wafers drogen. Opmerking: Met behulp van een microscoop kan worden gecontroleerd of de Ti-laag is geëtst, wordt de tinlaag een goudbruine kleur terwijl het Ti metallisch grijs. </li></ol> 3. Katalysator Afzetting en CNT Groei <ol><li> Verdampen 5 nm van Co met behulp van een e-beam verdamper. Pump beneden tot tenminste 2x10 -6 Torr en verwarm de wafers tot 60 ° C met behulp lichten onder vacuüm voordat deponeren één waterfilm verwijderen. De fotoresist gebruikt om de contactopeningen definiëren wordt gehouden op de wafer zelf-uitlijning van de katalysator aan het contact openingen in het SiO 2. </li><li> Verwijderende Co buiten het contact openingen door lift-off. Voor Co bleek dat tetrahydrofuran (THF) geeft de best lift-off resultaten en groei bij lage temperaturen. N-methyl-2-pyrrolidon (NMP), die eerder voor lift-off Fe na afdampen werd gevonden om schade de Co ook zodanig één lijn CNT groei te voorkomen. Zet de wafer gedurende 15 minuten in een ultrasoon bad met THF bij 35 ° C. Spoelen met DI water gedurende 5 minuten en droog met een spinner of stikstof pistool. </li><li> Inspecteer de wafer onder een microscoop en controleer weerstaan ​​residuen. Als resten blijven uitvoeren van een langere ultrasone behandeling in THF, en eventueel gebruik maken van een speciale zachte wattenstaafje voor lift-off doeleinden handmatig weg resten te vegen. </li><li> Voeren CNT groei met lage druk chemical vapor deposition (LPCVD). Met het volgende recept: 8 min pre-gloeien bij 350 ° C met 700 sccm H2 bij 80 mbar, gevolgd door CNT groei door toevoeging van 50 sccm C 2 H 2. Bij 350 ° C, 60min van de groei geeft ongeveer 1 micrometer van CNT. Eventueel een test groei afstemmen van de hoogte, die dezelfde dikte als de SiO 2 laag moet zijn. Afkoelen van de reactor en zuiveren met behulp van N2. </li><li> Gebruik maken van een scanning elektronenmicroscoop om de hoogte van de CNT te controleren in de openingen onder de 45 ° kantelen, of door het opstellen van een doorsnede. </li><li> Inspecteer de monsters met behulp van Raman-spectroscopie de kristalliniteit van de CNT 18 bepalen. </li></ol> 4. Bovenbil Metalliseren <ol><li> Gebruik magnetronsputteren naar de top metal deponeren. Als Ti is een goede metal om contact CNT 19, eerste sputteren 100 nm Ti, gevolgd door 2 urn Al (1% Si), zonder het vacuüm te verbreken. </li><li> Coat de wafer met 3,1 urn positieve fotoresist met een hogere viscositeit, te beginnen met 90 sec HMDS behandeling bij 130 ° C, gevolgd door afkoelen van de wafer op een koude plaat, spin-coating bij 3000 rpm, en een 90 sec zacht bakken bij 95° C. </li><li> Met behulp van een foto-lithografie masker en blootstelling instrument bloot de top metalen patroon afgestemd op de uitlijning markers, bestralingsdosis 420 mJ / cm 2, focus van -1. </li><li> Voer een enkele plas ontwikkelingsproces. Dit begint met een 90 sec 115 ° C bakken na belichting, gevolgd door 60 sec ontwikkeling met behulp ontwikkelaar en 90 sec harde bakken bij 100 ° C. </li><li> Gebruik een microscoop te inspecteren als de lijnen in het weerstaan ​​van de juiste afmetingen en als de overlay de markeringen correct is. </li><li> Etsen van de Ti / Al stack met chloor plasma etsen. Bijvoorbeeld met behulp van een inductief gekoppeld plasma: 30/40 SCCM Cl 2 / HBr, 5 mTorr, 40/500 W Platen / ICP RF-vermogen met eindpunt detectie en 80% overetch met 15/30 SCCM Cl 2 / HBr. </li><li> Gebruik een zuurstofplasma stripper aan de fotolak (1 kW, 400 SCCM O 2 met eindpunt detectie en 2 min overetch) te verwijderen. Als de metalen niet volledig is (dat wil zeggen, er gaatjes rondom deCNT) gebruikt een organisch oplosmiddel (bijvoorbeeld NMP) om de fotoresist om plasma beschadiging van de CNT voorkomen te verwijderen. </li><li> Reinigen van de wafers. Zet ze gedurende 10 minuten in 99% HNO 3, gevolgd door spoelen met DI-water tot aan de weerstand van het water is 5 MQ (biologisch schoon). Gebruik een spoelinrichting droger de wafers droog. </li></ol> 5. Metingen <ol><li> Gebruik een scanning elektronenmicroscoop volgens de instructies van de fabrikant naar de top metallisatie van de wafers controleren. Opmerking:. Indien nodig kan de wafer mechanisch kan worden gesplitst om de volledige CNT controleren via het gebruiken van een monster kanteling van 90 °, wat resulteert in beelden zoals getoond in figuur 3 als de monsters elektrisch geleidend geen extra behandeling stappen worden gebruikt en de monsters kan direct worden aangebracht in de SEM. In het algemeen kan een hoge versnelling voltages van 15 en 20 kV worden gebruikt, maar als de SiO 2 laag wordt opgeladen te veel kan worden verlaagd to 5 kV. </li><li> Voer 4-sonde IV meting met een probe station in combinatie met een halfgeleider parameter analyzer zoals beschreven in figuur 1 en in Vollebregt et al. 16. Opmerking: Normaal gezien wordt een voltage sweep van -0,5 tot 0,5 V is voldoende, omdat de potentiële daling over een interconnect ideaal is klein. Door een 4-sonde opstelling de contactweerstand van de sonde naalden en de draad weerstanden van de installatie weggelaten. </li></ol>

<ol><li>International Technology Roadmap for Semiconductors. , Available from:
 <a target="_blank" href="http://public.itrs.net">http://public.itrs.net</a> (2013).</li>
<li>Sun, S. C. Process technologies for advanced metallization and interconnect systems. Technical digest of the IEEE International Electron Devices Meeting. , 765-768 (1997).</li>
<li>Robertson, J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Growth+of+nanotubes+for+electronics%5BTitle%5D)+AND+%22Mater.+Today%22%5BJournal%5D)">Growth of nanotubes for electronics.</a> Mater. Today. 10 (1-2), 36-43 (2007).</li>
<li>Wei, B. Q., Vajtai, R., Ajayan, P. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Reliability+and+current+carrying+capacity+of+carbon+nanotubes%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Reliability and current carrying capacity of carbon nanotubes.</a> Appl. Phys. Lett. 79 (8), 1172-1174 (2001).</li>
<li>Rossnagel, S. M., Wisnieff, R., Edelstein, D., Kuan, T. S. Interconnect issues post 45nm. Technical digest of the IEEE International Electron Devices Meeting. , 89-91 (2005).</li>
<li>Pop, E., Mann, D., Wang, Q., Goodson, K., Dai, H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Thermal+Conductance+of+an+Individual+Single-Wall+Carbon+Nanotube+above+Room+Temperature%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Thermal Conductance of an Individual Single-Wall Carbon Nanotube above Room Temperature.</a> Nano Lett. 6 (1), 96-100 (2006).</li>
<li>Chiodarelli, N., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Measuring+the+electrical+resistivity+and+contact+resistance+of+vertical+carbon+nanotube+bundles+for+application+as+interconnects%5BTitle%5D)+AND+%22Nanotechnology%22%5BJournal%5D)">Measuring the electrical resistivity and contact resistance of vertical carbon nanotube bundles for application as interconnects.</a> Nanotechnology. 22 (8), 085302(2011).</li>
<li>Choi, Y. -M., et al. Integration and Electrical Properties of Carbon Nanotube Array for Interconnect Applications. Proceedings of the Sixth IEEE Conference on Nanotechnology. , 262-265 (2006).</li>
<li>Dijon, J., et al. Ultra-high density Carbon Nanotubes on Al-Cu for advanced Vias. Technical digest of the IEEE International Electron Devices Meeting. , 33-34 (2010).</li>
<li>Kreupl, F., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Carbon+nanotubes+in+interconnect+applications%5BTitle%5D)+AND+%22Microelectron.+Eng%22%5BJournal%5D)">Carbon nanotubes in interconnect applications.</a> Microelectron. Eng. 64 (1-4), 399-408 (2002).</li>
<li>Vereecke, B., et al. Characterization of carbon nanotube based vertical interconnects. Extended Abstracts of the 2012 International Conference on Solid State Devices and Materials. , 648-649 (2012).</li>
<li>Vollebregt, S., Ishihara, R., Derakhshandeh, J., vander Cingel, J., Schellevis, H., Beenakker, C. I. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Integrating+low+temperature+aligned+carbon+nanotubes+as+vertical+interconnects+in+Si+technology%5BTitle%5D)+AND+%22Proceedings+of+the+11th+IEEE+Conference+on+Nanotechnology%22%5BJournal%5D)">Integrating low temperature aligned carbon nanotubes as vertical interconnects in Si technology.</a> Proceedings of the 11th IEEE Conference on Nanotechnology. , 985-990 (2011).</li>
<li>Yokoyama, D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Electrical+Properties+of+Carbon+Nanotubes+Grown+at+a+Low+Temperature+for+Use+as+Interconnects%5BTitle%5D)+AND+%22Jpn+J.+App.+Phys%22%5BJournal%5D)">Electrical Properties of Carbon Nanotubes Grown at a Low Temperature for Use as Interconnects.</a> Jpn J. App. Phys. 47 (4), 1985-1990 (2008).</li>
<li>Van der Veen, M. H., et al. Electrical Improvement of CNT Contacts with Cu Damascene Top Metallization. Proceedings of the IEEE International Interconnect Technology Conference. , 193-195 (2013).</li>
<li>Istratov, A. A., Hieslmair, H., Weber, E. R. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Iron+contamination+in+silicon+technology%5BTitle%5D)+AND+%22Appl.+Phys.+A%22%5BJournal%5D)">Iron contamination in silicon technology.</a> Appl. Phys. A. 70, 489-534 (2000).</li>
<li>Vollebregt, S., Tichelaar, F. D., Schellevis, H., Beenakker, C. I. M., Ishihara, R. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Carbon+nanotube+vertical+interconnects+fabricated+at+temperatures+as+low+as+350+%C2%B0C%5BTitle%5D)+AND+%22%22%5BJournal%5D)">Carbon nanotube vertical interconnects fabricated at temperatures as low as 350 °C.</a> 71, 249-256 (2014).</li>
<li>Kikkawa, T., Inoue, K., Imai, K. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Cobalt+silicide+technology%5BTitle%5D)+AND+%22Silicide+Technology+for+Integrated+Circuits%22%5BJournal%5D)">Cobalt silicide technology.</a> Silicide Technology for Integrated Circuits. , The Institution of Engineering and Technology. 77-94 (2004).</li>
<li>Vollebregt, S., Ishihara, R., Tichelaar, F. D., Hou, Y., Beenakker, C. I. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Influence+of+the+growth+temperature+on+the+first+and+second-order+Raman+band+ratios+and+widths+of+carbon+nanotubes+and+fibers%5BTitle%5D)+AND+%22Carbon%22%5BJournal%5D)">Influence of the growth temperature on the first and second-order Raman band ratios and widths of carbon nanotubes and fibers.</a> Carbon. 50 (10), 3542-3554 (2012).</li>
<li>Lim, S. C., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Contact+resistance+between+metal+and+carbon+nanotube+interconnects%3A+Effect+of+work+function+and+wettability%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Contact resistance between metal and carbon nanotube interconnects: Effect of work function and wettability.</a> Appl. Phys. Lett. 95 (26), 264103(2009).</li>
<li>Ferrari, A. C., Robertson, J. Interpretation of Raman spectra of disordered and amorphous carbon. Phys. Rev. B. 61 (20), 14095-14107 (2000).</li>
<li>Awano, Y., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Carbon+nanotube+via+interconnect+technologies%3A+size-classified+catalyst+nanoparticles+and+low-resistance+ohmic+contact+formation%5BTitle%5D)+AND+%22Phys.+Status+Solidi+%28a%29%22%5BJournal%5D)">Carbon nanotube via interconnect technologies: size-classified catalyst nanoparticles and low-resistance ohmic contact formation.</a> Phys. Status Solidi (a). 203 (14), 3611-3616 (2006).</li>
<li>Van der Veen, M. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Electrical+characterization+of+CNT+contacts+with+Cu+Damascene+top+contact%5BTitle%5D)+AND+%22Microelectron.+Eng%22%5BJournal%5D)">Electrical characterization of CNT contacts with Cu Damascene top contact.</a> Microelectron. Eng. 106, 106-111 (2012).</li>
<li>Horibe, M., Nihei, M., Kondo, D., Kawabata, A., Awano, Y. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Mechanical+Polishing+Technique+for+Carbon+Nanotube+Interconnects+in+ULSIs%5BTitle%5D)+AND+%22Jpn+J.+App.+Phys%22%5BJournal%5D)">Mechanical Polishing Technique for Carbon Nanotube Interconnects in ULSIs.</a> Jpn J. App. Phys. 43 (9A), 6499-6502 (2004).</li>
<li>Vollebregt, S., Chiaramonti, A. N., Ishihara, R., Schellevis, H., Beenakker, C. I. M. Contact resistance of low-temperature carbon nanotube vertical interconnects. Proceedings of the 12th IEEE Conference on Nanotechnology. , 424-428 (2012).</li>
<li>Fiorentino, G., Vollebregt, S., Tichelaar, F. D., Ishihara, R., Sarro, P. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Impact+of+the+atomic+layer+deposition+precursors+diffusion+on+solid-state+carbon+nanotube+based+supercapacitors+performances%5BTitle%5D)+AND+%22Nanotechnology%22%5BJournal%5D)">Impact of the atomic layer deposition precursors diffusion on solid-state carbon nanotube based supercapacitors performances.</a> Nanotechnology. 26 (6), 064002(2015).</li>
</ol>

De auteurs hebben niets te onthullen.

Figuur 1 toont een schematisch overzicht van de structuur opgebouwd in dit werk, en dat werd gebruikt voor de 4-sonde metingen. Aangezien de potentiaal is gemeten met probes dragen geen stroom, kan de exacte potentiaaldaling (VH-VL) via centrale CNT bundel en de contactpunten aan het metaal te meten. Grotere diameter CNT bundels worden gebruikt om contact met de onderste tinlaag van de contactvlakken, zodat de totale weerstand voor de huidige forceren probes verminderen en het maximaliseren v...

Koper en wolfraam, de metalen die momenteel worden gebruikt voor de verbindingen in stand van de techniek zeer grote schaal integratie (VLSI) technologie, naderen hun fysieke beperkingen wat betreft betrouwbaarheid en elektrische geleidbaarheid 1. Terwijl down-scaling transistors verbetert het algemeen hun prestaties, het eigenlijk verhoogt de weerstand en de huidige dichtheid van de interconnects. Dit resulteerde in interconnects domineert de geïntegreerde schakeling (IC) prestaties in termen van vertraging en het stroomverbruik 2. Koolstofnanobuisjes (CNT) zijn voorgesteld als alternatief voor Cu en W metallisatie, vooral voor verticale verbindingen (vias) als CNT gemakkelijk verticaal 3 kunnen geteeld. CNT bleken uitstekende elektrische betrouwbaarheid, waardoor een tot 1000 keer hoger dan de stroomdichtheid Cu 4. Bovendien hebben CNT geen last van oppervlak en korrelgrens verstrooiing, die toeneemt resistivity van Cu op nanometerschaal 5. Tenslotte zijn CNT is aangetoond dat uitstekende thermische geleiders 6, die kan helpen bij de warmtehuishouding in VLSI chips. Voor succesvolle integratie van CNT in VLSI-technologie is het belangrijk dat de groeiprocessen voor de CNT geschikt voor halfgeleiders wordt gemaakt. Dit vereist de lage temperatuur groei van CNT (&lt;400 ° C) met behulp van materialen en apparatuur die compatibel en schaalbaar naar grootschalige productie worden beschouwd. Hoewel vele voorbeelden van CNT proef via&#39;s zijn aangetoond in de literatuur 7,8,9,10,11,12,13,14 meeste van deze gebruiken Fe als katalysator die wordt beschouwd als een verontreiniging in IC 15 vervaardigen. Trouwens, de groeitemperatuur in veel van deze werken is veel hoger dan de bovengrens van 400 ° C. Bij voorkeur CNT moet zelfs onder 350 ° C worden gekweekt, om de integratie moderne low-κ diëlektrische of flexibele toestaansubstraten. Hier presenteren we een schaalbare methode voor het kweken CNT bij temperaturen tot 350 ° C gebruikt als co-katalysator 16. Deze methode is van belang voor het vervaardigen van verschillende elektrische structuren bestaande uit verticaal uitgelijnde CNT in geïntegreerde circuits, variërend van interconnect en elektroden super condensatoren en veldemissie apparaten. De co-katalysator metaal wordt vaak gebruikt in IC fabricage voor de fabricage van het silicide 17, terwijl TiN is een vaak gebruikte barrièremateriaal 7. Verder tonen we een werkwijze voor het vervaardigen CNT proef vias terwijl slechts het gebruik van standaard technieken halfgeleiders. Hierbij worden CNT testen vias vervaardigd, gecontroleerd door scanning elektronenmicroscopie (SEM) en Raman spectroscopie, en elektrisch gekarakteriseerde.

<table><tbody><tr><td>Si (100) wafer 4"</td><td>International Wafer Service</td><td></td><td>Resistiviteit: 2-5 m&Omega;-cm, dikte: 525 &micro;m&nbsp;</td></tr><tr><td>Ti-sputterdoel (99.995% zuiverheid)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Al (1% Si)-sputterdoel (99.999% zuiverheid)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Co (99.95% zuiverheid)</td><td>Kurt J. Lesker</td><td></td><td></td></tr><tr><td>SPR3012 positieve fotoresist</td><td>Dow Electronic Materials</td><td></td><td></td></tr><tr><td>MF-322 ontwikkelaar</td><td>Dow Electronic Materials</td><td></td><td></td></tr><tr><td>HNO3 (99,9%)</td><td>KMG Ultra Pure Chemicals</td><td></td><td></td></tr><tr><td>HNO3 (69,5%)</td><td>KMG Ultra Pure Chemicals</td><td></td><td></td></tr><tr><td>HF 0,55%</td><td>Honeywell</td><td></td><td></td></tr><tr><td>Tetrahydrofuran</td><td>JT Baker</td><td></td><td></td></tr><tr><td>Aceton</td><td>Sigma-Aldrich</td><td></td><td></td></tr><tr><td>ECI3027 positieve fotoresist</td><td>AZ</td><td></td><td></td></tr><tr><td>Tetraethylorthosilicaat (TEOS)</td><td>Praxair</td><td></td><td></td></tr><tr><td>N2 (99,9990%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>O2 (99,9999%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>CF4 (99,9970%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Cl2 (99,9900%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>HBr (99,9950%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Ar (99,9990%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>C2F6 (99,9990%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>CHF3 (99,9950%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>H2 (99,9950%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>C2H2 (99,6000%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>EVG 120 coater/ontwikkelaar</td><td>EVG</td><td></td><td></td></tr><tr><td>ASML PAS5500/80 waferstepper</td><td>ASML</td><td></td><td></td></tr><tr><td>SPTS &Omega;mega 201 plasma etser</td><td>SPTS</td><td></td><td>Gebaten voor Si en metaal etsen</td></tr><tr><td>SPTS &Sigma;igma sputter coater</td><td>SPTS</td><td></td><td></td></tr><tr><td>Novellus Concept One PECVD</td><td>LAM</td><td></td><td></td></tr><tr><td>Drytek 384T plasma etser</td><td>LAM</td><td></td><td>Gebaten voor oxide etsen</td></tr><tr><td>CHA Solution e-beam verdamper</td><td>CHA</td><td></td><td></td></tr><tr><td>AIXTRON BlackMagic Pro CVD tool</td><td>AIXTRON</td><td></td><td>Koolstofnanobuis groei</td></tr><tr><td>Philips XL50 scanning elektronenmicroscoop</td><td>FEI</td><td></td><td></td></tr><tr><td>Tepla 300</td><td>PVA TePla</td><td></td><td>Resist plasma stripper</td></tr><tr><td>Avenger spoeldrogen</td><td>Microporcess Technologies</td><td></td><td></td></tr><tr><td>Leitz MPV-SP reflectometer</td><td>Leitz</td><td></td><td></td></tr><tr><td>Renishaw inVia Raman spectroscoop</td><td>Renishaw</td><td></td><td></td></tr><tr><td>Agilent 4156C parameter spectrum analyzer</td><td>Agilent</td><td></td><td></td></tr><tr><td>Cascade Microtech probe station</td><td>Cascade Microtech</td><td></td><td></td></tr></tbody></table>

fabricage van low temperature koolstof nanobuis verticale verbindingen compatibel met halfgeleidertechnologie

Fabrication of Low Temperature Carbon Nanotube Vertical Interconnects Compatible with Semiconductor Technology

We demonstreren een methode voor de groei bij lage temperatuur (350 °C) van verticaal uitgelijnde bundels van koolstofnanobuizen (CNT) op elektrisch geleidende dunne films. Vanwege de lage groeitemperatuur, maakt het proces integratie mogelijk met moderne laag-κ diëlektrica en sommige flexibele substraten. Het proces is compatibel met standaard halfgeleiderfabricage, en een methode voor de fabricage van elektrische 4-punts sonde teststructuren voor verticale interconnect teststructuren wordt gepresenteerd. Met behulp van scanning elektronenmicroscopie wordt de morfologie van de CNT bundels onderzocht, wat verticale uitlijning van de CNT aantoont en kan worden gebruikt om de groeitijd van de CNT af te stemmen. Met Raman spectroscopie wordt de kristalliniteit van de CNT onderzocht. Het werd gevonden dat de CNT veel defecten heeft, vanwege de lage groeitemperatuur. De elektrische stroom-spanningsmetingen van de verticale interconnect teststructuren tonen een lineair antwoord, wat aangeeft dat een goede ohmse contact is bereikt tussen het CNT bundels en de bovenste en onderste metaalelektroden. De verkregen resistiviteiten van het CNT bundels zijn onder de gemiddelde waarden in de literatuur, terwijl een record-lage CNT groeitemperatuur werd gebruikt.

Het ontwerp van de meting constructie die in dit werk zijn te vinden in figuur 1. Door toepassing van een dergelijke structuur het meten van de CNT bundel weerstand en de metaal-CNT overgangsweerstanden nauwkeurig kan worden bepaald, als probe en draad weerstanden worden omzeild. De weerstand van de bundel is een maat voor de kwaliteit en dichtheid van de CNT bundel. Om de contactweerstand bundels van verschillende lengte te bepalen worden gemeten. Een typische SEM afbeeldin...

Een methode voor de groei van laagtemperatuur verticaal uitgelijnde koolstofnanobuizen, en de daaropvolgende fabricage van verticale interconnect elektrische teststructuren met behulp van halfgeleiderfabricage wordt gepresenteerd.

Fabricage van Low Temperature koolstof nanobuis Verticale Verbindingen Compatibel met halfgeleidertechnologie

We demonstrate a method for the low temperature growth (350 &#176;C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive ...

Het algemene doel van dit proces is het kweken van verticaal uitgelijnde koolstofnanobuisjes en het vervaardigen van elektrische teststructuren met behulp van standaard halfgeleidertechnieken. Deze methode kan cruciale vragen in het micro-röntgenveld beantwoorden, zoals of verticaal uitgelijnde koolstofnanobuisjes kunnen worden gebruikt voor interconnects en andere toepassingen in geïntegreerde schakelingen. Het belangrijkste voordeel van deze technologie is dat deze compatibel is met standaard halfgeleiderfabricage en een voldoende lage fabricagetemperatuur heeft, waardoor integratie in de CMOS-backend en met bepaalde polymeren mogelijk is.Om deze procedure te starten, wordt de onderste metaallaag van de test aangebracht met magnetronsputteren. Voer titanium-sputteren uit met een zuiver titanium target en argonplasma bij een substraattemperatuur van 350 °C voor titaniumnitride. Reactief sputteren.Gebruik een combinatie van argon en stikstof bij een substraattemperatuur van 350 °C om via plasma-enhanced chemical vapor deposition een laag siliciumdioxide met een dikte van 1 µm af te zetten. Controleer na voltooiing de dikte van de siliciumdioxidelaag met een reflectometer. Bedek de

fabrication-low-temperature-carbon-nanotube-vertical-interconnects

Research

JoVE Journal

Engineering

Techniek

We presenteren methoden voor de productie van een patroon microstructuren van verticaal uitgelijnde koolstof nanobuisjes (CNTs), en hun gebruik als master mallen voor de productie van polymeer microstructuren met georganiseerde nanoschaal oppervlaktestructuur. De CNT bossen verdicht door condensatie van oplosmiddel op het substraat, die aanzienlijk verhoogt de pakkingsdichtheid en maakt zelfsturend vorming van 3D-vormen.

Fabrication, verdichting, en Replica Molding van 3D Carbon Nanotube Microstructuren

Dit artikel beschrijft een eenvoudige methode om verticaal uitgelijnd koolstof nanobuis-arrays fabriceren door CVD en om vervolgens hun bevochtiging eigenschappen af ​​te stemmen door ze bloot te om te uitgloeien of droge oxidatie de behandeling stofzuigen.

Droge Oxidatie-en Vacuüm Gloeien Behandelingen voor Stemmen van het Bevochtiging Eigenschappen van Carbon Nanotube Arrays

De fabricage van elektrisch adresseerbare, high-aspect-ratio (&gt; 1000:1) metalen nanodraden gescheiden door spleten van enkele nanometers behulp van opofferende lagen aluminium en zilver of zelf-geassembleerde monolaag zoals templates wordt beschreven. Deze nanogap structuren zijn vervaardigd zonder clean room of een foto-of electron-beam lithografische processen door een vorm van edge lithografie bekend als nanoskiving.

Fabriceren Nanogaps door Nanoskiving

We beschrijven het apparaat fabricage en meetprotocol voor koolstof nanobuis gebaseerde hoge frequentie biosensoren. De hoge frequentie sensing techniek vermindert de fundamentele ionische (Debye) screening effect en laat nanobuis biosensor in hoge ionische sterkte oplossingen waar conventionele elektronische biosensoren niet worden bediend. Onze technologie biedt een uniek platform voor point-of-care (POC) elektronische biosensoren die in fysiologisch relevante omstandigheden.

Fabricage van koolstof nanobuis High-Frequency Nano-elektronische biosensoren voor Sensing in High Ionic Strength Solutions

We rapporteren een eenvoudige methode voor het vervaardigen van een ultrahoge dichtheid reeks van verticaal besteld klein-moleculaire biologische nanodraden. Deze methode maakt het mogelijk voor de synthese van complexe heterostructured hybride nanodraad geometrieën, die goedkoop kunnen worden gekweekt op willekeurige substraten. Deze structuren hebben potentiële toepassingen in organische elektronica, opto-elektronica, chemische sensing, fotovoltaïsche en spintronica.

Ultrahoge dichtheid Array of verticaal uitgelijnd klein-moleculaire biologische Nanodraden inzake willekeurige Substrates

Er wordt een methode beschreven voor het permanent verlijmen van twee siliciumwafels om een uniforme behuizing te realiseren. Dit omvat wafervoorbereiding, reiniging, RT-hechting en gloeiprocessen. De resulterende gebonden wafers (cellen) hebben uniformiteit van de behuizing ~1%1,2. De resulterende geometrie maakt metingen van beperkte vloeistoffen en gassen mogelijk.

Fabricage van uniforme nanoschaalholtes via Silicon Direct Wafer Bonding

Er wordt een methode gepresenteerd voor het vervaardigen, onder omgevingscondities, van organische fotovoltaïsche tandem-apparaten in een parallelle configuratie. Deze apparaten beschikken over een door lucht verwerkte, semi-transparante, koolstofnanobuis-gemeenschappelijke kathode.

Ambient Methode voor de productie van een ionisch Gated koolstof nanobuis Common Cathode in Tandem organische zonnecellen

In deze paper, stroom gesubsidieerde diëlektroforese blijkt voor de zelf-assemblage van nanowire apparaten. De fabricage van een silicium nanowire veld effect transistor wordt weergegeven als een voorbeeld.

Stroom-bijgewoonde diëlektroforese: Een Low-Cost methode voor de fabricage van hoogwaardige oplossing-verwerkbaar Nanowire apparaten

Het artikel beoogt de invoering van een standaard en betrouwbare fabricage-procedure voor de ontwikkeling van toekomstige lage dimensionale nano-elektronica.

Een standaard en betrouwbare methode om te fabriceren tweedimensionale nano-elektronica

Hier beschrijven we methoden voor het microfabriceren van verticaal uitgelijnde koolstofnanovezels (VACNF's), het overbrengen van VACNF's naar flexibele substraten en het toepassen van VACNF's op zowel stijve als flexibele substraten op planten voor de levering van biomoleculen en kleurstoffen.

Het gebruik van verticaal uitgelijnde koolstofnanovezelarrays op stijve of flexibele substraten voor levering van biomoleculen en kleurstoffen aan planten

Dit artikel presenteert een geoptimaliseerd, op ervaring gebaseerd protocol voor het vervaardigen van hoogwaardige op grafeen gebaseerde moiré-superroosterapparaten met nauwkeurige draaihoeken, met behulp van een aangepaste droge overdrachtstechniek op basis van een zeer afstembare, op maat gemaakte overdrachtsopstelling.

Geoptimaliseerde fabricageprocedure voor hoogwaardige Moiré Superlattice-apparaten op basis van grafeen

Leer de fabricage van verticale koolstofnanobuisverbindingen bij lage temperatuur met halfgeleidertechnieken. Deze methode maakt integratie in geïntegreerde schakelingen mogelijk voor verbeterde elektronica.

Fabricage van Low Temperature koolstof nanobuis Verticale Verbindingen Compatibel met halfgeleidertechnologie

Meer video's verkennen