Name: Silicon Metal-Óxido-semiconductor Quantum Dots para bombear-elétron único (Vídeo) | JoVE Journal
Uploaded: 2015-06-03T15:00:00.000+00:00
Duration: 14 min 58 s
Description: Aprenda a fabricar pontos quânticos de silício metal-óxido-semicondutor para bombear elétrons únicos usando técnica de porta multicamada. Este método permite controlar eletrostaticamente elétrons individuais em dispositivos compatíveis com processos CMOS industriais.

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

Agradecemos KY Tan, P. Ver e GC Tettamanzi para discussões úteis. Reconhecemos o apoio financeiro do Conselho Australiano de Investigação (Grant No. DP120104710), a Academia da Finlândia (Grant No. 251748, 135794, 272806) e apoio da instalação de fabricação nacional australiana para fabricação de dispositivos. AR reconhece o apoio financeiro do regime de Pesquisador Grant University of New South Wales Início de Carreira. O fornecimento de equipamentos e suporte técnico por Universidade Aalto em Micronova Nanofabricação Centre também é reconhecido.

Nota: Este protocolo descreve os procedimentos utilizados para fabricar, embalar e testar bombas elétrons único baseado em silício tecnologia MOS QD. Os passos discutidos em sub-seções 1 e 2 são realizadas em uma sala limpa ISO5, enquanto aqueles da seção 3 são realizados em laboratórios ISO6. As condições ambientais são controlados de forma contínua. Valores nominais de temperatura e humidade são definidas a 20 ± 1 ° C e 55% ± 5%, respectivamente. 1. Microfabrication <ol><li> Óxido de campo <ol><li> Limpar a bolacha por imersão no seguinte: etch piranha (10 min), água desionizada (DI) de água (10 min), 2-RCA solução de água Dl (175 ml, 30 ml de HCl, H 2 O 2 30 mL a 100 ° C durante 10 min), água desionizada (5 min), fluorídrico HF) ácido (diluído em água 10: 1 (10 seg), água Dl (10 min). Use vestuário de protecção ao manusear HF (ou seja, óculos de proteção, avental de PVC e luvas de PVC). Proceder pela ordem indicada. </li><li> Coloque a bolachaem forno de oxidação a 900 ° C e oxidar em etapas como se segue: O seco 2 (10 min), molhado O 2 (40 min), 2 O seco (10 min), 2 N (15 min). </li></ol></li><li> Ôhmicas Contactos <ol><li> Realizar fotolitografia e óxido de etch. <ol><li> Depositar uma camada-poucos-nm de espessura de promotor de adesão de hexametildissilazano (HMDS) na superfie da bolacha da seguinte forma: Pré-coze numa placa de aquecimento a 110 ° C durante 1 min, verter ~ 50 ml de HMDS em um copo de vidro, colocar o copo e a bolacha na câmara de vácuo, evacuar e esperar durante 2 min. </li><li> Girar uma camada de 2-4 mícrons de espessura de material fotosensitivo sobre ambos os lados da frente e traseira da pastilha (3.000-5.000 rpm, 25-40 seg dependendo da espessura desejada). </li><li> Expor à luz ultra-violeta em alinhador de máscara (10 mW / cm 2 para 4-10 sec acordo para resistir espessura). Pós-cozer numa placa de aquecimento a 110 ° C durante 1 min. </li><li> Desenvolver para 1-2 min, em seguida, enxágüe em água deionizada. </li&gt; <li> Execute O etch 2 plasma durante 20 minutos (pressão = 340 mTorr; potência incidente = 50 W; refletido energia &lt;1 W). </li><li> Óxido Etch em solução tamponada com ácido HF (15: 1, 4-5 min, taxa de etch ≈ 20 nm / min a 30 ° C). Lavar em água desionizada (5 min). Seque com N2. </li></ol></li><li> Remover fotorresistente por imersão em acetona. Enxágüe em isopropanol (IPA), em seguida, seque com N2. </li><li> Coloque bolacha no forno a 1000 ° C com a fonte de fósforo (fluxo de N2 durante 30-45 min, dependendo da densidade desejada dopagem). </li><li> Remover a camada de óxido contaminado com ácido HF diluído em água (10: 1, 3-4 min, taxa de corrosão ≈ 40 nm / min a 30 ° C), enxaguar em água desionizada (10 min). </li><li> Oxidar como em 1.1.2. </li></ol></li><li> Portão Oxide <ol><li> Repita os passos 1.2.1 e 1.2.2. </li><li> Coloque bolacha em forno a 800 ° dedicado C e oxidar em etapas como se segue: O seco 2 (10 min), dichloroethylene + O 2 (20 min), 2 O seco (10-30 min, dependendo da espessura desejada de óxido), N 2 (15 min). </li></ol></li><li> Ôhmicas Contatos Metalização <ol><li> Repita o passo 1.2.1. </li><li> Coloque wafer no evaporador por feixe de elétrons. Evaporar 100 nm de alumínio a 0,2-0,5 nm / seg e 5 x 10 -6 Torr. </li><li> Soak a bolacha em N-metil-2-pirrolidona (NMP) na placa de aquecimento a 80 ° C durante 1 hora para retirar o metal. Usar agitação ultra-sónica, se necessário. Enxágüe em IPA por 2 min. Seque com N2. </li><li> Hibridação em gás de formação a 400 ° C durante pelo menos 15 min. </li></ol></li></ol> 2. Nanofabricação <ol><li> Wafer corte em cubos <ol><li> Girar em qualquer resistir a bolacha para actuar como revestimento protector (tipo de parâmetros de fiação e de polímero são irrelevantes, nesta fase). </li><li> Use diamante ponta dicer para cortar o wafer em chips individuais de ~ 10 x 2 mm2. </li></ol></li><li>Limpeza <ol><li> Mergulhe em NMP durante 1 hora em placa a 80 ° C, e depois enxaguar em IPA por 2 min. Seque com N2. </li><li> Execute O etch 2 plasma por 5 min (potência incidente = 50 W; refletido poder &lt;1 W). </li><li> Gire limpo com acetona e IPA (7.500 rpm, 30 seg) </li></ol></li><li> Marcadores de alinhamento padronização <ol><li> Rotação polimetil metacrilato (PMMA 950k) A4 resistir (5,000-7,500 rpm, 30 segundos, dependendo da espessura desejada). Espessura de trabalho típico ≈ 150-200 nm. Cozer a resistir numa placa de aquecimento a 180 ° C durante 90 seg. </li><li> Realizar litografia por feixe de elétrons. Use as seguintes condições de gravação: energia do feixe = 30 keV, a corrente do feixe ≈ 30 Pa, a dose área ≈ 500-650 uC / cm 2, dependendo do tamanho marcadores e resistir espessura. </li><li> Desenvolver a resistir em uma solução de metil-isobutil-cetona e IPA (1: 3) para 40-60 segundos, depois enxaguar em IPA durante 20 seg. Seque com N 2 arma. </li><li> Lugaro chip no evaporador por feixe de elétrons. Evaporar 15 nm de Ti e 65 nm de Pt a 0,2-0,4 nm / seg e 5 x 10 -6 Torr. </li><li> Levante o metal como na etapa 1.4.3. </li><li> Limpe chip como nos passos 2.2.2-2.2.3. </li></ol></li><li> Portão padronização <ol><li> Spin resistir como em 2.3.1. </li><li> Realizar litografia por feixe de elétrons. Use as seguintes condições de gravação para recursos de alta resolução: energia do feixe = 30 keV, a corrente do feixe ≈ 30 Pa, a dose área ≈ 500-700 uC / cm 2. Escrever condições para características de baixa resolução: energia do feixe = 15 keV, a corrente do feixe ≈ 10 nA, a dose área ≈ 400-600 uC / cm 2. </li><li> Desenvolver a resistir como em 2.3.3. </li><li> Inserir o chip no evaporador térmico. Evaporar em Al 0,1-0,4 nm / seg e 1-9 x 10 -6 mbar. Alvo espessura varia de acordo com o número de camada, como mostrado na Figura 2B (25-35 nm para a camada 1, 45-65 nm para a camada 2, 75-90 nm para Layer 3). </li><li> Levante o metal como na etapa 1.4.3. </li><li> Realizar Al oxidação numa placa de aquecimento a 150 ° C durante 5-10 min. </li><li> Limpe chip como no passo 2.2.3. </li><li> Repetir passos 2.4.1-2.4.7 duas vezes para realizar a estrutura de porta 3-camada. </li></ol></li></ol> Embalagem 3. Dispositivo <ol><li> Chip de dados como no passo 2.1 </li><li> Lavar os chips menores resultantes em acetona e IPA por 2 min. </li><li> Cole uma peça individual de uma placa de circuito impresso (PCB), com PMMA A5. Espera 2 minutos para secar. Alternativamente, para aumentar a estabilização térmica, usar prata epóxi. </li><li> Carregue o PCB para um bonder cunha e prosseguir com a fiação. </li></ol> 4. testes integridade do dispositivo <ol><li> Monte o PCB que contém o dispositivo com fio para uma sonda de mergulho. </li><li> Conectar as linhas eléctricas do PCB às da sonda de mergulho. </li><li> Inserir a sonda em um recipiente contendo hélio líquido. Prossiga lentamente para evitar excesso de hélio bóleo-off. </li><li> Para cada porta do dispositivo, ligue o eléctrodo de temperatura ambiente correspondente da sonda a uma unidade de fonte medida, mantendo as outras portas aterrados. Ajuste a corrente de conformidade para alguns nA. Varrer a tensão de zero a 1,5 V em intervalos de 0,1 V, medir e registrar a corrente. </li><li> Conecte cada linha de porta a uma fonte de tensão CC variável alimentado por bateria, a linha de origem para o built-in fonte de tensão ac de um amplificador lock-in, ea linha de dreno para a porta de entrada do amplificador lock-in. </li><li> Medir a fonte para o dreno condutância de diferentes configurações de tensão da porta (ver Figura 4). <ol><li> Globalmente rampa até as voltagens aplicadas aos portões BL, BR, PL, SL e DL, mantendo C1 e C2 portões aterrada. Grave as características &quot;turn-on&quot; do dispositivo. </li><li> Individualmente cada rampa de tensão portão e gravar características dos portões &#39;pinch-off&#39;. </li><li> Ajuste as tensões de porta para definir electrostaticamente um qudot antum definindo as tensões sobre BL e BR (PL, SL e DL) menor (maior) do que o turn-on tensões. Grave as características do bloqueio de Coulomb. </li></ol></li></ol>

<ol><li>Sze, S. M. Physics of Semiconductor Devices. , Wiley. Interscience, NY. 505-566 (1969).</li>
<li>Moore, G. E. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Cramming+More+Components+onto+Integrated+Circuits%5BTitle%5D)+AND+%22Electronics%22%5BJournal%5D)">Cramming More Components onto Integrated Circuits.</a> Electronics. 38, 114-117 (1965).</li>
<li>Voisin, B., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Few-Electron+Edge-State+Quantum+Dots+in+a+Silicon+Nanowire+Field-Effect+Transistor%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Few-Electron Edge-State Quantum Dots in a Silicon Nanowire Field-Effect Transistor.</a> Nano Lett. 14 (4), 2094-2098 (2014).</li>
<li>Asenov, A., Brown, A. R., Davies, J. H., Savas, K., Slavcheva, G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Simulation+of+Instrinsic+Parameter+Fluctuations+in+Decananometer+and+Nanometer-Scale+MOSFETs%5BTitle%5D)+AND+%22IEEE+Trans+Electron+Devices%22%5BJournal%5D)">Simulation of Instrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs.</a> IEEE Trans Electron Devices. 50 (9), 1837-1852 (2003).</li>
<li>Zwanenburg, F. A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Silicon+Quantum+Electronics%5BTitle%5D)+AND+%22Rev.+Mod.+Phys%22%5BJournal%5D)">Silicon Quantum Electronics.</a> Rev. Mod. Phys. 85 (3), 961-1019 (2013).</li>
<li>Ladd, T. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Quantum+computers%5BTitle%5D)+AND+%22Nature%22%5BJournal%5D)">Quantum computers.</a> Nature. 464 (7285), 45-53 (2010).</li>
<li>Piquemal, F. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Genev%C3%A8s%2C+G.+for+a+direct+realization+of+the+quantum+metrological+triangle%5BTitle%5D)+AND+%22Metrologia%22%5BJournal%5D)">Genevès, G. for a direct realization of the quantum metrological triangle.</a> Metrologia. 37 (3), 207-211 (2000).</li>
<li>Angus, S. J., Ferguson, A. J., Dzurak, A. S., Clark, R. G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Gate-Defined+Quantum+Dots+in+Intrinsic+Silicon%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Gate-Defined Quantum Dots in Intrinsic Silicon.</a> Nano Lett. 7 (7), 2051-2055 (2007).</li>
<li>Gonzalez-Zalba, M. F., Heiss, D., Podd, G., Ferguson, A. J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Tunable+aluminium-gated+single+electron+transistor+on+a+doped+silicon-on-insulator+etched+nanowire%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Tunable aluminium-gated single electron transistor on a doped silicon-on-insulator etched nanowire.</a> Appl. Phys. Lett. 101 (10), 103504-103501 (2014).</li>
<li>Lim, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Observation+of+the+single-electron+regime+in+a+highly+tunable+silicon+quantum+dot%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Observation of the single-electron regime in a highly tunable silicon quantum dot.</a> Appl. Phys. Lett. 95 (24), 242102-242103 (2009).</li>
<li>Yang, C. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Spin-valley+lifetimes+in+silicon+quantum+dots+with+tunable+valley+splitting%5BTitle%5D)+AND+%22Nat.+Commun%22%5BJournal%5D)">Spin-valley lifetimes in silicon quantum dots with tunable valley splitting.</a> Nat. Commun. 4 (2069), (2013).</li>
<li>Chan, K. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Single-electron+shuttle+based+on+a+silicon+quantum+dot%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Single-electron shuttle based on a silicon quantum dot.</a> Appl. Phys. Lett. 98 (21), 212103-212101 (2011).</li>
<li>Rossi, A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((An+accurate+single-electron+pump+based+on+a+highly+tunable+silicon+quantum+dot%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">An accurate single-electron pump based on a highly tunable silicon quantum dot.</a> Nano Lett. 14 (6), 3405-3411 (2014).</li>
<li>Pekola, J. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Single-electron+current+sources%3A+Toward+a+refined+definition+of+the+ampere%5BTitle%5D)+AND+%22Rev.+Mod.+Phys%22%5BJournal%5D)">Single-electron current sources: Toward a refined definition of the ampere.</a> Rev. Mod. Phys. 85 (4), 1421-1472 (2013).</li>
<li>Giblin, S. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Towards+a+quantum+representation+of+the+ampere+using+single+electron+pumps%5BTitle%5D)+AND+%22Nat.+Commun%22%5BJournal%5D)">Towards a quantum representation of the ampere using single electron pumps.</a> Nat. Commun. 3, 930(2012).</li>
<li>Kouwenhoven, L. P., Austing, D. G., Tarucha, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Few-electron+quantum+dots%5BTitle%5D)+AND+%22Rep.+Prog.+Phys%22%5BJournal%5D)">Few-electron quantum dots.</a> Rep. Prog. Phys. 64 (6), 701-736 (2001).</li>
<li>Veldhorst, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((An+addressable+quantum+dot+qubit+with+fault-tolerant+control+fidelity%5BTitle%5D)+AND+%22Nat.+Nanotech%22%5BJournal%5D)">An addressable quantum dot qubit with fault-tolerant control fidelity.</a> Nat. Nanotech. 9 (12), 981-985 (2014).</li>
<li>Fujiwara, A., Nishiguchi, K., Ono, Y. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Nanoampere+charge+pump+by+single-electron+ratchet+using+silicon+nanowire+metal-oxide-semiconductor+field-effect+transistor%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Nanoampere charge pump by single-electron ratchet using silicon nanowire metal-oxide-semiconductor field-effect transistor.</a> Appl. Phys. Lett. 92 (4), 042102-1-042102-3 (2008).</li>
<li>Jehl, X., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Hybrid+Metal-Semiconductor+Electron+Pump+for+Quantum+Metrology%5BTitle%5D)+AND+%22Phys.+Rev.+X%22%5BJournal%5D)">Hybrid Metal-Semiconductor Electron Pump for Quantum Metrology.</a> Phys. Rev. X. 3 (2), 021012-1-021012-7 (2013).</li>
<li>Tettamanzi, G. C., Wacquez, R., Rogge, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Charge+pumping+through+a+single+donor+atom%5BTitle%5D)+AND+%22New+J.+Phys%22%5BJournal%5D)">Charge pumping through a single donor atom.</a> New J. Phys. 16 (6), 063036-1-063036-17 (2014).</li>
<li>Koppinen, P. J., Stewart, M. D., Zimmerman, N. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Fabrication+and+Electrical+Characterization+of+Fully+CMOS-Compatible+Si+Single-Electron+Devices%5BTitle%5D)+AND+%22IEEE+Trans+Electron+Devices%22%5BJournal%5D)">Fabrication and Electrical Characterization of Fully CMOS-Compatible Si Single-Electron Devices.</a> IEEE Trans Electron Devices. 60 (1), 78-83 (2013).</li>
<li>Fletcher, J. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Stabilization+of+single-electron+pumps+by+high+magnetic+fields%5BTitle%5D)+AND+%22Phys.+Rev.+B%22%5BJournal%5D)">Stabilization of single-electron pumps by high magnetic fields.</a> Phys. Rev. B. 86 (15), 155311-1-155311-6 (2012).</li>
<li>Kataoka, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Tunable+Nonadiabatic+Excitation+in+a+Single-Electron+Quantum+Dot%5BTitle%5D)+AND+%22Phys.+Rev.+Lett%22%5BJournal%5D)">Tunable Nonadiabatic Excitation in a Single-Electron Quantum Dot.</a> Phys. Rev. Lett. 106 (12), 126801-1-126801-4 (2011).</li>
</ol>

Os autores não têm nada a revelar.

O protocolo descrito neste artigo descreve as técnicas para fabricar silício MOS QDs, bem como os procedimentos experimentais para testar a sua integridade funcional e operá-los como bombas-elétron único. Notavelmente, adaptando a concepção portão, o mesmo processo de fabricação pode ser utilizado para produzir dispositivos adequados para a leitura de bit quântico e de controlo 17, assim como a taxa de bombagem 12,13. Fazemos notar que muitos dos parâmetros de processo referidas neste artigo podem variar dependendo das ferramentas de fabricação usados ​​(calibração, marca ou modelo), bem como com o tipo de substrato de silício (espessura e densidade fundo dopagem). As quantidades de dose, tais como a exposição ou tempo de desenvolvimento de litografia, gravura ou a duração da oxidação, têm de ser cuidadosamente calibrada e testados para assegurar um rendimento de confiança. Além disso, é essencial para evitar a contaminação cruzada resultantes da utilização das mesmas ferramentas de fabricação para os diferentes processos. Para este fim, um número de Critical etapas são realizadas com equipamento dedicado exclusivamente ao processamento de silício, como evaporadores de metal, fornos de oxigênio e banhos de HF. Mais geralmente, o silício é um desenho interesse crescente como o material de escolha para realizar bombas de carga 18-20. Isto é em parte devido à perspectiva atraente de implementação de um novo padrão de corrente elétrica à base de quantum usando um processo de silício compatível-indústria. Isso beneficiaria a partir de técnicas de integração bem estabelecidos e confiáveis ​​para escalabilidade, paralelização e sobrecarga de condução. Importante, uma tecnologia complementar completa MOS (CMOS), isento de metal tradicional como o material da porta, mostrou muito reduzidos fundo flutuações de carga em dispositivos de elétrons único 21. Tais flutuações podem ser prejudiciais em conseguir precisões metrológicos. O protocolo discutidos aqui se limita à realização de MOS nano-dispositivos com portas de metal. Portanto, a Achieve compatibilidade industrial total e reduzir as flutuações de débito, que seria necessário para modificar as técnicas de deposição de porta e utilizar silício policristalino altamente dopado como o material da porta. Em conclusão, as bombas MOS QD discutidos aqui recentemente combinado a vantagem tecnológica do silício com desempenho muito bom em termos de geração atual precisas 13. Isso decorre da alta flexibilidade do processo de projeto e fabricação que permitem empilhar várias camadas portão que dá para um sistema compacto e versátil. A capacidade de afinação fina resultante do confinamento electrostático do ponto juntamente com o potencial para reduzir o fundo flutuações de carga define o palco para ultrapassar os principais desafios observados noutros semicondutor bombas 22,23.

O silício é o material de escolha para a maioria da microeletrônica moderna. Suas propriedades, combinadas com técnicas litográficas avançadas, permitiram que a indústria de semicondutores alcançasse uma integração em larga escala e entregasse bilhões de transistores por chip. A tecnologia de semicondutores de óxido de metal (MOS)1 tem sido a chave desse progresso tecnológico implacável2. Em resumo, é baseado em um substrato de Si dopado seletivamente que é oxidado termicamente para cultivar um óxido de porta SiO2 de alta qualidade no qual um eletrodo de porta de metal é depositado. Recentemente, foi demonstrado que o uso de uma pilha de óxidos de porta pode ser benéfico3. Embora os padrões atuais da indústria tenham atingido tamanhos mínimos de recursos para comprimentos de porta abaixo de 20 nm, está se tornando cada vez mais evidente que, nesse nível de miniaturização, fenômenos mecânicos quânticos prejudiciais entram em jogo que podem complicar ainda mais a reduçãode escala 4.
Notavelmente, o silício também é um excelente material hospedeiro para explorar as propriedades quânticas da carga do elétron e do spin5. Isso ampliou sua gama de aplicabilidade a campos inteiramente novos, como computação quântica6 e metrologia elétrica quântica7. Entre outras abordagens5, o uso de uma tecnologia MOS multi-gate8,9 levou a pontos quânticos definidos eletrostaticamente (QD) cuja ocupação pode ser controlada até o nível de elétron único10. Ao contrário do processo MOS convencional, onde apenas uma porta por transistor é necessária1, esses QDs são definidos por meio de uma pilha de três camadas de portas Al / AlyOx que são usadas para acumular elétrons seletivamente na interface Si / SiO2, bem como fornecer confinamento lateral e vertical11.
Embora esses dispositivos tenham sido originalmente desenvolvidos para aplicações de computação quântica, eles também mostraram recentemente desempenhos promissores como ferramentas metrológicas12,13. No campo da metrologia elétrica quântica, um objetivo de longa data é a redefinição da unidade ampere em termos da carga elementar (e) 14. Em particular, a ênfase está na realização de bombas de carga em nanoescala para cronometrar a transferência de elétrons individuais em tempo hábil e com precisão. Esses dispositivos geram correntes elétricas quantizadas macroscópicas, I = nef, onde f é a frequência de um oscilador de acionamento externo e n é um número inteiro. Até o momento, o melhor desempenho foi alcançado com uma bomba baseada em GaAs, produzindo uma corrente superior a 150 pA com uma incerteza relativa de 1,2 partes por milhão15. Recentemente, os QDs MOS de silício também se destacaram pela implementação de bombas de elétron único de alta precisão, graças à capacidade de ajustar com precisão o confinamento de carga13.
Aqui, discutimos o protocolo usado para a fabricação de QDs MOS de silício. Além disso, a configuração criogênica usada para testar a integridade dos dispositivos após a fabricação e aquela para realizar experimentos de bombeamento de carga são descritas. Finalmente, medições representativas da corrente elétrica quantizada são relatadas.

<table><tbody><tr><td>Wafers de silício</td><td>TOPSIL</td><td></td><td>Máquina</td></tr><tr><td>de litografia de feixe de elétrons</td> de 4 polegadas <td>Raith gmbh</td><td></td><td>Raith 150two</td></tr><tr><td>E-beam resist&nbsp;</td><td>MicroChem gmbh</td><td></td><td>PMMA</td></tr><tr><td>Photoresist</td><td>MicroChem gmbh</td><td></td><td>nLOF2020</td></tr><tr><td>Alinhador de máscara</td><td>Quintel</td><td></td><td>Q6000</td></tr><tr><td>Photoresist desenvolvedor</td><td>MicroChem gmbh</td><td></td><td>AZ826MIF</td></tr></tbody></table>

silicon metal-Óxido-semiconductor quantum dots para bombear-elétron único

Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping

À medida que os transistores de silício produzidos em massa atingem a escala nanométrica, seu comportamento e desempenho são cada vez mais afetados, e muitas vezes deteriorados, por efeitos da mecânica quântica, como tunelamento através de dopantes únicos, espalhamento por meio de defeitos de interface e estados discretos de carga de armadilha. No entanto, o progresso na tecnologia de silício mostrou que esses fenômenos podem ser aproveitados e explorados para uma nova classe de eletrônicos baseados em quantum. Entre outras, a tecnologia de semicondutores de óxido metálico de silício (MOS) com gated multicamada pode ser usada para controlar carga única ou spin confinado em pontos quânticos definidos eletrostaticamente (QD). Esses dispositivos baseados em QD são uma excelente plataforma para aplicações de computação quântica e, recentemente, foi demonstrado que eles também podem ser usados como bombas de elétron único, que são fontes precisas de corrente quantizada para fins metrológicos. Aqui, discutimos em detalhes o protocolo de fabricação para QDs MOS de silício, que é relevante para aplicações de computação quântica e metrologia quântica. Além disso, descrevemos métodos de caracterização para testar a integridade dos dispositivos após a fabricação. Finalmente, damos uma breve descrição da configuração de medição usada para experimentos de bombeamento de carga e mostramos resultados representativos da quantização da corrente elétrica.

Fabricação de dispositivos O processo de microfabricação inicial (sub-secção 1 do Protocolo) é realizada em um comercial de 4 polegadas de alta pureza wafer de silício (n-tipo de concentração doping ≈ 10 12 cm -3; resistividade&gt; 10 kΩcm; espessura = 310-340 mm ). O objectivo é o de realizar o substrato sobre o qual os eléctrodos de porta irá ser depositado. Este substrato é feito de uma região intrínseca cobertas com óxido de campo (passo 1.1), um n + região nivelada com óxido de campo (passo 1.2), uma região intrínseca cobertas com óxido de porta de alta qualidade (passo 1.3), e um metalizado n + região para contactos óhmicos (passo 1.4). As Figuras 1A-D ilustram as principais etapas do processo de microfabricação. A Figura 1E mostra uma imagem microscópica de um campo substrato após microfabricação. O tamanho mínimo de característica para o litografia nesta fase é de aproximadamente 4 um. O SiO2 camada de óxido cultivadas no passo 1.1 tem uma espessura nominal de 100 nm e é utilizado como uma camada de passivação. As regiões do tipo n, que actuam como condutores óhmicos são obtidos através de difusão de fósforo. A densidade de doping alvo é de aproximadamente 19 outubro - 20 outubro cm -3. A alta qualidade de SiO 2, o qual é cultivado selectivamente para ser utilizado como porta dieléctrico tem uma espessura nominal de 5 nm. A densidade de defeitos de interface alvo é &lt;10 10 eV -1 cm -2 ao meio-gap. Um forno dedicado e propositadamente construído muro triplo é usado para este processo. Este sistema foi concebido para minimizar a contaminação de iões de metais pesados ​​e iões alcalinos móveis, assim como evitar que a humidade se difunda para a câmara de oxidação. De modo a formar os contactos eléctricos, almofadas de alumínio são depositados por meio de evaporação por feixe de electrões sobre uma parte das regiões do tipo n. O processo de nanofabricação (ver sub-secção 2) é realizada no chip substrates obtidos por cortar a bolacha processado no passo 1. O objectivo é o de realizar os eléctrodos de porta nano-escala usada para definir os electrostaticamente QDs MOS. Cada execução nanofabricação produz tipicamente 10-15 amostras de dispositivos completos. Micrografia de varrimento electrónico (SEM) de imagens de dispositivos de 1-2 por lote é normalmente realizada para confirmar que as fases de litografia EBL têm sido bem sucedidas. Desde SEM imagem pode injetar acusações no substrato ou nas portas metálicas e causar vazamentos, apenas um pequeno número de dispositivos é verificada, desta forma, enquanto o resto é eletricamente testado. Tamanho mínimo de recurso para a litografia, nesta fase, é de aproximadamente 35 nm. Para obter uma boa uniformidade dos filmes depositados Al, o metal é evaporado a taxas tão lenta quanto alguns angstroms / segundo, enquanto que o substrato é montado em uma fase de rotação. Esta é mantida à temperatura ambiente, e o tamanho de grão Al é estimada como sendo de cerca de 20 nm. A Figura 2A ilustra as principais etapas do nanofabricatioprocesso n. Figura 2B mostra uma imagem SEM com a qual a definição correta dos eletrodos de porta é verificada. Em geral, visa realizar esses portões que definem directamente o QD (BL, BR e PL), com o tamanho menor recurso possível. Em contraste, aqueles portões utilizados para definir os reservatórios de elétrons (DL e SL) pode ter dimensões maiores para evitar a discretização não intencional de níveis de energia nas ligações. Os nano-escala marcadores Ti / PT realizados no passo 2.3 são utilizados como referência para o alinhamento consistente das três camadas de portões. A platina é escolhido pela sua excelente contraste com respeito à superfície de SiO2 no feixe electrónico. O titânio é usado para aumentar a adesão. Em todas as fases do processo de fabrico, uma pinça de fibra de ponta de carbono são usadas para lidar com as aparas, de modo a reduzir o risco de uma descarga electrostática destrutiva (ESD). Finalmente, a fim de efectuar as medições eléctricas sobre individispositivos duplos, cada pastilha tem de ser clivada em pedaços mais pequenos de cerca de 2 x 2 mm2 (sub-secção 3). Cada peça é então colada a uma PCB feito por encomenda (Rogers R03010 de baixa perda dielétrica) cujos pinos são conectados aos eléctrodos do dispositivo por meio de fios de Al. Fio de ligação é levada a cabo com uma máquina Bonder cunha sem aquecer as batatas fritas. A escolha dos parâmetros adequados de ligação baseia-se em duas considerações. Por um lado, o vínculo fio precisa perfurar o Al y O x camada térmica e fazer um bom contato metal-metal com a almofada portão. Por outro lado, um estresse mecânico excessivo pode resultar num evento que prejudica o campo de óxido por debaixo da porta e causar fugas de substrato-soco da calha. Durante o processo de fiação, a utilização de uma pulseira antiestática é aconselhável evitar a ESD. Na Figura 3, um chip com dispositivos individuais 6 é colada sobre o PCB. Testes de integridade do dispositivo Before carregamento de um dispositivo em uma plataforma de medição de temperatura mK, como uma geladeira diluição, testes elétricos preliminares são realizadas a 4,2 K para verificar a integridade da amostra (ver sub-secção 4 do protocolo). Para este fim, o PCB é inserida num invólucro de cobre isento de oxigénio e está montado sobre uma sonda de imersão, o qual é, eventualmente, imerso no líquido Ele. O teste inicial é tipicamente um teste de vazamento que é realizada sequencialmente em cada portão. A unidade de fonte medida está conectado a um eletrodo de porta individuais, enquanto os outros são aterrados. A voltagem é aumentada para 1,5 V e a corrente é medida na fonte. Dentro desta gama de tensão, um portão funcionar correctamente não é suposto conduzir, porque a camada de SiO2 isola o metal a partir do substrato de silício e Al y O x isola portões que se sobrepõem. Tipicamente, o óxido de repartição é conhecido por ocorrer por tensões maiores que ~ 4 V, dependendo da geometria do dispositivo e de óxido thickness. Portanto, se a corrente for detectada no decurso do ensaio, é provável que pelo menos uma das camadas de óxido está danificado e o dispositivo tem de ser descartado. Usualmente, menos de 10% das portas mostram fugas. O rendimento é conhecida por ser afectada pela extensão planar dos eléctrodos de porta. Em particular, quanto maior for a sobreposição das portas com a região do óxido de porta o mais provável será ter porta-substrato fugas. De igual modo, quanto maior for a sobreposição entre as portas de diferentes camadas mais provável a ocorrência de porta-a-porta fugas será. O rendimento citado é relevante para portas que ocupam uma área de cerca de 50 mm 2 na fina de óxido e se sobrepõe com intercalar de aproximadamente 0,5 m 2. Uma vez que o dispositivo passou no teste de vazamento inicial, os contatos fonte e dreno são conectados a um amplificador lock-in e dos portões para um rack modular bateria controlável tensão. Nesta configuração, o dispositivo está ligado on por globalmente elevando todas as tensões de porta simultaneamente. Em seguida, cada tensão da porta é aumentada separadamente para baixo, mantendo os outros em altas voltagens para verificar a capacidade de portas individuais para beliscar fora a corrente. A Figura 4A mostra traços representativos dessas medições. A ausência de qualquer um via de condução fonte-dreno ou indivíduo portão pinch-off é muitas vezes uma indicação de algum tipo de dano, como explosão portão portão de metal ou descontinuidade. Finalmente, a corrente de fonte-dreno é medida como uma função da polarização fonte-dreno e tensão da porta êmbolo para observar a assinatura de Coulomb bloqueio 16 (ver Figura 4B). Medições Uma vez que um dispositivo adequado foi encontrado, que é removido do vaso Ele líquido, e seca-se com uma pistola de ar quente para evitar a formação de humidade que pode causar ESD. Finalmente, ele é transferido para um refrigerador de diluição. &lt;p class = &quot;jove_content&quot;&gt; Os experimentos são realizados em um refrigerador de diluição plástico self-made com uma temperatura base de cerca de 100 mK. O criostato é numa câmara de vácuo imerso num banho de 4,2 K hélio. As linhas eléctricas são termalizados no pote 1 K, que também é empregado para condensar o vapor 3He de entrada. Na câmara de mistura, a transferência de átomos de 3He endotérmico da fase 3He-rico em fase 3He-diluído permite que o sistema atinja uma temperatura de base de cerca de 100 mK. Como mostrado na Figura 5, o refrigerador está equipado com 20 linhas de corrente contínua e três linhas de RF utilizadas para ligar os componentes electrónicos sala de temperatura para o dispositivo a uma temperatura baixa. Cinco das linhas de corrente contínua são cabos Thermocoax e 15 são torcidos fios do tear par. Estas linhas ligam os eléctrodos de porta da amostra a fontes de tensão dc movidos a bateria. Divisores de tensão na RT são usados ​​para reduzir o ruído elétrico no portões individuais. As linhas de RF são cabos coaxiais, que são semi-rígidas<html> atenuada de 10 dB a 4 K para reduzir o ruído térmico e DC bloqueados à TA. Estas linhas são ligadas aos guias de ondas coplanares dos T de polarização no PCB. Um amplificador de transimpedância de baixo ruído e um multímetro digital são utilizados para medir a corrente gerada pela bomba. A electrónica está ligado ao dispositivo através Optoisolators alimentados por bateria para evitar a formação de circuitos de terra. Os sinais de accionamento de RF são produzidos por um gerador de forma de onda arbitrária, cuja ligação à terra é isolada a partir do uma do criostato através de um componente de bloqueio DC (ver Figura 5). O PCB contém 16 linhas de corrente contínua puros e 4 linhas diagonais t utilizados para combinar DC e AC tensões a baixa temperatura. Tal como mostrado na Figura 3B, RC componentes discretos são utilizadas para realizar a ligação em T (R = 100 kQ, C = 10 nF), e 50 Ω-matched guias de onda coplanares integrados são utilizados para a propagação de sinais de alta frequência. e_content &quot;&gt; Uma vez que o dispositivo é mK à temperatura, as tensões de porta estão ajustadas de modo que a ocupação de electrões único no QD é atingido. Em particular, barreiras de túnel são formados sob portas BL e BR, e uma camada de acumulação de electrões é induzida sob portões PL, SL e DL. Para o efeito, as tensões de porta barreira estão situados abaixo do seu turn-em valores, enquanto os portões de acumulação são polarizados a uma maior-que-turn-on tensão. Desta forma, um QD é formado sob portão PL e a sua extensão planar é controlada através de portões C1 e C2 cuja tensões são mantidas abaixo da sua tara valores para induzir o confinamento electrostático. Em seguida, os sinais de RF são ligado para modular periodicamente a transparência da barreira (s) do túnel, e a electroquimica potencial do ponto. bombeamento de electrões único é conseguido com uma ou duas tensões sinusoidais de condução. No caso de uma unidade de sinais, o sinal de accionamento é aplicado a porta BL para modular o potencial da barreira de túnel na mão esquerda -ladoa QD. No caso de a unidade de dois sinais, os ac excitações são aplicados às portas BL e PL para modular os potenciais de ambos a barreira à esquerda e o QD com a mesma frequência mas com fases diferentes e amplitudes. Estes graus de liberdade adicionais permitem controlar a direcção da transferência de electrões 13. Um processo iterativo é normalmente necessário para ajustar os principais parâmetros experimentais (ou seja, amplitudes de sinal unidade rf / fases e tensões dc Gate) e alcançar quantização atual ideal. Note-se que nenhum dos dois protocolos de bombeamento precisa de um viés de dreno-fonte para executar transferências de carga. Assim, os eléctrodos de fonte e de dreno está ligado à terra durante a operação da bomba. A Figura 6 mostra a característica corrente planaltos em múltiplos inteiros de EF obtidos através da aplicação de uma unidade de dois sinal sinusoidal com a barreira de entrada (BL) e o êmbolo (PL) portão. Estes dados são levados a uma frequência relativamente baixa de condução (10 MHz) para o qual o t<html> uning dos parâmetros pode ser realizado rapidamente. Na prática, é conveniente para operar a bomba em várias centenas de MHz, requerendo tipicamente um parâmetro de optimização 13 muito mais fina. <img alt="Figura 1" src="/files/ftp_upload/52852/52852fig1.jpg" /> Figura 1. Microfabrication. (A) Ilustração esquemática dos principais passos na microfabricação. Cartoons não estão em escala. (B) Realização de uma região dopada para contatos ôhmicas. (C) Realização de óxido de porta. (D) Metalização de contatos ôhmicas. (E) microscópica imagem de um campo individual num chip após o processo de microfabricação é concluída. Tamanho do campo é de 1,2 x 1,2 mm2. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig1large.jpg" target="_blank">Por favor clique aqui para ver uma versão maior desta figura.</a> tenda &quot;fo: manter-together.within-page =&quot; always &quot;&gt; <img alt="Figura 2" src="/files/ftp_upload/52852/52852fig2.jpg" /> Figura 2. Nanofabricação (A) processo de fabricação. Por camadas de porta individuais. Cartoons não estão em escala. (B) A nanoestrutura portão 3-camada utilizada para experiências de carga de bombagem. Esquerda: imagem SEM de um dispositivo semelhante ao utilizado para as medições. À direita:. Vistas em corte esquemático do dispositivo através de X e Y-cut-cut <a href="https://www.jove.com/files/ftp_upload/52852/52852fig2large.jpg" target="_blank">Clique aqui para ver uma versão maior desta figura.</a> <img alt="Figura 3" src="/files/ftp_upload/52852/52852fig3.jpg" /> Figura 3. As ligações elétricas da amostra. (A) Layout da placa de circuito impresso. (B) Ampliação de uma região do PCB com um viés-T (à esquerda) umad circuito equivalente (à direita). (C) Um chip com seis campos individuais colados no suporte do chip e fios de ligação para a ligação eléctrica com o PCB. (D) Imagem microscópica de um campo individual depois de nanofabricação. Imagem (E) SEM do layout portão no centro da região de óxido de porta. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig3large.jpg" target="_blank">Por favor clique aqui para ver uma versão maior desta figura.</a> <img alt="Figura 4" src="/files/ftp_upload/52852/52852fig4.jpg" /> Figura 4. Testes preliminares. (A) Corrente Fonte de dreno-ac (root mean square) em função de diferentes tensões de porta. Traços são medidos com um amplificador lock-in com 50 mV RMS excitação a 113,17 Hz. Para tensão da porta indivíduo traça as tensões de porta restantes são fixados em 2,0 V, com exceção de C1 = V &lt;em&gt; V C2 = 0,0 V. (B) Mapa de cor de atual fonte-dreno como uma função da tensão da porta êmbolo e fonte-dreno viés de tensão. V SL = 1,5 V, V DL = 1,15 V, V BL = 0,78 V, V BR = 0,85 V, V C1 = V C2 = 0,0 V. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig4large.jpg" target="_blank">Por favor clique aqui para ver uma versão maior desta figura.</a> <img alt="Figura 5" src="/files/ftp_upload/52852/52852fig5.jpg" /> Linhas Figura 5. Esquema da medição set-up. Vinte dc (verde) e três linhas coaxiais de RF (preto) conectar o sistema eletrônico RT para o PCB. A drenagem da bomba (roxo) está ligado a um amplificador de transimpedância e um multímetro digital através de uma optoisolador, enquanto a fonte de contacto (vermelho) está ligado à terra. Ligações à terra separadas (indicated com símbolos diferentes) são usados ​​para a instrumentação eletrônica e as linhas elétricas criostáticas. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig5large.jpg" target="_blank">Por favor clique aqui para ver uma versão maior desta figura.</a> <img alt="Figura 6" src="/files/ftp_upload/52852/52852fig6.jpg" /> Figura 6. quantização corrente. Pumped corrente em função de V PL para dois sinal de unidade senoidal em f = 10 MHz aplicado a portas BL e PL. Diferença de fase = 49 °, V = V PL RF RF BL = 0,31 V pp. A posição ideal do plateaux bombeamento em múltiplos inteiros de ef são mostradas como linhas horizontais vermelhas. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig6large.jpg" target="_blank">Por favor clique aqui para ver uma versão maior desta figura.</a>

O processo de fabricação e as técnicas de caracterização experimental relevantes para bombas de elétron único baseadas em pontos quânticos semicondutores de óxido metálico de silício são discutidos.

Silicon Metal-Óxido-semiconductor Quantum Dots para bombear-elétron único

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by ...

O objetivo geral do experimento a seguir é fabricar pontos quânticos de semicondutor de óxido metálico baseados em silício e operá-los como bombas de elétron único. Isso é alcançado pela fabricação de nanotransistores de silício com uma técnica de porta multicamada, que permite controlar eletrostaticamente elétrons individuais confinados dentro dos pontos quânticos e manipular sua taxa de transferência. Como segundo passo.Os dispositivos fabricados são testados à temperatura de hélio líquido para verificar sua integridade estrutural. A observação do bloqueio de Coulomb nas características corrente-tensão indica funcionalidades satisfatórias do dispositivo. Os resultados mostram que um ponto quântico pode ser operado como uma bomba de elétron único em uma plataforma de medida de Kelvin-Malik.Quando a transparência da barreira de entrada é acionada com um sinal CA. Isso é evidenciado pelo aparecimento de patamares característicos de corrente. A Nanoeletrônica de Silício está no centro da era da informação em que todos nós vivemos.Notavelmente, o silício também é um excelente material hospedeiro para aplicações baseadas em quântica, como computação quântica e metrologia elétrica quântica. Aqui na UNSW, desenvolvemos a tecnologia para transformar transistores convencionais em dispositivos quânticos. Podemos confinar elétrons em uma pequena região de silício com tamanho de apenas algumas dezenas de nanômetros.Isso é algo que as pessoas chamam de ponto quântico. Utilizamos esses pontos quânticos para capturar com precisão um elétron do terminal de origem e empurrá-lo para o terminal de drenagem, e a repetição desse processo de forma extremamente rápida será utilizada no futuro para gerar a corrente elétrica mais precisa do mundo. Um objetivo de longa data na metrologia elétrica é a redefinição da unidade de corrente elétrica DM pair ao vincular seu valor a uma constante verdadeira da natureza, como a carga do elétron.As técnicas apresentadas explicam como fabricar e operar dispositivos quânticos de silicone para implementar essa conexão. Os dispositivos em escala nanométrica utilizados neste trabalho são fabricados usando um protocolo amplamente compatível com os processos industriais de CMOs. No entanto, ao contrário dos dispositivos padrão de CMOs, adicionamos uma pilha metálica de porta, que permite confinar espacialmente elétrons individuais.Nosso protocolo demonstra como testar e operar uma bomba de elétron único baseada em pontos quânticos. O ingrediente fundamental para o seu sucesso é obter controle sobre o potencial eletrostático do ponto, bem como sobre a transparência das barreiras de tunelamento. Múltiplos sinais de RF são tipicamente utilizados para impulsionar a transferência de elétrons individuais para dentro e para fora do ponto quântico.A grande vantagem dos nossos dispositivos com múltiplas camadas e portas em relação a outras implementações, como dispositivos metálicos ou semicondutores III-V, é que conseguimos um controle excelente sobre o confinamento eletrostático do ponto quântico. Isso tem sido fundamental para suprimir erros no mecanismo de bombeamento. Para criar uma camada de óxido de campo em uma pastilha de silício, tenha um forno de oxidação preparado a 900 graus Celsius.Inicie com uma plaqueta de silício de duas polegadas devidamente limpa. Coloque a plaqueta no forno e inicie os passos de oxidação. Os passos de oxidação levam aproximadamente uma hora e um quarto.Quando terminar, prepare-se para depositar uma camada de HDMS sobre a pastilha para começar a criar os contatos ômicos. Para isso, coloque a pastilha sobre uma placa aquecida a 110 graus Celsius por um minuto. Além disso, despeje cerca de 50 mililitros de HDMS em um bico de vidro.Quando ambos estiverem prontos, coloque a pastilha e o béquer em uma câmara de vácuo para depositar uma camada de HDMS com espessura de alguns nanômetros sobre a pastilha. Após remover a pastilha da câmara de vácuo, transfira-a para um spin coater. Lá, aplique por centrifugação uma camada de dois a quatro micrômetros de fotoresina tanto na parte traseira quanto na frontal da pastilha.Continue movendo a pastilha do spin coater para um alinhador de máscara. Posicione a pastilha e configure a máscara para padronizar os contatos para este processo. Utilize luz ultravioleta para transferir esse padrão de contato ôhmico para a pastilha.Após a padronização, transfira a pastilha para uma placa aquecedora. Asse a pastilha a 110 graus Celsius por um minuto após a calcinação. Revele a pastilha por um a dois minutos e enxágue-a em água desionizada antes de levá-la a um gravador a plasma.Realize uma gravação a plasma de oxigênio por 20 minutos a 340 militorr com potência incidente de 50 watts e potência refletida inferior a um watt. Após a gravação a plasma, prepare uma solução de ácido fluorídrico tamponado na proporção de 15 para um a 30 graus Celsius.Ataque o óxido por quatro a cinco minutos, assumindo uma taxa de ataque de 20 nanômetros por minuto a 30 graus Celsius. Quando terminar, enxágue a pastilha em água desionizada por cinco minutos e seque-a com nitrogênio seco antes de prosseguir. Em seguida, prepare recipientes com acetona e isopropanol.Remova a fotoresistência mergulhando a pastilha em acetona por cinco minutos. Em seguida, enxágue-a em isopropanol por mais cinco minutos. Transfira a pastilha seca para um forno a 1000 graus Celsius equipado com uma fonte de fósforo.Coloque a pastilha no interior com fluxo de gás nitrogênio por 30 a 45 minutos, dependendo da densidade de dopagem desejada. Após recuperar a pastilha, prepare-se para remover a camada de óxido contaminada. Tenha prontos um recipiente com ácido fluorídrico diluído em água e um recipiente com água deionizada, cada um suficiente para imergir a pastilha.Mergulhe a pastilha no ácido por três a quatro minutos e, em seguida, enxágue-a em água por 10 minutos. Devolva a pastilha ao forno de oxidação mantido a 900 graus ali. Realize os passos de oxidação ao longo de aproximadamente uma hora e um quarto após a oxidação.O próximo passo é formar o depósito de óxido de gálio, uma camada de HDMS com espessura de alguns nanômetros sobre a pastilha. Em seguida, leve a pastilha ao spin coater para aplicar, por meio de spin coating, de dois a quatro micrômetros de fotoresina em ambos os lados da pastilha. Mais uma vez, leve a pastilha ao alinhador de máscara localizado ali.Exponha a pastilha à luz ultravioleta para transferir o padrão necessário. Após o desenvolvimento da pastilha, coloque-a em um ataque por plasma de oxigênio por 20 minutos a 340 militorr. Em seguida, realize a gravação em uma solução de ácido fluorídrico tamponado na proporção de 15 para 1 a 30 graus Celsius.Coloque a pastilha na solução por três a quatro minutos, depois enxágue a pastilha em água desionizada por cinco minutos. Após secar a pastilha, imerja-a em acetona por cinco minutos. Para remover a resina fotossensível, enxágue a pastilha em isopropanol por cinco minutos.Após secar a pastilha em gás nitrogênio, leve-a a um forno dedicado a 800 graus Celsius e coloque-a dentro dos passos de oxidação. Espere de uma hora a uma hora e 15 minutos, dependendo da espessura desejada do óxido. Antes da padronização do portão, a pastilha deve passar pela metalização dos contatos de fonte e dreno e ser cortada em pastilhas individuais.Esses chips de 10 milímetros por dois milímetros também foram padronizados com marcadores de alinhamento para litografia por feixe de elétrons; a padronização das portas de alumínio exige três etapas e começa com o revestimento por centrifugação. Para cada etapa, aplique por centrifugação o polimetilmetacrilato, um resist de quatro camadas, até uma espessura de 150 a 200 nanômetros. Após o revestimento, transfira o chip para uma placa aquecida a 180 graus Celsius.Asse o chip por 90 segundos antes de continuar. Agora, transfira o chip para uma litografia por feixe de elétrons. Durante a litografia, utilize parâmetros diferentes para alta e baixa resolução.Este é o padrão para o layout da marcha. Neste experimento, desenvolva a resistência com a solução de isobutil, cetona e isopropanol. Na proporção de um para três, imerja o chip na solução por 40 a 60 segundos.Lave o chip em isopropanol por 20 segundos e seque com nitrogênio. Em seguida, leve o chip a um evaporador térmico. Prepare-se para evaporar alumínio na primeira passagem.Evapore o alumínio a uma taxa de 0,1 a 0,4 nanômetros por segundo até uma espessura-alvo de 25 a 35 nanômetros. Após a evaporação, prossiga com a remoção do metal, tendo um recipiente com etil dois parone aquecido a 80 graus Celsius em uma placa aquecedora, e mergulhe o chip por uma hora. Em seguida, enxágue o chip em isopropanol por dois minutos.Realize a oxidação do alumínio em uma placa aquecedora a 150 graus Celsius. Coloque o chip seco sobre a placa aquecedora por cinco a dez minutos. Conclua o primeiro passo limpando o chip com limpeza por centrifugação, utilizando acetona e isopropanol a 7.500 RPM durante 30 segundos.Este esquema fornece uma visão geral do que foi feito na primeira etapa. Durante uma segunda etapa, evapore uma camada de alumínio de 45 a 65 nanômetros. Na terceira etapa, evapore uma camada de alumínio de 75 a 90 nanômetros para obter a pilha de três camadas do gate.Para realizar os testes de integridade, um chip deve ser corretamente montado em uma placa de circuito impresso, instalar um chip e estabelecer conexões elétricas entre ele e o circuito impresso. Em seguida, monte a placa de circuito impresso em uma sonda tipo dip. Conecte a sonda para permitir a conexão elétrica aos terminais do dispositivo.Quando a sonda estiver pronta, obtenha um recipiente contendo hélio líquido e imerja lentamente a sonda para evitar a ebulição excessiva do hélio. Este esquema ilustra as conexões para o teste de vazamento. Usando os eletrodos em temperatura ambiente, aterre todas as comportas, exceto uma conectada a uma unidade de medição de fonte.Varra a tensão da unidade de medição da fonte de zero a 1,5 volts em incrementos de 0,1 volts para medir e registrar a corrente. Se nenhuma corrente for detectada, o dispositivo passa no teste de vazamento. Para o próximo teste, conecte cada porta a uma fonte de tensão contínua variável.Conecte a linha de origem à porta de entrada de um amplificador com trava de fase. Conecte também a linha de drenagem à fonte de tensão CA embutida do amplificador com trava de fase. Meça as características de ativação aumentando simultaneamente as tensões de porta aplicadas a BL, br, pl, sl e DL, mantendo C um e C dois aterrados.Registre as características de ligação do dispositivo. Este é um traço de exemplo para esta medição. Em seguida, reduza individualmente cada tensão de porta para registrar suas características de bloqueio, onde a medição BL é reduzida.Aqui estão nossos resultados representativos para as características de ativação e corte no gráfico. A corrente alternada RMS de fonte-dreno é apresentada como uma função da tensão da porta. As portas são identificadas no esquema.Os contatos de fonte e dreno são conectados a um amplificador com bloqueio com excitação RMS de 50 microvolts a aproximadamente 113 hertz e as portas são conectadas a um sistema modular de baterias de tensão controlável. A porta C um e a C dois são mantidas em zero volts, enquanto as demais são mantidas em dois volts. Esta é uma medição representativa da corrente de fonte-dreno representada em um espectro de cores como uma função do viés de fonte-dreno e da tensão da porta de ajuste.Quando um quantum. é formado sob a porta de plunger, ele revela claramente a assinatura característica do bloqueio de ulam. A bombagem de um único elétron pode ser alcançada quando um dispositivo é operado em uma plataforma de medição de temperatura em milikelvins equipada com linhas elétricas de alta frequência.Neste experimento, o dispositivo é acionado com dois sinais senoidais de 10 megahertz aplicados na barreira de entrada e no gate de plunger. As platôs característicos da corrente em múltiplos inteiros da carga do elétron e a frequência são a assinatura das transferências de carga quantizadas. A maioria dos parâmetros do processo descritos neste protocolo pode variar dependendo das ferramentas de fabricação utilizadas, bem como do tipo de substrato de silício.Quantidades como dose de exposição da litografia, tempo de revelação, duração da gravação ou da oxidação precisam ser cuidadosamente calibradas e testadas para garantir um rendimento confiável. Durante o fluxo do processo de fabricação, é crucial evitar a contaminação cruzada entre equipamentos de fabricação usados em diferentes processos. Para evitar isso, dispomos de várias ferramentas exclusivamente dedicadas ao processamento de silício, como evaporadores metálicos, fornos de oxidação e banhos de HF.Os resultados apresentados para a quantização atual foram obtidos em uma frequência de acionamento relativamente longa de 10 megahertz, para a qual o ajuste dos parâmetros experimentais pode ser realizado rapidamente. Na prática, é desejável operar a bomba em algumas centenas de megahertz. É importante mencionar que isso geralmente exige uma otimização de parâmetros muito mais fina e demorada.Após o processo de fabricação e as técnicas de medição discutidas neste vídeo, conseguimos gerar uma corrente elétrica microscópica com níveis de precisão recordes entre os sistemas baseados em silício. Isso traz grandes promessas para a futura redefinição da unidade de corrente, baseada exclusivamente em princípios da mecânica quântica. Pulso. Atualmente, estamos investigando a substituição das portas metálicas convencionais em nossos dispositivos por silício policristalino.Isso provavelmente suprime o ruído de carga de fundo que atualmente observamos. Nosso objetivo é obter a estabilidade e precisão aprimoradas da bomba de elétrons. Em seguida, atenderemos aos requisitos metrológicos extremos de um novo padrão mundial de corrente.As técnicas que apresentamos neste vídeo mostram o grande potencial da nanotecnologia baseada em silício para dispositivos quânticos. O silício está despertando cada vez mais interesse como material de escolha para bombeamento de carga, devido à atratividade de implementar um novo padrão de corrente utilizando processos de silício compatíveis com a indústria, o que se beneficiaria das técnicas de integração muito bem estabelecidas e prontamente disponíveis para escalabilidade do sistema.

silicon-metal-oxide-semiconductor-quantum-dots-for-single-electron

Research

JoVE Journal

Engineering

Engenharia

Descreve-se a preparação de pontos quânticos coloidais com minimizada tamanho hidrodinâmico para uma única molécula de imagens de fluorescência. Em comparação com os pontos convencionais quântica, estas nanopartículas são semelhantes em tamanho às proteínas globulares e são optimizadas para uma única molécula de brilho, estabilidade contra a fotodegradação, e resistência a ligação não específica a proteínas e células.

Compactas pontos quânticos para uma única molécula de imagem

Este trabalho apresenta um protocolo detalhado para fabricação de porta-definidos pontos quânticos semicondutores laterais em heteroestruturas arseneto de gálio. Estes dispositivos em nanoescala são usadas para prender alguns elétrons para uso como bits quânticos em processamento de informação quântica ou para outros experimentos mesoscópicas como medições de condutância coerentes.

Nanofabricação de GaAs / AlGaAs Quantum Dots laterais de porta definidos

Excitação ressonante de um ponto único Self montado quântica pode ser conseguida usando um modo de excitação ortogonal para o modo de coleta de fluorescência. Vamos demonstrar um método usando o waveguide e modos de Fabry-Perot de uma microcavidade planar em torno de pontos quânticos. O método permite total liberdade na polarização da deteção.

Fluorescência de ressonância de um ponto de InGaAs quântica em uma cavidade Planar usando deteção e excitação ortogonal

Vamos demonstrar um método todo-eletrônico para observar a dinâmica de carga nanossegundo-resolvido de átomos do dopant em silicone com um microscópio de tunelamento.

Todo-eletrônico nanossegundo-resolvido encapsulamento microscopia: Facilitar a investigação do Dopant única carga dinâmica

Aqui, apresentamos um protocolo para controlar o número de porta-aviões em sólidos usando o eletrólito.

Campo elétrico controle de Estados eletrônicos em WS2 nanodispositivos por retenção de eletrólitos

Um protocolo é apresentado para a fabricação de alto desempenho, puros azul ZnCdS/ZnS-baseado quântica pontos diodos emissores de luz empregando um cátodo de alumínio autoxidized.

Injeção eletrônica avançada e confinamento Exciton para ponto quântico puro azul diodos emissores de luz introduzindo parcialmente oxidado alumínio cátodo

Os circuitos integrados do Quantum (QICs) que consistem na disposição de junções planar e balísticos de Josephson (JJs) baseados sobre em0,75GA0,25como o gás bidimensional do elétron (2deg) são demonstrados. Dois métodos diferentes para a fabricação dos JJs e dos QICs bidimensionais (2D) são discutidos seguidos pela demonstração de medidas do transporte quântico em temperaturas de sub-Kelvin.

Circuitos integrados Quantum escalonáveis na plataforma bidimensional de gás elétron supercondutor

A memória eco gradiente é um protocolo para armazenar estados quânticos ópticas de luz em ensembles atômicos. Memória quântica é um elemento-chave de um repetidor quântico, o que pode ampliar o leque de distribuição quântica de chaves. Nós delinear o funcionamento do esquema quando implementado em um conjunto atômico de 3 níveis.

Gradiente eco Quantum Memória em Warm Atomic Vapor

Espectroscopia de capacitância de um único elétron-sonda de digitalização facilita o estudo do movimento de um único elétron em regiões subterrâneas localizadas. Um circuito de detecção de carga sensível é incorporado numa sonda de digitalização criogénico microscópio para investigar pequenos sistemas de átomos dopantes sob a superfície das amostras de semicondutores.

-Sonda de varredura único elétron Espectroscopia de capacitância

A técnica foi desenvolvida, que remove Ni / Au filmes contato de metal do seu substrato para permitir a análise e caracterização do contato / substrato e interfaces de contato / NW de dispositivos de GaN nanofios individuais.

Análise de Contato Interfaces para únicos dispositivos de nanofios de GaN

Aprenda a fabricar pontos quânticos de silício metal-óxido-semicondutor para bombear elétrons únicos usando técnica de porta multicamada. Este método permite controlar eletrostaticamente elétrons individuais em dispositivos compatíveis com processos CMOS industriais.

Silicon Metal-Óxido-semiconductor Quantum Dots para bombear-elétron único

Explorar mais vídeos