Name: Herstellung von Niedertemperatur-Carbon Nanotube Vertikale Verbindungen Kompatibel mit Halbleitertechnik (Video) | JoVE Journal
Uploaded: 2015-12-07T13:00:00.000+00:00
Duration: 9 min 20 s
Description: Erfahren Sie die Herstellung vertikal ausgerichteter Kohlenstoffnanoröhren bei niedrigen Temperaturen für Halbleiteranwendungen. Diese Methode ermöglicht die Integration in integrierte Schaltkreise.

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

Ein Teil der Arbeit wurde im Rahmen des Projekts JEMSiP_3D durchgeführt, das von den Behörden in Frankreich, Deutschland, Ungarn, den Niederlanden, Norwegen und Schweden sowie vom Gemeinsamen Unternehmen ENIAC finanziert wird. Die Autoren danken den Mitarbeitern des Dimes Technology Centre für die Unterstützung bei der Bearbeitung.

Achtung: Bitte beachten Sie alle relevanten Sicherheitsdatenblätter (MSDS) vor dem Gebrauch. Einige der Chemikalien in diesem Herstellungsprozess verwendet werden, sind akut giftig und krebserregend. Nanomaterialien können zusätzliche Gefahren im Vergleich zu ihren Großgegenstück haben. Bitte verwenden Sie alle geeigneten Sicherheitspraktiken bei der Arbeit mit Geräten, Chemikalien oder Nanomaterialien, einschließlich der Verwendung von technischen Massnahmen verwendet (Abzug) und persönliche Schutzausrüstung (Schutzbrille, Handschuhe, Reinraumkleidung). 1. Alignment Marker Definition zu Lithos <ol><li> Beginnen Sie mit einseitig polierten industrieller Qualität Si (100) Wafer mit entweder n oder p-Dotierung. </li><li> Mantel der Wafer mit 1,4 um von positiven Photoresist. Durchführen einer 90 sec Hexamethyldisilazan (HMDS) bei 130 ° C, um die Haftung des Photoresists, gefolgt von einem Abkühlen des Wafers auf eine kalte Platte, Spin-Beschichtung bei der entsprechenden Geschwindigkeit (3500 rpm) zu fördern, und eine 90 sec Softbake at 95 ° C. </li><li> Unter Verwendung einer Photolithographiemaske und Belichtungswerkzeug setzen die Ausrichtungsmarkierungen, Belichtungsdosis 120 mJ / cm 2. </li><li> Führen Sie eine einzelne Pfütze Entwicklungsprozess. Führen Sie eine 90 Sekunden 115 ° C Post-Exposure Bake, gefolgt von 60 Sekunden Entwicklung mit Entwickler und 90 sec Fest backen bei 100 ° C zum Aushärten des Resists. </li><li> Verwenden Sie ein Mikroskop zu untersuchen, wenn die Öffnungen in der Resist sind die richtigen Abmessungen. </li><li> Etch 120 nm von Si unter Verwendung von Chlor Plasmaätzen. Diese Dicke ergibt einen guten Kontrast für die automatische Ausrichtungssysteme der Belichtungswerkzeug in dieser Arbeit verwendet. Beispielsweise unter Verwendung eines induktiv gekoppelten Plasma (ICP): 20/40 sccm O 2 / CF 4, 5 mTorr, 60/500 W Platte / ICP HF-Leistung, 10 Sek Oxid Durchbruch Ätzen, gefolgt von 80/40 sccm Cl 2 / HBr , 60 mTorr, 20/500 W Platte / ICP HF-Leistung, 35 sec Si zu ätzen. </li><li> Verwenden Sie ein Sauerstoffplasma Stripper um den Photoresist (1 kW, 400 sccm O 2 mit endpo entfernenint Erkennung und 2 min Überätzen). Als der Photoresist durch das Plasma normaler Lösungsmittel wie Aceton gehärtet werden können, nicht verwendet werden. </li><li> Reinigen Sie die Scheiben. Legte sie zuerst für 10 min in 99% HNO 3, gefolgt von Spülen in DI-Wasser, bis der spezifische Widerstand des Wassers 5 MOhm (organisch sauber). Nach diesem Reinigen der Wafer 10 min lang in 65% HNO 3 bei 110 ° C durch Spülen mit entionisiertem Wasser und danach, bis der spezifische Widerstand des Wassers 5 MOhm (Metall sauber). Verwenden Sie einen Rinser Dryer, um die Wafer zu trocknen. </li></ol> 2. Bottom Metall- und dielektrischen Zwischenschichtabscheidung <ol><li> Verwenden Magnetronsputtern, um die untere Metallschicht des Tests via abzuscheiden. Ein Stapel von drei Metallschichten muss aufgebracht werden: 500 nm Ti, 50 nm TiN und 100 nm Ti. Die erste Ti-Schicht ist, um den Widerstand des Stapels zu verringern, ist die TiN die eigentliche Trägerschicht für CNT Wachstum und die obere Ti ist, die TiN gegen Plasmabeschädigung zu schützen, wenn das Ätzen der SiO 2 -Schicht 12 </sup&gt;. Zuführen Ti Sputtern unter Verwendung eines reinen Ti-Targets mit Ar-Plasma bei einer Substrattemperatur von 350 ° C. TiN reaktives Sputtern verwenden eine Kombination von Ar und N 2, erneut bei 350 ° C Substrattemperatur. </li><li> Unter Verwendung von Plasma-unterstützter chemischer Gasphasenabscheidung (PECVD), hinterlegt eine 1 um dicke Schicht aus SiO 2. Hier Tetraethylorthosilikat (TEOS) als Vorläufer bei einer Plattentemperatur von 350 ° C verwendet. <ol><li> Überprüfen Sie die Dicke der SiO 2 -Schicht mit einem geeigneten Werkzeug, beispielsweise einem Reflektometer oder Ellipsometer. </li></ol></li><li> Beschichten des Wafers mit 1,4 um aus positivem Photoresist, beginnend mit einem 90 sec HMDS-Behandlung bei 130 ° C, gefolgt von einem Abkühlen des Wafers auf eine kalte Platte, Spin-Beschichtung bei der entsprechenden Geschwindigkeit (3500 rpm) und einer 90 s Weich backen bei 95 ° C. </li><li> Unter Verwendung einer Photolithographiemaske und Belichtungswerkzeug, setzen Sie das gewünschte Muster von Öffnungen, die später in die SiO 2 t geätzt werdeno die Durchkontaktierungen zu den Ausrichtungsmarkierungen ausgerichtet sind, Belichtungsdosis 140 mJ / cm 2. </li><li> Führen Sie eine einzelne Pfütze Entwicklungsprozess, beginnend mit einem 90 s 115 ° C Post-Exposure Bake, gefolgt von 60 Sekunden Entwicklung mit Entwickler und 90 sec Fest backen bei 100 ° C. </li><li> Verwenden Sie ein Mikroskop zu untersuchen, wenn die Öffnungen in der Resist sind die richtigen Maße und, wenn die Überlagerung auf die Ausrichtungsmarkierungen korrekt ist. </li><li> Plasmaätzen der Kontaktöffnungen in der SiO 2. Verwenden Sie beispielsweise eine Triode Plasmaätzer mit C 2 F 6 / CHF 3 36/144 sccm bei 180 mTorr und 300 W HF-Leistung. Bei Bedarf nehmen Sie Ätzrate Tests auf einem Testwafer, um mehr zu minimieren Ätzen, um 5% -10% in der Zeit. Anmerkung: Obwohl das Ti ist beständig gegen reaktives Ätzen in dieser Fluorchemie, werden längere Exposition an das Plasma in der physikalischen Ätzung der Ti-Schicht führen. Wenn die TiN-Schicht dem Plasma ausgesetzt ist diese negativ influen habenCE mit dem Wachstum der CNT 12. Verwenden Sie keine Nassätzen, da dies zu viel Aufweitung der Öffnungen führen, so dass die obere Metallisierung teil 4 problematisch. </li><li> Entfernen Sie die Opfer Ti-Schicht durch Nassätzen in 0,55% HF für 60 Sekunden. Nach dem Ätzen der Wafer gründlich mit DI-Wasser, bis der Wasserwiderstand 5 M &amp; Omega; und mit einem Rinser Dryer, um die Wafer zu trocknen. Hinweis: Die Verwendung eines Mikroskops überprüft werden kann, wenn der Ti-Schicht geätzt werden kann, wird die TiN-Schicht eine goldbraune Farbe haben, während der Ti ist grau metallic. </li></ol> 3. Katalysator Deposition und CNT Wachstum <ol><li> Verdampfen 5 nm Co unter Verwendung einer Elektronenstrahlverdampfer. Abpumpen bis mindestens 2x10 -6 Torr und heizen die Wafer bis 60 ° C unter Verwendung von Lampen unter Vakuum vor der Abscheidung, jede Wasserfilm zu entfernen. Der Photoresist verwendet, um die Kontaktöffnungen zu definieren auf den Wafer gehalten wird, um eine Selbstausrichtung des Katalysators, der Kontaktöffnungen in der SiO 2 bereitzustellen. </li><li> Entfernendie Co außerhalb der Kontaktöffnungen durch Abheben. Für Co wurde gefunden, daß Tetrahydrofuran (THF) ergibt die besten Ergebnisse Abheben und Wachstum bei niedrigen Temperaturen. N-Methyl-2-pyrrolidon (NMP), das zuvor für Abheben nach Verdampfen Fe verwendet wurde, um eine Beschädigung festgestellt das Co auch in einem solchen Ausmaß, jede ausgerichtet CNT Wachstum zu verhindern. Gesetzt den Wafer für 15 min im Ultraschallbad mit THF bei 35 ° C. Spülen mit DI-Wasser für 5 Minuten und trocknen unter Verwendung einer Schleuder oder Stickstoff Pistole. </li><li> Untersuchen Sie den Wafer unter dem Mikroskop und überprüfen Lackreste. Wenn Rückstände bleiben führen eine längere Ultraschallbehandlung in THF und gegebenenfalls mit einem speziellen weichen Wattestäbchen für Lift-off-Zwecken manuell abzuwischen Rückstände. </li><li> Zuführen CNT Wuchses mit Niederdruck-Gasphasenabscheidung (LPCVD). Verwenden des folgenden Rezepts: 8 min vorgeGlühen bei 350 ° C mit 700 sccm H 2 bei 80 mbar, gefolgt von CNT Wachstum durch Zugabe von 50 sccm C 2 H 2. Bei 350 ° C, 60min des Wachstums gibt etwa 1 &amp; mgr; m von CNT. Falls erforderlich einen Test Wachstum zu stimmen die Höhe, die die gleiche Dicke wie der SiO 2 -Schicht sein sollte. Cool down des Reaktors und Spülen mit N 2. </li><li> Verwenden Sie ein Rasterelektronenmikroskop, um die Höhe der CNT innerhalb der Öffnungen unter 45 ° Neigung, oder durch Herstellung eines Querschnitts zu überprüfen. </li><li> Prüfen die Proben unter Verwendung von Raman-Spektroskopie, um die Kristallinität der CNT 18 bestimmen. </li></ol> 4. Topside Metallisierung <ol><li> Verwenden Magnetron-Sputtern, um die obere Metall abzuscheiden. Ti ist ein guter Metall zur Kontaktierung CNT 19 erster 100 nm Ti, gefolgt von 2 &amp; mgr; m Al (1% Si) zu sputtern, ohne das Vakuum zu brechen. </li><li> Beschichten des Wafers mit 3,1 um aus positivem Photoresist mit höherer Viskosität, beginnend mit einem 90 sec HMDS-Behandlung bei 130 ° C, gefolgt von einem Abkühlen des Wafers auf eine kalte Platte, Schleuderbeschichtung bei 3000 Upm und 90 s Weichbacken an 95° C. </li><li> Unter Verwendung einer Photolithographiemaske und Belichtungswerkzeug setzen den oberen Metallmuster auf die Ausrichtungsmarkierungen ausgerichtet ist, Belichtungsdosis 420 mJ / cm 2, Fokus -1. </li><li> Führen Sie eine einzelne Pfütze Entwicklungsprozess. Dies beginnt mit einer 90 Sek 115ºC post-exposure bake, gefolgt von 60 Sekunden Entwicklung mit Entwickler und 90 sec Fest backen bei 100 ° C. </li><li> Verwenden Sie ein Mikroskop zu untersuchen, ob die Zeilen in der zu widerstehen der korrekten Abmessungen und wenn die Überlagerung auf die Markierungen korrekt ist. </li><li> Ätzen der Ti / Al-Stack unter Verwendung von Chlor Plasmaätzen. Beispielsweise unter Verwendung eines induktiv gekoppelten Plasmas: 30/40 sccm Cl 2 / HBr, 5 mTorr, 40/500 W Platen / ICP HF-Leistung mit Endpunkterfassung und 80% Überätzen unter Verwendung von 15/30 sccm Cl 2 / HBr. </li><li> Verwenden Sie ein Sauerstoffplasma Stripper um den Photoresist (1 kW, 400 sccm O 2 mit Endpunktdetektion und 2 min Überätzen) zu entfernen. Wenn die Metallabdeckung nicht vollständig ist (das heißt, es gibt kleine Löcher in der Nähe desCNT) verwenden ein organisches Lösungsmittel (zB NMP), um den Photoresist, um Plasma-Schäden an der CNT zu verhindern, entfernen. </li><li> Reinigen Sie die Scheiben. Setzte sie 10 Minuten lang in 99% HNO 3, gefolgt von Spülen mit entionisiertem Wasser, bis der spezifische Widerstand des Wassers 5 MOhm (organische sauber). Verwenden Sie einen Rinser Dryer, um die Wafer zu trocknen. </li></ol> 5. Messungen <ol><li> Verwenden eines Rasterelektronenmikroskops gemß den Anweisungen des Herstellers, um die obere Metallisierung der Wafer zu überprüfen. . Hinweis: Bei Bedarf kann der Wafer mechanisch, um die komplette CNT über Verwendung einer Probe Neigung von 90 °, was zu Bildern überprüfen gespalten, wie in Abbildung 3 dargestellt werden, wie die Proben sind elektrisch leitfähig keine zusätzlichen Behandlungsschritte verwendet werden müssen und Die Proben können direkt in die SEM montiert werden. Im Allgemeinen können hohe Beschleunigungsspannungen von 15 bis 20 kV verwendet werden, aber wenn der SiO 2 -Schicht wird aufgeladen zu viel kann reduziert werden to 5 kV. </li><li> Zuführen 4-Punkt-Sonde IV-Messungen unter Verwendung eines Probe-Station in Kombination mit einem Halbleiter Parameteranalyser wie in Figur 1 und in Vollebregt et al. 16 beschrieben. Hinweis: Normalerweise ist ein Spannungsdurchlauf von -0,5 bis 0,5 V ausreichend, da der Spannungsabfall über einen Verbindungsidealerweise klein ist. Durch die Verwendung einer 4-Punkt-Sonde Setup der Kontaktwiderstand der Sondennadeln und den Drahtwiderstände des Setup werden weggelassen. </li></ol>

<ol><li>International Technology Roadmap for Semiconductors. , Available from:
 <a target="_blank" href="http://public.itrs.net">http://public.itrs.net</a> (2013).</li>
<li>Sun, S. C. Process technologies for advanced metallization and interconnect systems. Technical digest of the IEEE International Electron Devices Meeting. , 765-768 (1997).</li>
<li>Robertson, J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Growth+of+nanotubes+for+electronics%5BTitle%5D)+AND+%22Mater.+Today%22%5BJournal%5D)">Growth of nanotubes for electronics.</a> Mater. Today. 10 (1-2), 36-43 (2007).</li>
<li>Wei, B. Q., Vajtai, R., Ajayan, P. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Reliability+and+current+carrying+capacity+of+carbon+nanotubes%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Reliability and current carrying capacity of carbon nanotubes.</a> Appl. Phys. Lett. 79 (8), 1172-1174 (2001).</li>
<li>Rossnagel, S. M., Wisnieff, R., Edelstein, D., Kuan, T. S. Interconnect issues post 45nm. Technical digest of the IEEE International Electron Devices Meeting. , 89-91 (2005).</li>
<li>Pop, E., Mann, D., Wang, Q., Goodson, K., Dai, H. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Thermal+Conductance+of+an+Individual+Single-Wall+Carbon+Nanotube+above+Room+Temperature%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Thermal Conductance of an Individual Single-Wall Carbon Nanotube above Room Temperature.</a> Nano Lett. 6 (1), 96-100 (2006).</li>
<li>Chiodarelli, N., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Measuring+the+electrical+resistivity+and+contact+resistance+of+vertical+carbon+nanotube+bundles+for+application+as+interconnects%5BTitle%5D)+AND+%22Nanotechnology%22%5BJournal%5D)">Measuring the electrical resistivity and contact resistance of vertical carbon nanotube bundles for application as interconnects.</a> Nanotechnology. 22 (8), 085302(2011).</li>
<li>Choi, Y. -M., et al. Integration and Electrical Properties of Carbon Nanotube Array for Interconnect Applications. Proceedings of the Sixth IEEE Conference on Nanotechnology. , 262-265 (2006).</li>
<li>Dijon, J., et al. Ultra-high density Carbon Nanotubes on Al-Cu for advanced Vias. Technical digest of the IEEE International Electron Devices Meeting. , 33-34 (2010).</li>
<li>Kreupl, F., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Carbon+nanotubes+in+interconnect+applications%5BTitle%5D)+AND+%22Microelectron.+Eng%22%5BJournal%5D)">Carbon nanotubes in interconnect applications.</a> Microelectron. Eng. 64 (1-4), 399-408 (2002).</li>
<li>Vereecke, B., et al. Characterization of carbon nanotube based vertical interconnects. Extended Abstracts of the 2012 International Conference on Solid State Devices and Materials. , 648-649 (2012).</li>
<li>Vollebregt, S., Ishihara, R., Derakhshandeh, J., vander Cingel, J., Schellevis, H., Beenakker, C. I. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Integrating+low+temperature+aligned+carbon+nanotubes+as+vertical+interconnects+in+Si+technology%5BTitle%5D)+AND+%22Proceedings+of+the+11th+IEEE+Conference+on+Nanotechnology%22%5BJournal%5D)">Integrating low temperature aligned carbon nanotubes as vertical interconnects in Si technology.</a> Proceedings of the 11th IEEE Conference on Nanotechnology. , 985-990 (2011).</li>
<li>Yokoyama, D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Electrical+Properties+of+Carbon+Nanotubes+Grown+at+a+Low+Temperature+for+Use+as+Interconnects%5BTitle%5D)+AND+%22Jpn+J.+App.+Phys%22%5BJournal%5D)">Electrical Properties of Carbon Nanotubes Grown at a Low Temperature for Use as Interconnects.</a> Jpn J. App. Phys. 47 (4), 1985-1990 (2008).</li>
<li>Van der Veen, M. H., et al. Electrical Improvement of CNT Contacts with Cu Damascene Top Metallization. Proceedings of the IEEE International Interconnect Technology Conference. , 193-195 (2013).</li>
<li>Istratov, A. A., Hieslmair, H., Weber, E. R. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Iron+contamination+in+silicon+technology%5BTitle%5D)+AND+%22Appl.+Phys.+A%22%5BJournal%5D)">Iron contamination in silicon technology.</a> Appl. Phys. A. 70, 489-534 (2000).</li>
<li>Vollebregt, S., Tichelaar, F. D., Schellevis, H., Beenakker, C. I. M., Ishihara, R. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Carbon+nanotube+vertical+interconnects+fabricated+at+temperatures+as+low+as+350+%C2%B0C%5BTitle%5D)+AND+%22%22%5BJournal%5D)">Carbon nanotube vertical interconnects fabricated at temperatures as low as 350 °C.</a> 71, 249-256 (2014).</li>
<li>Kikkawa, T., Inoue, K., Imai, K. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Cobalt+silicide+technology%5BTitle%5D)+AND+%22Silicide+Technology+for+Integrated+Circuits%22%5BJournal%5D)">Cobalt silicide technology.</a> Silicide Technology for Integrated Circuits. , The Institution of Engineering and Technology. 77-94 (2004).</li>
<li>Vollebregt, S., Ishihara, R., Tichelaar, F. D., Hou, Y., Beenakker, C. I. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Influence+of+the+growth+temperature+on+the+first+and+second-order+Raman+band+ratios+and+widths+of+carbon+nanotubes+and+fibers%5BTitle%5D)+AND+%22Carbon%22%5BJournal%5D)">Influence of the growth temperature on the first and second-order Raman band ratios and widths of carbon nanotubes and fibers.</a> Carbon. 50 (10), 3542-3554 (2012).</li>
<li>Lim, S. C., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Contact+resistance+between+metal+and+carbon+nanotube+interconnects%3A+Effect+of+work+function+and+wettability%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Contact resistance between metal and carbon nanotube interconnects: Effect of work function and wettability.</a> Appl. Phys. Lett. 95 (26), 264103(2009).</li>
<li>Ferrari, A. C., Robertson, J. Interpretation of Raman spectra of disordered and amorphous carbon. Phys. Rev. B. 61 (20), 14095-14107 (2000).</li>
<li>Awano, Y., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Carbon+nanotube+via+interconnect+technologies%3A+size-classified+catalyst+nanoparticles+and+low-resistance+ohmic+contact+formation%5BTitle%5D)+AND+%22Phys.+Status+Solidi+%28a%29%22%5BJournal%5D)">Carbon nanotube via interconnect technologies: size-classified catalyst nanoparticles and low-resistance ohmic contact formation.</a> Phys. Status Solidi (a). 203 (14), 3611-3616 (2006).</li>
<li>Van der Veen, M. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Electrical+characterization+of+CNT+contacts+with+Cu+Damascene+top+contact%5BTitle%5D)+AND+%22Microelectron.+Eng%22%5BJournal%5D)">Electrical characterization of CNT contacts with Cu Damascene top contact.</a> Microelectron. Eng. 106, 106-111 (2012).</li>
<li>Horibe, M., Nihei, M., Kondo, D., Kawabata, A., Awano, Y. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Mechanical+Polishing+Technique+for+Carbon+Nanotube+Interconnects+in+ULSIs%5BTitle%5D)+AND+%22Jpn+J.+App.+Phys%22%5BJournal%5D)">Mechanical Polishing Technique for Carbon Nanotube Interconnects in ULSIs.</a> Jpn J. App. Phys. 43 (9A), 6499-6502 (2004).</li>
<li>Vollebregt, S., Chiaramonti, A. N., Ishihara, R., Schellevis, H., Beenakker, C. I. M. Contact resistance of low-temperature carbon nanotube vertical interconnects. Proceedings of the 12th IEEE Conference on Nanotechnology. , 424-428 (2012).</li>
<li>Fiorentino, G., Vollebregt, S., Tichelaar, F. D., Ishihara, R., Sarro, P. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Impact+of+the+atomic+layer+deposition+precursors+diffusion+on+solid-state+carbon+nanotube+based+supercapacitors+performances%5BTitle%5D)+AND+%22Nanotechnology%22%5BJournal%5D)">Impact of the atomic layer deposition precursors diffusion on solid-state carbon nanotube based supercapacitors performances.</a> Nanotechnology. 26 (6), 064002(2015).</li>
</ol>

Die Autoren haben nichts offenzulegen.

Figur 1 zeigt einen schematischen Überblick über den Aufbau in dieser Arbeit hergestellt ist, und die in dem 4-Punkt-Sondenmessungen verwendet wurde. Indem das Potential über die Sonden tragenden kein Strom gemessen wird, kann die genaue Potentialabfall (V H -V L) über dem zentralen CNT Bündels und seine Kontakte an die Metall gemessen werden. Größeren Durchmesser CNT Bündel werden verwendet, um die untere TiN-Schicht von den Kontaktflächen zu kontaktieren, um den Gesamtwiderstand ...

Kupfer und Wolfram, die Metalle, die derzeit für die Leiterbahnen in State-of-the-Art-Integrationsgrad (VLSI) Technologie verwendet werden, nähern sich ihre physikalischen Grenzen in Bezug auf Zuverlässigkeit und elektrische Leitfähigkeit 1. Während des Herunterskalierung Transistoren ihre Leistung im Allgemeinen verbessert, es tatsächlich erhöht den Widerstand und die Stromdichte der Leiterbahnen. Dies führte zu Verbindungen dominiert den integrierten Schaltkreis (IC) Leistung in Bezug auf Verzögerung und Stromverbrauch 2. Carbon Nanotubes (CNT) sind als Alternative für Cu und W-Metallisierung vorgeschlagen worden, vor allem für vertikale Verbindungen (Vias) als CNT kann leicht vertikal 3 angebaut. CNT ist gezeigt worden, ausgezeichnete elektrische Zuverlässigkeit aufweisen, so dass eine bis zu 1000-mal höheren Stromdichte als Cu 4. Hinzu kommt, dass CNT nicht von der Oberfläche und Korngrenzenstreuung zu leiden, die Erhöhung wird die resistivity von Cu im Nanometerbereich 5. Schließlich CNT wurde gezeigt, daß eine ausgezeichnete thermische Leiter 6, der im Wärmemanagement in VLSI-Chips unterstützen kann. Für eine erfolgreiche Integration von CNT in der VLSI-Technologie ist es wichtig, dass die Wachstumsprozesse für die CNT mit der Halbleiterherstellung kompatibel gemacht. Dies erfordert das Niedertemperaturwachstum von CNT (&lt;400 ° C) unter Verwendung von Materialien und Ausrüstung, die als verträglich und skalierbar Großproduktion sind. Obwohl viele Beispiele von CNT Test Durchkontaktierungen sind in der Literatur 7,8,9,10,11,12,13,14 demonstriert worden, die meisten von ihnen verwenden Fe als Katalysator, der als eine Verunreinigung in der IC-Herstellung 15 gilt. Außerdem ist die Aufwachstemperatur in vielen dieser Arbeiten verwendet viel höher als die obere Grenze von 400 ° C. Vorzugsweise CNT sollte sogar unter 350 ° C gehalten werden, um die Integration mit modernen Nieder κ-Dielektrika oder flexible ermöglichenSubstraten. Hier präsentieren wir eine skalierbare Methode zur wachsenden CNT bei Temperaturen bis zu 350 ° C unter Verwendung von Co als Katalysator 16. Diese Methode ist von Interesse für die Herstellung von verschiedenen elektrischen Strukturen, die aus vertikal ausgerichteten CNT in integrierten Schaltungen, die von Verbindungs- und Elektroden an Super-Kondensatoren und Feldemissionsvorrichtungen. Der Co-Katalysator Metall wird oft in der IC-Herstellung für die Herstellung von Silizid von 17 verwendet, während TiN ist eine häufig verwendete Sperrmaterial 7. Darüber hinaus zeigen wir ein Verfahren zur Herstellung CNT Test Vias während nur unter Verwendung von Techniken aus Standard-Halbleiterfertigung. Damit werden CNT Test Durchkontaktierungen hergestellt, durch Rasterelektronenmikroskopie (SEM) und Raman-Spektroskopie und elektrisch charakterisiert inspiziert.

<table><tbody><tr><td>Si (100) Wafer 4"</td> <td>International Wafer Service</td><td></td><td>Beständigkeit: 2-5 m&Omega;-cm, Dicke: 525 &micro; M&nbsp;</td></tr><tr><td>Ti-Sputtertarget (99,995 % Reinheit)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Al (1 % Si)-Sputtertarget (99,999 % Reinheit)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Co (99,95 % Reinheit)</td><td>Kurt J. Lesker</td><td></td><td></td></tr><tr><td>SPR3012 positiver Fotolack</td><td>Dow Electronic Materials</td><td></td><td></td></tr><tr><td>MF-322 Entwickler</td><td>Dow Electronic Materials</td><td></td><td></td></tr><tr><td>HNO3 (99,9%)</td><td>KMG Ultra Pure Chemicals</td><td></td><td></td></tr><tr><td>HNO3 (69,5%)</td><td>KMG Ultra Pure Chemicals</td><td></td><td></td></tr><tr><td>HF 0,55%</td><td>Honeywell</td><td></td><td></td></tr><tr><td>Tetrahydrofuran</td><td>JT Baker</td><td></td><td></td></tr><tr><td>Aceton</td><td>Sigma-Aldrich</td><td></td><td></td></tr><tr><td>ECI3027 positiver Fotolack</td><td>AZ</td><td></td><td></td></tr><tr><td>Tetraethylorthosilikat (TEOS)</td><td>Praxair</td><td></td><td></td></tr><tr><td>N2 (99,9990%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>O2 (99,9999%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>CF4 (99,9970%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Cl2 (99,9900%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>HBr (99,9950%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>Ar (99.9990%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>C2F6 (99.9990%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>CHF3 (99.9950%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>H2 (99.9950%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>C2H2 ( 99,6000%)</td><td>Praxair</td><td></td><td></td></tr><tr><td>EVG 120 Beschichter/Entwickler</td><td>EVG</td><td></td><td></td></tr><tr><td>ASML PAS5500/80 Waferstepper</td><td>ASML</td><td></td><td></td></tr><tr><td>SPTS &Omega; mega 201 Plasmaätzer</td><td>SPTS</td><td></td><td>Wird zum Si- und Metallätzen</td></tr><tr><td>verwendet SPTS & Sigma; igma Sputter Coater</td><td>SPTS</td><td></td><td></td></tr><tr><td>Novellus Concept One PECVD</td><td>LAM</td><td></td><td></td></tr><tr><td>Drytek 384T Plasmaätzer</td><td>LAM</td><td></td><td>Wird zum Oxidätzen</td></tr><tr><td>verwendet CHA Solution Elektronenstrahlverdampfer</td><td>CHA</td><td></td><td></td></tr><tr><td>AIXTRON BlackMagic Pro CVD-Werkzeug</td><td>AIXTRON</td><td></td><td>Kohlenstoffnanoröhrenwachstum</td></tr><tr><td>Philips XL50 Rasterelektronenmikroskop</td><td>FEI</td><td></td><td></td></tr><tr><td>Tepla 300</td><td>PVA TePla</td><td></td><td>Resist Plasma-</td></tr><tr><td>Avenger Rinser Trockner</td><td>Microporcess Technologies</td><td></td><td></td></tr><tr><td>Leitz MPV-SP Reflecometer</td><td>Leitz</td><td></td><td></td></tr><tr><td>Renishaw inVia Raman Spektroskop</td><td>Renishaw</td><td></td><td></td></tr><tr><td>Agilent 4156C Parameter-Spektrumanalysator</td><td>Agilent</td><td></td><td></td></tr><tr><td>Cascade Microtech Sondenstation</td><td>Cascade Microtech</td><td></td><td></td></tr></tbody></table>

herstellung von niedertemperatur-carbon nanotube vertikale verbindungen kompatibel mit halbleitertechnik

Fabrication of Low Temperature Carbon Nanotube Vertical Interconnects Compatible with Semiconductor Technology

Wir demonstrieren eine Methode für das Tieftemperaturwachstum (350 °C) von vertikal ausgerichteten Kohlenstoffnanoröhren (CNT)-Paketen auf elektrisch leitfähigen Dünnschichten. Aufgrund der niedrigen Wachstumstemperatur ermöglicht das Verfahren die Integration mit modernen Dielektrika mit niedrigem κ und einigen flexiblen Substraten. Das Verfahren ist kompatibel mit der Standard-Halbleiterfertigung, und es wird ein Verfahren zur Herstellung von elektrischen 4-Punkt-Sondenprüfstrukturen für vertikale Verbindungsprüfstrukturen vorgestellt. Mit Hilfe der Rasterelektronenmikroskopie wird die Morphologie der CNT-Bündel untersucht, was die vertikale Ausrichtung der CNT demonstriert und zur Abstimmung der CNT-Wachstumszeit verwendet werden kann. Mit Hilfe der Raman-Spektroskopie wird die Kristallinität des CNT untersucht. Es wurde festgestellt, dass die CNT aufgrund der niedrigen Wachstumstemperatur viele Defekte aufweisen. Die elektrische Strom-Spannungs-Messung der vertikalen Testverbindungen zeigt eine lineare Antwort, was darauf hindeutet, dass ein guter ohmscher Kontakt zwischen dem CNT-Bündel und den oberen und unteren Metallelektroden erreicht wurde. Die erhaltenen Widerstände des CNT-Bündels gehören zu den Durchschnittswerten in der Literatur, wobei eine rekordniedrige CNT-Wachstumstemperatur verwendet wurde.

Die Konstruktion der Messstruktur in dieser Arbeit verwendet wird, kann in 1 gefunden werden. Durch Verwendung eines solchen Aufbaus der Messung der CNT Bündel Beständigkeit und Metall-CNT Kontaktwiderstände genau bestimmt werden kann, als Sonde und Drahtwiderstände umgangen werden. Der Widerstand des Bündels ist ein Maß für die Qualität und Dichte der CNT Bündel. Um den Kontaktwiderstand zu Bündeln unterschiedlicher Längen zu bestimmen sollte, gemessen werden. Eine typische...

Ein Verfahren für das Wachstum von vertikal ausgerichteten Kohlenstoffnanoröhren bei niedrigen Temperaturen und die anschließende Herstellung von vertikal verschalteten elektrischen Teststrukturen unter Verwendung der Halbleiterfertigung wird vorgestellt.

Herstellung von Niedertemperatur-Carbon Nanotube Vertikale Verbindungen Kompatibel mit Halbleitertechnik

We demonstrate a method for the low temperature growth (350 &#176;C) of vertically-aligned carbon nanotubes (CNT) bundles on electrically conductive ...

Das übergeordnete Ziel dieses Verfahrens besteht darin, vertikal ausgerichtete Kohlenstoffnanoröhren anzuzüchten und elektrische Teststrukturen unter Verwendung standardmäßiger Halbleitertechniken herzustellen. Diese Methode kann zentrale Fragen im Bereich der Mikro-Röntgenstrahlung beantworten, beispielsweise, ob vertikal ausgerichtete Kohlenstoffnanoröhren für Verbindungsleitungen und andere Anwendungen in integrierten Schaltkreisen eingesetzt werden können. Der Hauptvorteil dieser Technologie liegt darin, dass sie mit der standardmäßigen Halbleiterfertigung kompatibel ist und über eine ausreichend niedrige Herstellungstemperatur verfügt, die eine Integration in die CMOS-Back-End-Prozesse sowie mit bestimmten Polymeren ermöglicht.Um dieses Verfahren zu beginnen, tragen Sie die untere Metallschicht des Tests mittels Magnetronsputtern auf. Führen Sie das Sputtern von Titan unter Verwendung eines reinen Titanziels mit Argon-Plasma bei einer Substrattemperatur von 350 Grad Celsius für Titannitrid durch. Reaktives Sputtern.Verwenden Sie eine Kombination aus Argon und Stickstoff bei einer Substrattemperatur von 350 Grad Celsius, um mittels plasmaunterstützter chemischer Gasphasenabsche

fabrication-low-temperature-carbon-nanotube-vertical-interconnects

Research

Forschung

JoVE Journal

Engineering

Ingenieurwesen

Wir stellen Methoden zur Herstellung von gemusterten Mikrostrukturen von vertikal ausgerichteten Kohlenstoff-Nanoröhren (CNTs), und ihre Verwendung als Master-Formen für die Herstellung von Polymer-Mikrostrukturen mit organisierten nanoskalige Oberflächenstruktur. Die CNT-Wälder werden durch Kondensation von Lösungsmittel auf das Substrat, ein deutliches Plus an Packungsdichte und ermöglicht selbst gesteuertes Bildung von 3D-Formen verdichtet.

Fabrication, Verdichtung, und Replica Molding von 3D-Carbon Nanotube Mikrostrukturen

Dieser Artikel beschreibt eine einfache Methode, um vertikal ausgerichtete Kohlenstoff-Nanoröhrchen-Arrays durch CVD herzustellen und anschließend stimmen ihre Benetzungseigenschaften, indem sie sie Glühen oder trocken Oxidationsbehandlung Vakuum.

Dry Oxidation und Vakuumtempern Behandlungen für Tuning der Benetzungseigenschaften von Carbon Nanotube-Arrays

Die Herstellung von elektrisch adressierbaren, high-aspect-ratio (&gt; 1000:1) Metallnanodrähte durch Lücken einzelner Nanometer entweder mit Opferschichten aus Aluminium und Silber oder selbstorganisierten Monoschichten als Vorlagen getrennt beschrieben. Diese Nanogap Strukturen werden ohne Reinraum oder ein beliebiges Foto-oder Elektronenstrahl-Lithographie-Prozesse durch eine Form der Kante als Lithographie bekannt Nanoskiving hergestellt.

Fabricating Nanogaps durch Nanoskiving

Wir beschreiben die Herstellung von Vorrichtungen und Messprotokoll für Kohlenstoff-Nanoröhrchen basierenden Hochfrequenz Biosensoren. Die Hochfrequenz-Sensortechnik mildert die grundlegenden ionische (Debye) Screening-Effekt und ermöglicht Nanoröhrchen Biosensor in hoher Ionenstärke Lösungen, bei denen herkömmliche elektronische Biosensoren nicht betrieben werden. Unsere Technologie bietet eine einzigartige Plattform für die Point-of-Care (POC) elektronischen Biosensoren, die in physiologisch...

Herstellung von Kohlenstoff-Nanoröhrchen Hochfrequenztechnik Nanoelectronic Biosensor für Sensing in hoher Ionenstärke Lösungen

Wir berichten über eine einfache Methode zur Herstellung einer Ultrahochvakuum Dichte Anordnung von vertikal bestellt kleinen molekularen organischen Nanodrähte. Diese Methode ermöglicht eine Synthese von komplexen heterostructured Hybrid Nanodraht Geometrien, die kostengünstig auf beliebigen Substraten gezüchtet werden können. Diese Strukturen haben potentielle Anwendungen in der organischen Elektronik, Optoelektronik, chemischen Sensorik, Photovoltaik und Spintronik.

Ultrahigh Density Array von vertikal ausgerichteten Klein-molekulare organische Nanodrähte auf beliebige Untergründe

Beschrieben wird ein Verfahren zum dauerhaften Verkleben von zwei Siliziumwafern, um ein einheitliches Gehäuse zu realisieren. Dazu gehören Wafervorbereitung, Reinigung, RT-Bindung und Glühprozesse. Die resultierenden gebundenen Wafer (Zellen) haben eine Gleichmäßigkeit des Gehäuses von 1%1,2. Die resultierende Geometrie ermöglicht Messungen von geschlossenen Flüssigkeiten und Gasen.

Herstellung von uniformen Nanoschuppen-Cavities über Silicon Direct Wafer Bonding

Es wird ein Verfahren zur Herstellung von organischen Photovoltaik-Tandembauelementen in einer parallelen Konfiguration unter Umgebungsbedingungen vorgestellt. Diese Geräte verfügen über eine luftverarbeitete, halbtransparente Kohlenstoffnanoröhren-Kathode.

Ambient Verfahren zur Herstellung eines ionisch Gated Carbon Nanotube Gemeinsame Kathode in Tandem Organische Solarzellen

In diesem Papier, Fluss assistierten Dielektrophorese sich für zeigt die Selbstmontage von Nanodraht-Geräten. Die Herstellung einer Silikon Nanowire Feldeffekt-Transistors ist exemplarisch dargestellt.

Flow-gestützte Dielektrophorese: Eine kostengünstige Methode für die Herstellung von Hochleistungs-Lösung-verarbeitbare Nanodraht-Geräte

Der Artikel soll ein standard und zuverlässige Fertigung Verfahren für die Entwicklung der zukünftigen niedrig dimensionalen Nanoelektronik einzuführen.

Eine Standard und zuverlässige Methode, zweidimensionale Nanoelektronik zu fabrizieren

Hier beschreiben wir Methoden zur Mikrofabrikation von vertikal ausgerichteten Kohlenstoffnanofasern (VACNFs), zur Übertragung von VACNFs auf flexible Substrate und zur Anwendung von VACNFs auf starren und flexiblen Substraten auf Pflanzen zur Verabreichung von Biomolekülen und Farbstoffen.

Verwendung von vertikal ausgerichteten Kohlenstoff-Nanofaser-Arrays auf starren oder flexiblen Substraten zur Abgabe von Biomolekülen und Farbstoffen an Pflanzen

In diesem Artikel wird ein optimiertes, erfahrungsbasiertes Protokoll für die Herstellung hochwertiger Moiré-Übergittergeräte auf Graphenbasis mit präzisen Verdrehungswinkeln vorgestellt, wobei eine modifizierte Trockentransfertechnik verwendet wird, die auf einem hochgradig abstimmbaren, kundenspezifischen Transferaufbau basiert.

Optimiertes Herstellungsverfahren für hochwertige Graphen-basierte Moiré-Superlattice-Bauelemente

Erfahren Sie die Herstellung vertikal ausgerichteter Kohlenstoffnanoröhren bei niedrigen Temperaturen für Halbleiteranwendungen. Diese Methode ermöglicht die Integration in integrierte Schaltkreise.

Herstellung von Niedertemperatur-Carbon Nanotube Vertikale Verbindungen Kompatibel mit Halbleitertechnik

Weitere Videos entdecken