Este artículo presenta un nuevo inversor multinivel asimétrico de 15 niveles con diez interruptores y tres fuentes de corriente continua. Al optimizar los ángulos de conmutación, una técnica de eliminación selectiva de armónicos basada en IA reduce la THD y aumenta la eficiencia (>97%). Los experimentos y simulaciones validan la mejora de la calidad de la energía, la reducción de componentes y la compatibilidad de aplicaciones de tensión media.
Se requiere una suscripción a JoVE para ver este contenido. Inicie sesión o comience su prueba gratuita.
Artículo de investigación
Un novedoso inversor asimétrico de quince niveles para aplicaciones de media tensión
En este artículo
Resumen
Resumen
En este artículo se muestra una topología de inversor multinivel (MLI) asimétrica de quince niveles con conmutador reducido para aplicaciones de tensión media, junto con una técnica de control de eliminación selectiva de armónicos (SHE) facilitada por inteligencia artificial (IA). Se utilizan diez conmutadores unidireccionales y tres fuentes de corriente continua desiguales en la disposición sugerida para limitar la tensión estacionaria total (TSV) mientras se produce una tensión de salida escalonada. Para encontrar los ángulos de conmutación más efectivos para varios índices de modulación, se emplea una estrategia de control híbrida que combine una red neuronal artificial (ANN) y el método Newton-Raphson (NR). Se utiliza un prototipo experimental de bajo voltaje para probar el rendimiento de la topología sugerida, que se evalúa mediante simulaciones MATLAB/Simulink. Los hallazgos muestran que, bajo las condiciones de funcionamiento evaluadas, el inversor puede producir formas de onda de salida multinivel con bajo contenido armónico de orden inferior y buena eficiencia de conversión. En el rango de carga evaluado, la eficiencia medida oscila entre el 98,6% y el 97,1%, y bajo condiciones nominales, la distorsión armónica total (THD) se encuentra en un 5,47%. La topología sugerida logra un menor número de interruptores y un rendimiento competitivo de TSV y armónicos bajo supuestos operativos comparables, según un análisis comparativo con algunas topologías de inversores multinivel de la literatura. Sin embargo, dado que las circunstancias operativas y los procedimientos de control no están completamente estandarizados en la investigación, estas comparaciones son simplemente informativas. Aunque la arquitectura sugerida está pensada para una extensión escalable hacia aplicaciones de media tensión, la validación experimental se realiza utilizando un prototipo de baja tensión para confirmar el comportamiento de conmutación y las capacidades de control. Los resultados muestran que la topología y la técnica de control son viables, aunque la validación experimental se realice a niveles de voltaje más bajos. Para lograr una aplicabilidad más amplia, se necesita más validación bajo circunstancias de mayor voltaje y marcos de benchmarking estandarizados.
Introducción
Como fuente de energía renovable ampliamente reconocida, la energía solar está atrayendo mucha atención en la búsqueda de soluciones energéticas sostenibles. La tecnología solar se ha utilizado ampliamente debido a las constantes mejoras en eficiencia y reducción de costes. La energía solar es esencial para reducir la dependencia de los combustibles fósiles y ralentizar el cambio climático a medida que los países avanzan hacia sistemas energéticos más verdes. La rentabilidad y las ventajas medioambientales de la energía fotovoltaica (PV) la hacen única. El objetivo de la investigación y el desarrollo de sistemas en curso es maximizar la extracción de energía de las células fotovoltaicas garantizando una integración fluida en la red. Los inversores multinivel (MLI) se han convertido en una tecnología esencial en los últimos años debido a su capacidad para gestionar grandes niveles de potencia y ofrecer beneficios como menores pérdidas de conmutación, mejor calidad de potencia y menos distorsión armónica con capacidades mejoradas de interferencia electromagnética 1,2,3,4,5.
Los MLI utilizan una amplia gama de fuentes de CC y circuitos eléctricos de alimentación compuestos por varios interruptores semiconductores para crear formas de onda de tensiónescalonada 6. A medida que se añaden más niveles, la calidad de la forma de onda mejora. Sin embargo, el creciente número de componentes dificulta alcanzar una buena fiabilidad y eficiencia, lo que eleva loscostes 7. Para que los MLIs funcionen bien, especialmente en aplicaciones de energías renovables, es esencial un suministro de energía continua estable y fiable. Al controlar los niveles de tensión y reducir las fluctuaciones, los convertidores DC/DC mejoran enormemente la calidad del voltaje y la fiabilidad del sistema. Por ejemplo, un control robusto de modo deslizante para un convertidor de presión cuadrática, como se sugiere enel 8, ha mostrado una respuesta dinámica y estabilidad del sistema mejoradas. De manera comparable, un análisis comparativo de topologías de convertidores DC/DC de alta ganancia en9 revela métodos sofisticados para aumentar el voltaje, que los califican para la integración con MLIs en aplicaciones fotovoltaicas.
El condensador volante (FC), el puente en H en cascada (CHB) y el abrazaderado por diodo o punto neutro (NPC) son las tres topologías principales deMLI 10. Varias unidades monofásicas de puente H conforman el inversor CHB, que a su vez se divide en variantes simétricas y asimétricas según los niveles de tensión de CC11. Los inversores convencionales de CHB producen tres niveles de salida: cero, negativo y positivo. El voltaje de salida individual de cada unidad se suma para determinar el voltaje totalde salida 12,13. Mientras que los inversores FC y NPC presentan dificultades en el equilibrio de tensión a niveles de tensión más altos, los inversores CHB son preferidos para aplicaciones de tensión media yalta 14.
En15 se sugiere una estructura única con menos interruptores, aunque tiene la desventaja de requerir varias fuentes de energía. Para abordar estos desafíos, el uso óptimo de dispositivos semiconductores es crucial. En16 se presenta una topología asimétrica de inversor con interruptores de potencia bidireccionales, que aumenta el coste del inversor al incrementar el número de IGBT. Otros diseños se centran en aumentar los niveles de tensión mientras disminuyen el número de interruptoresde encendido: 17,18. Se emplea un convertidor de puente completo para transformar la salida escalonada de corriente continua creada por los sistemas en un paso de corriente alterna. Debido a las limitaciones de bloqueo de voltaje del convertidor de puente completo, las aplicaciones se limitan a situaciones de alta tensión.
Varias topologías innovadoras, como el sistema trifásico compuesto por tres unidades monofásicas descritas en un estudio19, están diseñadas para reducir el número de componentes en sistemas monofásicos y trifásicos. Los MLI de subunidad son usados por algunas topologías para producir salidas multinivel con menos conmutadores y fuentes de corrientecontinua 20. En algunos sistemas se utilizan conmutadores bidireccionales conectados en antiparalelo para reducir el número de interruptores y permitir la conducción de corriente en ambasdirecciones 21,22,23,24. El bloqueo de tensión entre interruptores se reduce mediante subunidades en cascada, creando un marco modular. No obstante, un aumento en los niveles de salida provoca un incremento correspondiente en el número de interruptores, lo que sigue siendo una desventaja. Por tanto, las configuraciones novedosas de MLI que ofrecen varios niveles mientras cortan componentes y bloquean el voltaje están en constante demanda, lo que en última instancia reduce los costes del inversor. Una nueva topología MLI llamada puente H empaquetado tiene unidades básicas conectadas a ambos lados de un puentecompleto 25,26. Por otro lado, otros diseños se centran en reducir la tensión en los interruptores de circuito eliminando el puente H. Sin embargo, muchas de estas topologías requieren muchos componentes. Para minimizar interruptores, condensadores y voltaje estacionario mientras se optimizan los pasos27 de tensión de salida, se investiga un diseño híbrido de inversor multinivel en cascada (HCFMLI) que incluye una celda estándar de tres patas y un puente en H en la sección inferior. En un estudio28,29, se proporciona una comparación de topologías MLI en cascada usando configuraciones simétricas y asimétricas.
Un estudio sugiere un diseño en cascada para convertidores multinivel basado en unidades sub-multinivel conectadas en serie, con dos formas de calcular las magnitudes de fuentes de CC30. Un estudio describe un inversor escaso de 13 niveles con 14 interruptores, cuatro condensadores y dos diodos que utiliza una única fuente de corriente continua para proporcionar una tensión de salida aumentada seis vecesde 31. Todos los posibles niveles de tensión de salida se producen mediante la topología en cascada sugerida en un estudio32, y el análisis comparativo muestra que es superior a los convertidores multinivel másmodernos 33. Un MLI monofásico con voltajes de salida simétricos y asimétricos es introducido por la topología en otroestudio 34. Otro Research35 ofrece una topología multinivel basada en una sola fase que soporta una configuración asimétrica de fuente DC, logrando una salida de 15 niveles mientras reduce espacio y costes.
Aunque se han documentado varias topologías de inversores de quince niveles en la literatura, diferentes compensaciones en complejidad, coste y rendimiento armónico se deben a variaciones en el número de interruptores, la configuración de fuentes de CC y las metodologías de control. La Tabla 1 resume una comparación estructural de topologías representativas de inversores de quince niveles para situar el diseño sugerido en contexto. La comparación se centra en factores importantes como el número de interruptores, fuentes de corriente continua y la estrategia de control. Dado que las condiciones de funcionamiento y las medidas de evaluación varían según la investigación, esta comparación es sugerente y se basa en configuraciones indicadas.
Esta contribución al trabajo puede clasificarse en dos categorías: (i) una contribución topológica, que consiste en un inversor de quince niveles basado en una topología asimétrica con menos interruptores; y (ii) una contribución de control, que utiliza una técnica de eliminación selectiva de armónicos (SHE) asistida por IA para encontrar los mejores ángulos de conmutación y eliminar armónicos de orden inferior preservando el control básico de voltaje. El uso de una red neuronal artificial (ANN) para aprender la relación no lineal entre el índice de modulación y los ángulos de conmutación óptimos derivados de la formulación de eliminación selectiva de armónicos (SHE) se denomina particularmente "basado en IA" en este trabajo. Al ofrecer soluciones iniciales casi óptimas que luego se refinan mediante el método de Newton-Raphson, el RNA funciona como un predictor basado en datos que reduce drásticamente el esfuerzo computacional. En comparación con los métodos puramente numéricos, este enfoque híbrido permite una convergencia más rápida y una aplicación práctica más sencilla.
El objetivo clave es desarrollar un diseño novedoso de sistema monofásico que utilice un enfoque de fuente asimétrica, permitiendo la conducción de corriente con un número mínimo de dispositivos de potencia. Este artículo propone un inversor de quince niveles (15L) para aplicaciones de bajo voltaje como la generación de energía solar, automóviles eléctricos (VE) y otras especificaciones de alta potencia. La Figura 1 ilustra la conexión de paneles solares en tejados, batería, pilas de combustible, supercondensador, un convertidor DC-DC y la carga eléctrica a través del inversor multinivel (MLI) propuesto. La operación escalable multinivel es el principal enfoque del desarrollo del inversor sugerido. Los conceptos de diseño están destinados a facilitar la extensión hacia aplicaciones de tensión media, sujetas a la selección adecuada del dispositivo, el diseño del aislamiento y preocupaciones a nivel de sistema, incluso si el trabajo actual valida la topología usando un prototipo de laboratorio de baja tensión. Las siguientes son las principales contribuciones de este estudio: 1) Una novedosa topología MLI asimétrica basada en CHB, que mantiene altos niveles de tensión de salida utilizando menos interruptores semiconductores de potencia, 2) Optimización de la función de coste y del voltaje estacionario total (TSV) para aumentar la economía y eficiencia y 3) El análisis comparativo muestra que la topología propuesta supera a los sistemas actuales en términos de eficiencia y reduce la distorsión armónica total (THD).
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Protocolo
Configuración topológica
La Figura 2 muestra la arquitectura recomendada, que consta de 10 interruptores y tres fuentes de tensión dispuestas asimétricamente. Las fuentes de corriente continua en el inversor sugerido de 15 niveles tienen una relación de 1:2:4. Esta proporción no es arbitraria; se seleccionó para minimizar el número de fuentes de CC permitiendo la creación de un amplio rango de combinaciones de voltaje. Los valores elegidos aumentan el número de niveles de salida al permitir la producción de pasos de voltaje discretos sin duplicación. Todos los materiales utilizados en este estudio están listados en la Tabla de Materiales.
Cambio de modos
Los estados de conmutación de este método se muestran en las Figuras 3 y 4. El rojo indica el camino conductor y el verde el camino no conductor de los interruptores de coincidencia en las Figuras 3 y 4. Se colocan diez interruptores con tres fuentes de tensión preferidas para crear niveles en una secuencia natural de magnitud. La Tabla 1 enumera los interruptores que se utilizan para producir los niveles de voltaje necesarios. En la Tabla 2, 0 denota la no conductividad, y 1 denota el camino de conductividad de los interruptores. Los modos de funcionamiento de la topología propuesta son los siguientes.
0Vdc: Para alcanzar tensión cero en este modo de funcionamiento, conducen S1, S2, S3, S7 y S9 como se muestra en la Figura 3A.
±1Vdc: S1, S5, S6, S7 y S9 conducen de acuerdo con los modos mostrados en la Figura 3B para adquirir una tensiónde salida de +1V DC . Para obtener -1VCC como voltaje de salida, S2, S3, S4, S8 y S10 conducen según los modos correspondientes en la Figura 4A.
±2Vdc: Para obtener +2VDC como tensión de salida, se encienden S3, S4, S6, S7 y S9 de la manera mostrada en la Figura 3C. S1, S2, S5, S8 y S10 se realizan de la misma manera indicada en el modo de la Figura 4B para lograr una salida de -2Vdc.
±3Vdc: Para proporcionar el voltaje de salida de +3Vd, se representan las figuras 3D, S1, S3, S6,S 7 y S9 respectivamente. Como se demuestra en la Figura 4C , S2, S4, S5, S8 y S10 conducen de manera similar para producir una tensiónde salida de -3V CC .
±4Vdc: S1, S2, S3, S7 y S8 conducen de la manera ilustrada en la Figura 3E para operar +4VDC como voltaje de salida. S4, S5, S6, S9 y S10 se realizan en las secuencias mostradas en la Figura 4D, para obtener una tensión de salida de -4Vdc.
±5Vdc: La secuencia de conmutación para generar +5Vdc como voltaje de salida se representa en la Figura 3F. La Figura 4E muestra el patrón de conductividad de los interruptores para proporcionar un nivel de tensión de salida de -5Vdc.
±6Vdc: Los patrones de conmutación correspondientes que producen +6Vdc como voltaje de salida se muestran en la Figura 3G. La Figura 4F muestra el patrón de conmutación utilizado para suministrar una tensión de salida de -6Vdc.
±7Vdc: S1, S3, S6, S7 y S8 conducen como se muestra en la Figura 3H para desarrollar una tensión de salida de +7Vdc. S2, S4, S5, S8 y S9 conducen como se ilustra en la Figura 4G para lograr un voltaje de salida de -7Vdc.
Método de modulación
En este trabajo, se utiliza una técnica de control de baja frecuencia para analizar la eficacia del inversor propuesto. La Eliminación Selectiva de Armónicos (SHE) aprovecha una metodología de baja frecuencia de conmutación para realizar el funcionamiento del MLI. Los armónicos de orden bajo se eliminan eficientemente mediante SHE, lo que además minimiza las pérdidas de conmutación. Sin embargo, usar este método implica resolver varias ecuaciones trascendentales desafiantes. La Figura 4 muestra los ángulos de conmutación que se tienen en cuenta para una simetría de cuarto de onda. La forma de onda de una forma de onda de tensión de salida de nivel m (m es un número impar) tiene 2 ángulos de conmutación (m-1). La Figura 5 muestra la división de los ángulos de cambio en cuatro cuadrantes. Los principales ángulos de conmutación son los del primer cuadrante, que abarca de 0 a π/2. Los ángulos restantes de cuadrantes pueden determinarse fácilmente usando los ángulos principales de conmutación.
Para reducir la distorsión armónica total (THD) del inversor, la técnica SHE pretende eliminar armónicos de orden inferior. Dado que la salida tiene 15 niveles, el inversor sugerido utiliza SHEPWM para dirigir y eliminar armónicos de orden inferior como el tercero, quinto, séptimo, noveno, undécimo y decimotercero. Se pueden usar filtros pequeños para suprimir con éxito armónicos de orden superior. Las expresiones matemáticas de la forma de onda de la tensión de salida se obtienen usando la serie de Fourier. Las siguientes ecuaciones proporcionan estas expresiones:
(1)
Donde uncomponente 0= DC
an= Armónico par
bn=Armónico impar
En este caso
(2)
(3)
(4)
La simetría de cuarto de ciclo de forma de onda de salida cancela los armónicos de orden par (an = 0) y el componente DC (a0 = 0), dejando solo los armónicos impares (bn). Por lo tanto, la ecuación de salida del inversor multinivel se expresa como
(5)
Al ser un inversor de 15 niveles, durante un cuarto de ciclo se utilizan 7 ángulos de disparo para determinar el voltaje máximo de cada componente armónico. Las siguientes ecuaciones representan los componentes armónicos máximos.
(6)
(7)
(8)
(9)
(10)
(11)
(12)
Es necesario ajustar las magnitudes de voltaje de los armónicos de tercero, quinto, séptimo, noveno, undécima y decimotercer a cero de las ecuaciones anteriores para eliminarlas de la carga.
(13)
El índice de modulación (M) del inversor puede calcularse mediante
(14)
Se utiliza el método Newton-Raphson (NR) para calcular los ángulos de disparo, y el objetivo principal de SHE PWM es reducir los valores armónicos tanto como sea posible. El enfoque NR comienza la solución de ecuaciones no lineales con una estimación inicial, que es un número aleatorio entre 0 y 90◦. Las iteraciones con números se representan por j y e. El enfoque NR implica las siguientes acciones.
Paso 1: Para encontrar los ángulos de disparo, se establecen valores iniciales.
(15)
Paso 2: Utiliza la matriz jacobiana para "n" variables en las "k" iteraciones para calcular los valores de la ecuación no lineal y dα.
(16)
(17)
Paso 3: Si δα es mayor que el umbral, repita el paso 4. Si el umbral es igual o mayor que δα, se detiene el proceso.
Paso 4: Una vez que la ecuación (18) haya actualizado el valor α, pasa al paso 2.
(18)
Para determinar los ángulos de conmutación ideales, se utilizan Redes Neuronales Artificiales (ANN) y el enfoque de Newton-Raphson. Para su procedimiento de entrenamiento, un RNA necesita entradas iniciales. Las capas internas de las redes neuronales artificiales empleadas en este método se muestran en la Figura 6. Para proporcionar los ángulos de conmutación ideales, consiste en dos capas ocultas (H1 y H2) situadas entre las capas de entrada y salida y una única capa de entrada con un valor de Vdc. El modelo se vuelve no lineal utilizando una función de activación "tanh", que tiene un rango de -1 a 1′. Asignando un peso a cada una de sus entradas, se calculan neuronas individuales (Yi). K es un valor entre 0 y el número de neuronas en la capa anterior. Los valores de salida se escalan dentro del rango designado usando la función tanh. A continuación se presenta una descripción de esto
(19)
Cabe mencionar que Wk representa el peso de cada neurona, Xk la salida de la k-ésima neurona y Bi el sesgo de la capa oculta. Las métricas de error se calculan utilizando la pérdida por error cuadrático medio (MSE). El enfoque de retropropagación, que utiliza el optimizador Adam para modificar los pesos de cada capa, se emplea para reducir la pérdida de errores.
(20)
El diagrama de flujo en la Figura 7 describe el procedimiento de optimización del algoritmo híbrido ANN-NR. Se utiliza una técnica híbrida de Red Neuronal Artificial (ANN) y Newton-Raphson (NR) para garantizar un cálculo preciso y computacionalmente eficiente de ángulos de conmutación óptimos, ya que se resuelven ecuaciones no lineales de eliminación selectiva armónica (SHE) usando el método Newton–Raphson en un rango de índice de modulación de 0,6 ≤ M ≤ 1,0 para crear el conjunto de datos de entrenamiento fuera de línea. Se encuentran y guardan conjuntos válidos de ángulos de conmutación (α₁–α7) que cumplan los requisitos de eliminación de armónicos para el tercero, quinto, séptimo, noveno, undécimo y decimotercer armónicos para cada índice de modulación,2. Una neurona de entrada que representa el índice de modulación (M), dos capas ocultas y siete neuronas de salida que indican ángulos de cambio α₁ a través de α7 conforman una red neuronal de avance. Hay quince neuronas en la primera capa oculta y diez en la segunda. La capa de salida tiene una función de activación lineal, pero las capas ocultas emplean funciones de activación tangente hiperbólica (tanh) para añadir no linealidad. Tanto los datos de entrada como de salida están estandarizados al rango [−1, 1] para mejorar la estabilidad y convergencia del entrenamiento. Antes del entrenamiento, el índice de modulación y los ángulos de conmutación se escalan adecuadamente, y durante la inferencia se reescalan.
El conjunto de datos se divide 60:20:20 en conjuntos de entrenamiento, validación y prueba. La técnica de optimización de Adam, con una tasa de aprendizaje de 0,001 y error cuadrático medio (MSE) como función de pérdida, se utiliza para entrenar la red. Para evitar el sobreajuste, se realiza entrenamiento hasta 1000 épocas con paradas tempranas. El entrenamiento se detiene cuando el MSE baja de un umbral predeterminado o cuando la pérdida de validación no mejora durante 50 épocas consecutivas (criterio de paciencia). Las estimaciones iniciales del ángulo de conmutación para un índice de modulación específico son proporcionadas por el ANN entrenado durante la operación. La solución iterativa de Newton–Raphson utiliza entonces estas estimaciones como condiciones iniciales. El enfoque NR garantiza una eliminación precisa de armónicos ajustando finamente las salidas de ANN para que cumplan perfectamente las ecuaciones no lineales de SHE.
Cuando las magnitudes residuales de los armónicos previstos (3ª–13ª) son menores al 0,5%, y los ángulos de conmutación cumplen con la restricción de orden necesaria, se considera válida una solución:
0 < α1 < α2 < α3 < α4 < α5 < α6 < α7 < π / 2. La convergencia rápida y la supresión de armónicos fiable en todo el rango de índices de modulación son el resultado de esta estrategia híbrida ANN–NR, que combina la excelente precisión de las técnicas numéricas iterativas con el poder de predicción rápida de las redes neuronales. La Tabla 2 muestra información sobre varios parámetros (α1 aα 7) y mediciones (5, 7, 11 y 13) para un rango de valores de MI. Estos números parecen reflejar mediciones o rasgos asociados a los valores de IM. La Figura 8A muestra cómo varían los ángulos de cambio respecto al índice de modulación, y la Figura 8B muestra cómo varía el orden armónico respecto al índice de modulación.
Análisis de rendimiento
En este estudio, evaluamos el rendimiento del inversor asimétrico de quince niveles sugerido centrándonos en la distribución de tensiones, la eficiencia de conversión, las características de pérdida de potencia y la utilización del dispositivo, todos ellos con un impacto directo en la implementación práctica. Se suman las tensiones máximas de bloqueo en todos los interruptores bajo diversas condiciones de funcionamiento para determinar la tensión estacionaria total (TSV). Observamos que el estrés de tensión no se distribuye de manera uniforme entre los dispositivos según los estados de conmutación indicados en la Tabla 2. Por ejemplo, los interruptores S1, S2, S5, S9 y S10 se enfrentan a voltajes de bloqueo de Vdc, 3Vdc, 2Vdc, 4Vdc y 4Vdc, respectivamente, en el nivel de funcionamiento de +6V DC .
Para esta configuración, el tensión máxima de los dispositivos conmutados conectados a la fuente (V3) es el mismo, mientras que los dispositivos conmutados conectados a fuentes (V1 y V2) tienen valores diferentes. Las siguientes ecuaciones muestran la tensión máxima del interruptor.
VS1 = VS4 = V1 = Vdc (21)
VS3 = VS5 = V2 = 2V dc (22)
VS2 = VS6 = V1 + V2 = 4V dc (23)
VS7 = VS8 = VS9 = VS10 = V3 = 4V dc (24)
donde VSn representa la tensión máxima del dispositivo mientras está en posición de apagado. El voltaje estacionario total (TSV) para el diseño propuesto se expresa como (25).
TSV = 2 * VS1 + 2 * VS3 + 2 * VS2 + 4 * VS7 = 30 Vdc (25)
La disposición asimétrica de la fuente de corriente continua y la secuencia de conmutación resultan directamente en el perfil de tensiones no uniforme mostrado en la Figura 9. La distribución desigual requiere una clasificación y selección cuidadosa del dispositivo para evitar sobrecargas de componentes, aunque el TSV total es inferior al de los diseños tradicionales. En el marco de la topología sugerida, también evaluamos la conexión entre el número de interruptores y los niveles de tensión alcanzables. La arquitectura actual utiliza 10 interruptores para completar quince niveles, a diferencia de las estructuras tradicionales en cascada, donde la mejora de niveles suele requerir aumentos proporcionales de componentes. Según nuestra investigación, las rutas de conducción se reutilizan en varios modos de operación para lograr esta reducción. No obstante, este método restringe la escalabilidad simple a niveles de voltaje más altos y añade más restricciones a la lógica de conmutación.
La ecuación (26) se obtiene calculando el factor de coste utilizando todos los términos que dependen del número de fuentes (Ns), el número de conmutadores (N sw), el conteo de circuitos del controlador de compuertas (Ndrivers), el recuento de diodos (ND), el conteo de condensadores (NC), el factor de coste (CF) y la eficiencia. En este caso, δ representa el factor de ponderación. A los componentes se les da más peso cuando δ es menor que 1, mientras que el Voltaje Estacionario Total (TSV) (p.u.) recibe más peso cuando δ es mayor que 1. Si δ = 1, entonces los pesos de los componentes y el TSV (p.u.) son iguales. Para todas las topologías discutidas en este estudio, δ se asume que es 1.
CF = Ns + Nsw + Ndrivers + ND + N C + δ*TSV(p.u.) (26)
La eficiencia del inversor suele expresarse como la ecuación (27).
(27)
donde la salida de potencia, la entrada de potencia y las pérdidas de potencia se representan por Psalida, Pentrada y Ppérdidas, respectivamente. Las pérdidas por conmutación y las pérdidas por conducción son los tres tipos de pérdidas de potencia en la topología sugerida. Pérdidas por conmutación: Estas pérdidas se deben a encender y apagar rápidamente los dispositivos en un solo ciclo. La fórmula se utiliza para expresar las pérdidas de conmutación provocadas por las transiciones.
(28)
(29)
La pérdida de encendido, la pérdida de apagado y el voltaje de estado apagado del iésimo interruptor se denotan por Pswlturnon(i), Pswltunoff(i) y Vswoff, respectivamente. Iencendido y I apagado representan las corrientes en los estados de encendido y apagado del interruptor. La ecuación (30) muestra cómo se suman estas pérdidas para determinar las pérdidas totales por conmutación (P sw(Total)).
(30)
Pérdidas por conducción: Las pérdidas por conducción de un interruptor se representan como
(31)
(32)
donde Vdon y Vswon representan las caídas de tensión en estado de encendido del diodo y el interruptor, respectivamente, y PDcon y Pswcon representan las pérdidas de conducción del diodo y el interruptor. La resistencia en estado de encendido del diodo y el interruptor se representa por RDon y R swon, mientras que las corrientes medias y RMS del interruptor se representan por iDavg,i swavg, iDrms e i swrms.
Para los dispositivos elegidos, se utilizan características estándar basadas en hojas de datos para configurar los modelos de semiconductores PLECS. Las pérdidas de conmutación (Pencendido,P apagado), los parámetros de conducción (RDon, VDon) y las resistencias térmicas se especifican usando valores nominales de la hoja técnica y se escalan internamente por PLECS de acuerdo con las circunstancias de funcionamiento instantáneas cuando no se dispone de ajuste completo de curvas a partir de los datos del fabricante.
Utilizando la plataforma de simulación PLECS representada en la Figura 10, realizamos análisis de pérdidas para evaluar la disipación de potencia, considerando características a nivel de dispositivo tanto para pérdidas de conducción como de conmutación. Observamos que la distribución de las pérdidas cambia drásticamente según la carga. Las pérdidas por conducción predominan bajo carga puramente resistiva porque ciertos interruptores experimentan flujo constante de corriente. Por otro lado, el retardo de fase entre voltaje y corriente provoca que aumenten las pérdidas de conmutación para las cargas RL, lo que resulta en una mayor disipación de energía durante las transiciones de conmutación. Las figuras 11A y 11B demuestran este comportamiento, con algunos interruptores mostrando continuamente mayores concentraciones de pérdida basadas en su función de conducción.
Como se muestra en la Figura 12, la eficiencia total del inversor se calcula comparando la potencia de salida con la potencia de entrada en diversas condiciones de funcionamiento (0–2000 W). Según nuestros hallazgos, la eficiencia cae al 97,1% cerca de las circunstancias clasificadas, desde el 98,6% en niveles de potencia más bajos. Explicamos esta tendencia señalando que cuando la magnitud de la corriente aumenta, las pérdidas por conmutación y conducción contribuyen más. El cambio observado sugiere que los mecanismos de pérdida se vuelven más prominentes a mayores niveles de carga y deben tenerse en cuenta en el diseño térmico, aunque la eficiencia siga siendo buena.
Es fundamental recalcar que estas medidas de rendimiento se derivan bajo condiciones de simulación, que presuponen un modelado parásito simplificado y un comportamiento de conmutación idealizado. En aplicaciones reales, otros elementos como la inserción en tiempo muerto, los retrasos en el controlador de compuertas, las inductancias errantes y las propiedades del dispositivo dependientes de la temperatura pueden cambiar la eficiencia y la distribución de pérdidas. En consecuencia, los resultados no capturan completamente todos los impactos operativos reales, aunque ofrezcan una base consistente para la evaluación comparativa. TSV, eficiencia y distribución de pérdidas se emplean frecuentemente como criterios de referencia en el análisis de inversores multinivel, y el enfoque de evaluación del rendimiento empleado en este trabajo está alineado con los procedimientos aceptados en este campo. Sin embargo, señalamos que la topología, la técnica de conmutación y las condiciones de funcionamiento consideradas en este trabajo dependen intrínsecamente de los resultados cuantitativos.
El inversor asimétrico de quince niveles sugerido y algunas topologías de inversor multinivel de la literatura se contrastan en la Tabla 3. Factores estructurales y relacionados con el rendimiento clave, como el número de interruptores, el número de fuentes de corriente continua, la técnica de control y las características generales de funcionamiento, son el foco de la comparación. Se ha observado que ciertos arreglos de corriente, como los de24,25, utilizan más conmutadores (hasta 16) o dependen de técnicas híbridas o de modulación de alta frecuencia, lo que puede resultar en una mayor complejidad de control y pérdidas de conmutación. Aunque funcionan bajo diferentes esquemas de modulación y limitaciones de diseño, otras topologías de conmutadores reducidos, comoel 27, logran un menor número de dispositivos.
Bajo un marco de control basado en SHE de baja frecuencia, la arquitectura sugerida produce una salida de quince niveles usando diez conmutadores y tres fuentes de corriente continua. En comparación con ciertos diseños de referencia, la topología presenta un menor número de interruptores y un voltaje total estacionario (TSV) moderado para esta configuración y estado operativo. No obstante, debe destacarse que las comparaciones proporcionadas se basan en datos de la literatura y que no todos los estudios utilizan las mismas circunstancias operativas, sistemas de modulación y supuestos de carga. Como resultado, es imposible demostrar la equivalencia directa de rendimiento uno a uno. En lugar de ofrecer una línea base completamente ajustada, la comparación pretende ofrecer una valoración estructural y sugestiva. En general, dentro del rango de trabajo evaluado, la configuración sugerida ofrece un equilibrio viable entre el recuento de componentes, la complejidad de control y el rendimiento armónico.
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Resultados
Resultados de la simulación
La operación de quince niveles se simula usando la interfaz MATLAB/Simulink. Los parámetros de carga son 100 Ω y 100 mH, respectivamente, y las tensiones de fuente para quince niveles se clasifican en 100 V, 200 V y 400 V. El inversor sugerido opera a 50 Hz, que es su frecuencia fundamental. El rendimiento del inversor bajo condiciones de carga resistiva se muestra en la Figura 13. La <...
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Discusión
La topología de inversor de quince niveles asimétrica con conmutadores reducidos combinada con una técnica de eliminación selectiva de armónicos (SHE) asistida por IA se presenta en este artículo. La disposición sugerida es adecuada para aplicaciones de tensión media como sistemas solares e interfaces eléctricas porque logra un buen equilibrio entre el número de interruptores, el voltaje estacionario total (TSV) y el rendimiento armónico. La topología puede generar formas de onda de tens...
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Divulgaciones
Los autores no declaran conflictos de interés.
Agradecimientos
Los autores afirman que esta investigación no recibió ninguna subvención específica de agencias financiadoras del sector público, comercial o sin ánimo de lucro.
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Materiales
| Nombre | Empresa | Número de catálogo | Comentarios |
|---|---|---|---|
| Sensor de corriente | Sensor de efecto Hall | — | Usado para medición de corriente |
| Fuente de alimentación CC (Aislada) | Fuente de laboratorio | — | Fuentes CC aisladas de 10 V, 20 V, 40 V |
| Osciloscopio de almacenamiento digital (DSO) | Tektronix | — | Usado para observación y medición de formas de onda |
| Controlador DSP | Texas Instruments | TMS320F28379D | Usado para generación de pulsos e implementación de control |
| Circuito de controlador de puerta | IC de controlador personalizado | IR2110 | Usado para control de conmutación de MOSFET |
| Carga inductiva | — | — | Inductor de 30 mH |
| MATLAB/Simulink | MATLAB | Versión (2025a) | Usado para simulación y análisis |
| MOSFET | Infineon | IRFP460 | Interruptor de potencia de 500 V, 20 A usado en inversor |
| PCB / Montaje en protoboard | Personalizado | — | Usado para implementación de hardware |
| Computadora personal | — | — | Usado para simulación y programación de DSP |
| Software PLECS | PLECS | Versión (5.0.3.) | Usado para análisis térmico y de pérdidas |
| Diodo de potencia | ON Semiconductor | MUR860 | Diodo de recuperación rápida de 600 V, 8 A |
| Unidad de fuente de alimentación | — | — | Suministro auxiliar para circuitos de control y de controladores |
| Carga resistiva | — | — | Resistencia de potencia de 30 Ω |
| Sonda de voltaje | Tektronix | — | Usado para adquisición de formas de onda de voltaje |