Name: De silicio metal-óxido-semiconductor Quantum Dots para Bombeo solo electrón (Video) | JoVE Journal
Uploaded: 2015-06-03T15:00:00.000+00:00
Duration: 14 min 58 s
Description: Aprende a fabricar puntos cuánticos de silicio metal-óxido-semiconductor para bombear electrones individuales con precisión. Este método utiliza técnicas de puertas multicapa compatibles con procesos CMOS industriales.

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

Agradecemos KY Tan, P. Ver y GC Tettamanzi útil para los debates. Reconocemos el apoyo financiero del Consejo Australiano de Investigación (Grant No. DP120104710), la Academia de Finlandia (Grant No. 251748, 135794, 272806) y el apoyo del Fondo para Fabricación Nacional de Australia para la fabricación del dispositivo. AR reconoce el apoyo financiero del programa de subvenciones Investigador de la Universidad de Nueva Gales del Sur Carrera Temprana. También se reconoce la prestación de servicios y apoyo técnico de la Universidad Aalto en Micronova Nanofabricación Centro.

Nota: Este protocolo describe los procedimientos utilizados para fabricar, empaquetar y probar las bombas de un solo electrón basados ​​en silicio tecnología MOS QD. Los pasos discutidos en sub-secciones 1 y 2 se llevan a cabo en una sala blanca ISO5, mientras que las de la sección 3 se realizan en laboratorios ISO6. Condiciones ambientales son controlados continuamente. Los valores nominales para la temperatura y la humedad se fijan a 20 ± 1 ° C y 55% ± 5%, respectivamente. 1. microfabricación <ol><li> El campo Óxido <ol><li> Limpiar la oblea por inmersión en lo siguiente: etch piraña (10 min), agua desionizada (DI) agua (10 min), solución de RCA-2 (DI 175 ml de agua, HCl 30 ml, H 2 O 2 30 ml a 100 ° C durante 10 min), agua desionizada (5 min), fluorhídrico HF) ácido (diluido en agua 10: 1 (10 seg), agua DI (10 min). Utilice prendas de protección al manipular HF (es decir, gafas, delantal y guantes de PVC, PVC). Proceder en el orden indicado. </li><li> Coloque la obleaen horno de oxidación a 900 ° C y oxidar en los pasos de la siguiente manera: O seco 2 (10 min), O mojada 2 (40 min), O 2 seco (10 min), N 2 (15 min). </li></ol></li><li> Contactos óhmicos <ol><li> Llevar a cabo la fotolitografía y óxido de grabado. <ol><li> Depositar una capa de unos pocos nm de espesor de promotor de la adhesión hexametildisilazano (HMDS) en la superficie de la oblea de la siguiente manera: pre-hornear en una placa caliente a 110 ° C durante 1 min, se vierte ~ 50 ml de HMDS en un vaso de precipitados de vidrio, colocar el vaso de precipitados y la oblea en la cámara de vacío, evacuar y esperar a 2 min. </li><li> Haga girar un 2-4 micras de espesor de capa de resina fotosensible tanto atrás y los lados frontales de la oblea (3.000-5.000 rpm, 25-40 seg dependiendo del grosor deseado). </li><li> Exponer a la luz ultravioleta en alineador de máscara (10 mW / cm2 durante 4-10 seg acuerdo para resistir espesor). Post-bake en una placa caliente a 110 ° C durante 1 min. </li><li> Desarrollar durante 1-2 minutos, luego enjuague con agua desionizada. </li&gt; <li> Realizar O grabado 2 plasma durante 20 min (presión = 340 mTorr; potencia incidente = 50 W; potencia reflejada &lt;1 W). </li><li> Óxido de Etch en solución de ácido HF tamponada (15: 1, 4-5 min, velocidad de ataque ≈ 20 nm / min a 30 ° C). Enjuague con agua desionizada (5 min). Golpe seco con N 2. </li></ol></li><li> Retire fotoprotector por inmersión en acetona. Enjuague en isopropanol (IPA), a continuación, secar con N 2. </li><li> Coloque la oblea en horno a 1000 ° C, con fuente de fósforo (flujo de N2 durante 30-45 minutos, dependiendo de la densidad de dopaje se desea). </li><li> Eliminar la capa de óxido contaminada con ácido HF diluido en agua (10: 1, 3-4 min, velocidad de grabado ≈ 40 nm / min a 30 ° C), enjuague en agua desionizada (10 min). </li><li> Oxidar como en 1.1.2. </li></ol></li><li> Puerta Óxido <ol><li> Repita los pasos 1.2.1 y 1.2.2. </li><li> Coloque la oblea en el horno dedicado a 800 ° C y oxidar en los pasos de la siguiente manera: O seco 2 (10 min), dichloroethylene + O 2 (20 min), O seco 2 (10-30 min dependiendo del espesor de óxido deseado), N 2 (15 min). </li></ol></li><li> Contactos óhmicos Metalización <ol><li> Repita el paso 1.2.1. </li><li> Coloque la oblea en el evaporador de haz de electrones. Evaporar 100 nm de aluminio a 0,2-0,5 nm / seg y 5 x 10 -6 Torr. </li><li> Remoje la oblea en N-metil-2-pirrolidona (NMP) en placa caliente a 80 ° C durante 1 hora para levantar el metal. Utilice agitación ultrasónica si es necesario. Enjuague en IPA durante 2 min. Golpe seco con N 2. </li><li> Recocido en la formación de gas a 400 ° C durante al menos 15 min. </li></ol></li></ol> 2. Nanofabricación <ol><li> Wafer Dicing <ol><li> Haga girar cualquier resisten sobre la oblea para que actúe como capa protectora (tipo de parámetros de polímero e hilatura son irrelevantes en esta etapa). </li><li> Utilice dicer punta de diamante para cortar la oblea en chips individuales de ~ 10 x 2 mm 2. </li></ol></li><li>Limpieza <ol><li> Remojar en NMP durante 1 hora en la placa caliente a 80 ° C, luego enjuague en IPA durante 2 min. Golpe seco con N 2. </li><li> Realizar O grabado 2 plasma durante 5 min (potencia incidente = 50 W; potencia reflejada &lt;1 W). </li><li> Haga girar limpia con acetona e IPA (7500 rpm, 30 seg) </li></ol></li><li> Marcadores de alineación de patrones <ol><li> Girar polimetacrilato de metilo (PMMA 950k) A4 resistir (5,000-7,500 rpm, 30 segundos dependiendo del grosor deseado). Espesor de trabajo típico ≈ 150-200 nm. Hornee el resistir en una placa caliente a 180 ° C durante 90 segundos. </li><li> Llevar a cabo la litografía por haz de electrones. Utilice las siguientes condiciones de escritura: la energía del haz = 30 keV, corriente del haz ≈ 30 pA, dosis zona ≈ 500-650 mu c / cm 2 en función de los marcadores de tamaño y resistir espesor. </li><li> Desarrollar el resistir en una solución de metilisobutilcetona y el IPA (1: 3) para 40-60 segundos, luego enjuague en IPA durante 20 s. Golpe seco con N 2 arma. </li><li> Lugarel chip en el evaporador de haz de electrones. Evaporar 15 nm de Ti y 65 nm de Pt al 0,2-0,4 nm / seg y 5 x 10 -6 Torr. </li><li> Levante el metal como en el paso 1.4.3. </li><li> Viruta limpia como en los pasos 2.2.2-2.2.3. </li></ol></li><li> Los patrones de puerta <ol><li> Vuelta a resistir como en 2.3.1. </li><li> Llevar a cabo la litografía por haz de electrones. Utilice las siguientes condiciones de escritura para funciones de alta resolución: la energía del haz = 30 keV, corriente del haz ≈ 30 pA, área dosis ≈ 500-700 mu c / cm 2. Escribe condiciones para las características de baja resolución: energía del haz = 15 keV, corriente del haz ≈ 10 nA, área dosis ≈ 400-600 mu c / cm 2. </li><li> Desarrollar el resistir como en 2.3.3. </li><li> Coloque el chip en el evaporador térmico. Se evapora Al en 0,1 hasta 0,4 nm / seg y 9.1 x 10 -6 mbar. Target espesor varía según el número de capa, como se muestra en la Figura 2B (25-35 nm para la Capa 1, 45-65 nm para la Capa 2, 75-90 nm para la Capa 3). </li><li> Levante el metal como en el paso 1.4.3. </li><li> Realice Al oxidación sobre una placa caliente a 150 ° C durante 5-10 minutos. </li><li> Viruta limpia como en el paso 2.2.3. </li><li> Repita los pasos dos veces 2.4.1-2.4.7 se den cuenta de la pila de puerta de 3 capas. </li></ol></li></ol> 3. Dispositivo de embalaje <ol><li> Chips dados como en el paso 2.1 </li><li> Enjuague los chips más pequeños que resultan en acetona y IPA durante 2 min. </li><li> Pegue una pieza individual de una placa de circuito impreso (PCB) con PMMA A5. Espere 2 minutos para que se seque. Alternativamente, para mejorar thermalization, utilizar epoxi plata. </li><li> Cargue el PCB en un dispositivo de unión de cuña y proceder con el cableado. </li></ol> 4. Las pruebas de integridad del dispositivo <ol><li> Monte el PCB que contiene el dispositivo cableado a una sonda de inmersión. </li><li> Cablear las líneas eléctricas de la PCB a los de la sonda de inmersión. </li><li> Inserte la sonda en un recipiente que contiene helio líquido. Proceda lentamente para evitar el exceso de helio baceite-off. </li><li> Para cada dispositivo de puerta, conecte el correspondiente electrodo a temperatura ambiente de la sonda a una unidad de fuente-medida, manteniendo las otras puertas conectadas a tierra. Ajuste la corriente del cumplimiento de algunas nA. Barra el voltaje de cero a 1,5 V en pasos de 0,1 V, medir y registrar la corriente. </li><li> Conecte cada línea de puerta a una fuente de tensión continua variable de pilas, la línea de origen a la incorporada en el ac fuente de tensión de un amplificador lock-in, y la línea de drenaje al puerto de entrada del amplificador lock-in. </li><li> Mida la fuente al drenaje conductancia para diferentes configuraciones de voltaje de puerta (ver Figura 4). <ol><li> A nivel mundial la rampa encima de las tensiones aplicadas a puertas BL, BR, PL, SL y DL, manteniendo C1 y C2 puertas a tierra. Anote las características &#39;encendido&#39; del dispositivo. </li><li> Individualmente deceleración cada tensión de puerta y registrar las características de las puertas &#39;pinch-off&#39;. </li><li> Ajuste las tensiones de puerta para definir un electrostáticamente qudot Antum estableciendo las tensiones en BL y BR (PL, SL y DL) menor (mayor) que el encendido tensiones. Anote las características de bloqueo de Coulomb. </li></ol></li></ol>

<ol><li>Sze, S. M. Physics of Semiconductor Devices. , Wiley. Interscience, NY. 505-566 (1969).</li>
<li>Moore, G. E. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Cramming+More+Components+onto+Integrated+Circuits%5BTitle%5D)+AND+%22Electronics%22%5BJournal%5D)">Cramming More Components onto Integrated Circuits.</a> Electronics. 38, 114-117 (1965).</li>
<li>Voisin, B., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Few-Electron+Edge-State+Quantum+Dots+in+a+Silicon+Nanowire+Field-Effect+Transistor%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Few-Electron Edge-State Quantum Dots in a Silicon Nanowire Field-Effect Transistor.</a> Nano Lett. 14 (4), 2094-2098 (2014).</li>
<li>Asenov, A., Brown, A. R., Davies, J. H., Savas, K., Slavcheva, G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Simulation+of+Instrinsic+Parameter+Fluctuations+in+Decananometer+and+Nanometer-Scale+MOSFETs%5BTitle%5D)+AND+%22IEEE+Trans+Electron+Devices%22%5BJournal%5D)">Simulation of Instrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs.</a> IEEE Trans Electron Devices. 50 (9), 1837-1852 (2003).</li>
<li>Zwanenburg, F. A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Silicon+Quantum+Electronics%5BTitle%5D)+AND+%22Rev.+Mod.+Phys%22%5BJournal%5D)">Silicon Quantum Electronics.</a> Rev. Mod. Phys. 85 (3), 961-1019 (2013).</li>
<li>Ladd, T. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Quantum+computers%5BTitle%5D)+AND+%22Nature%22%5BJournal%5D)">Quantum computers.</a> Nature. 464 (7285), 45-53 (2010).</li>
<li>Piquemal, F. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Genev%C3%A8s%2C+G.+for+a+direct+realization+of+the+quantum+metrological+triangle%5BTitle%5D)+AND+%22Metrologia%22%5BJournal%5D)">Genevès, G. for a direct realization of the quantum metrological triangle.</a> Metrologia. 37 (3), 207-211 (2000).</li>
<li>Angus, S. J., Ferguson, A. J., Dzurak, A. S., Clark, R. G. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Gate-Defined+Quantum+Dots+in+Intrinsic+Silicon%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">Gate-Defined Quantum Dots in Intrinsic Silicon.</a> Nano Lett. 7 (7), 2051-2055 (2007).</li>
<li>Gonzalez-Zalba, M. F., Heiss, D., Podd, G., Ferguson, A. J. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Tunable+aluminium-gated+single+electron+transistor+on+a+doped+silicon-on-insulator+etched+nanowire%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Tunable aluminium-gated single electron transistor on a doped silicon-on-insulator etched nanowire.</a> Appl. Phys. Lett. 101 (10), 103504-103501 (2014).</li>
<li>Lim, W. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Observation+of+the+single-electron+regime+in+a+highly+tunable+silicon+quantum+dot%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Observation of the single-electron regime in a highly tunable silicon quantum dot.</a> Appl. Phys. Lett. 95 (24), 242102-242103 (2009).</li>
<li>Yang, C. H., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Spin-valley+lifetimes+in+silicon+quantum+dots+with+tunable+valley+splitting%5BTitle%5D)+AND+%22Nat.+Commun%22%5BJournal%5D)">Spin-valley lifetimes in silicon quantum dots with tunable valley splitting.</a> Nat. Commun. 4 (2069), (2013).</li>
<li>Chan, K. W., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Single-electron+shuttle+based+on+a+silicon+quantum+dot%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Single-electron shuttle based on a silicon quantum dot.</a> Appl. Phys. Lett. 98 (21), 212103-212101 (2011).</li>
<li>Rossi, A., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((An+accurate+single-electron+pump+based+on+a+highly+tunable+silicon+quantum+dot%5BTitle%5D)+AND+%22Nano+Lett%22%5BJournal%5D)">An accurate single-electron pump based on a highly tunable silicon quantum dot.</a> Nano Lett. 14 (6), 3405-3411 (2014).</li>
<li>Pekola, J. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Single-electron+current+sources%3A+Toward+a+refined+definition+of+the+ampere%5BTitle%5D)+AND+%22Rev.+Mod.+Phys%22%5BJournal%5D)">Single-electron current sources: Toward a refined definition of the ampere.</a> Rev. Mod. Phys. 85 (4), 1421-1472 (2013).</li>
<li>Giblin, S. P., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Towards+a+quantum+representation+of+the+ampere+using+single+electron+pumps%5BTitle%5D)+AND+%22Nat.+Commun%22%5BJournal%5D)">Towards a quantum representation of the ampere using single electron pumps.</a> Nat. Commun. 3, 930(2012).</li>
<li>Kouwenhoven, L. P., Austing, D. G., Tarucha, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Few-electron+quantum+dots%5BTitle%5D)+AND+%22Rep.+Prog.+Phys%22%5BJournal%5D)">Few-electron quantum dots.</a> Rep. Prog. Phys. 64 (6), 701-736 (2001).</li>
<li>Veldhorst, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((An+addressable+quantum+dot+qubit+with+fault-tolerant+control+fidelity%5BTitle%5D)+AND+%22Nat.+Nanotech%22%5BJournal%5D)">An addressable quantum dot qubit with fault-tolerant control fidelity.</a> Nat. Nanotech. 9 (12), 981-985 (2014).</li>
<li>Fujiwara, A., Nishiguchi, K., Ono, Y. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Nanoampere+charge+pump+by+single-electron+ratchet+using+silicon+nanowire+metal-oxide-semiconductor+field-effect+transistor%5BTitle%5D)+AND+%22Appl.+Phys.+Lett%22%5BJournal%5D)">Nanoampere charge pump by single-electron ratchet using silicon nanowire metal-oxide-semiconductor field-effect transistor.</a> Appl. Phys. Lett. 92 (4), 042102-1-042102-3 (2008).</li>
<li>Jehl, X., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Hybrid+Metal-Semiconductor+Electron+Pump+for+Quantum+Metrology%5BTitle%5D)+AND+%22Phys.+Rev.+X%22%5BJournal%5D)">Hybrid Metal-Semiconductor Electron Pump for Quantum Metrology.</a> Phys. Rev. X. 3 (2), 021012-1-021012-7 (2013).</li>
<li>Tettamanzi, G. C., Wacquez, R., Rogge, S. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Charge+pumping+through+a+single+donor+atom%5BTitle%5D)+AND+%22New+J.+Phys%22%5BJournal%5D)">Charge pumping through a single donor atom.</a> New J. Phys. 16 (6), 063036-1-063036-17 (2014).</li>
<li>Koppinen, P. J., Stewart, M. D., Zimmerman, N. M. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Fabrication+and+Electrical+Characterization+of+Fully+CMOS-Compatible+Si+Single-Electron+Devices%5BTitle%5D)+AND+%22IEEE+Trans+Electron+Devices%22%5BJournal%5D)">Fabrication and Electrical Characterization of Fully CMOS-Compatible Si Single-Electron Devices.</a> IEEE Trans Electron Devices. 60 (1), 78-83 (2013).</li>
<li>Fletcher, J. D., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Stabilization+of+single-electron+pumps+by+high+magnetic+fields%5BTitle%5D)+AND+%22Phys.+Rev.+B%22%5BJournal%5D)">Stabilization of single-electron pumps by high magnetic fields.</a> Phys. Rev. B. 86 (15), 155311-1-155311-6 (2012).</li>
<li>Kataoka, M., et al. <a target="_blank" href="http://www.ncbi.nlm.nih.gov/pubmed?term=((Tunable+Nonadiabatic+Excitation+in+a+Single-Electron+Quantum+Dot%5BTitle%5D)+AND+%22Phys.+Rev.+Lett%22%5BJournal%5D)">Tunable Nonadiabatic Excitation in a Single-Electron Quantum Dot.</a> Phys. Rev. Lett. 106 (12), 126801-1-126801-4 (2011).</li>
</ol>

Los autores no tienen nada que revelar.

El protocolo se informa en este documento se describen las técnicas para fabricar silicio MOS puntos cuánticos, así como los procedimientos experimentales para poner a prueba su integridad funcional y operar como bombas de un solo electrón. Sorprendentemente, mediante la adaptación de la puerta de diseño, el mismo proceso de fabricación se puede emplear para producir dispositivos adecuados para la lectura bit cuántico y control 17, así como la carga de bombeo 12,13. Tomamos nota de que muchos de los parámetros de proceso citados en este artículo pueden variar en función de las herramientas de fabricación utilizados (calibración, marca o modelo), así como del tipo de sustrato de silicio (espesor y densidad de fondo dopaje). Cantidades como dosis de exposición de litografía o el tiempo de desarrollo, el grabado o la duración de oxidación, tienen que ser cuidadosamente calibrado y probado para asegurar un rendimiento fiable. Además, es crucial para evitar la contaminación cruzada derivada de la utilización de las mismas herramientas de fabricación para diferentes procesos. Para este fin, un número de critical pasos se llevan a cabo con el equipo dedicado exclusivamente al procesamiento de silicio tales como evaporadores de metal, hornos de oxígeno y baños de HF. Más en general, el silicio está atrayendo un creciente interés como el material de elección para darse cuenta de bombas de carga 18-20. Esto se debe en parte a la perspectiva atractiva de la implementación de un nuevo estándar de corriente eléctrica basados ​​en cuántica utilizando un proceso de silicio compatible con la industria. Esto beneficiaría a partir de técnicas de integración bien establecidas y fiables para la escalabilidad, la paralelización y los gastos generales de conducción. Es importante destacar que una tecnología completa complementaria MOS (CMOS), libre de metales tradicionales como el material de la puerta, se ha mostrado muy reducidos fondo fluctuaciones de carga en los dispositivos de un solo electrón 21. Estas fluctuaciones pueden ser perjudiciales para lograr precisiones metrológicas. El protocolo discutido aquí se limita a la realización de MOS nanodispositivos con puertas de metal. Por lo tanto, a Achieve compatibilidad industrial completa y reducir las fluctuaciones de carga, que sería necesaria para modificar las técnicas de deposición de puerta y utilizar silicio policristalino altamente dopado como el material de puerta. En conclusión, las bombas MOS QD discutidos aquí han combinado recientemente la ventaja tecnológica de silicio con un rendimiento muy bueno en términos de generación de corriente precisa 13. Esto se debe a la alta flexibilidad del proceso de diseño y fabricación que permiten una para apilar múltiples capas de puertas que conducen a un sistema compacto y versátil. La capacidad de ajuste fino resultante del confinamiento electrostático del punto junto con el potencial de reducir las fluctuaciones de carga de fondo establece el escenario para superar los principales retos que se observan en otros semiconductores bombas 22,23.

El silicio es el material elegido para la mayoría de la microelectrónica moderna. Sus propiedades, combinadas con técnicas litográficas avanzadas, han permitido a la industria de los semiconductores lograr una integración a gran escala y entregar miles de millones de transistores por chip. La tecnología de semiconductores de óxido metálico (MOS)1 ha sido la clave de este incesante progreso tecnológico2. En resumen, se basa en un sustrato de Si dopado selectivamente que se oxida térmicamente para hacer crecer un óxido de puerta de SiO2 de alta calidad sobre el que se deposita un electrodo de puerta metálico. Recientemente, se ha demostrado que el uso de una pila de óxidos de compuerta podría ser beneficioso3 . Si bien los estándares actuales de la industria han alcanzado tamaños de características mínimos para longitudes de puerta inferiores a 20 nm, se está volviendo cada vez más evidente que, en este nivel de miniaturización, entran en juego fenómenos mecánicos cuánticos perjudiciales que pueden complicar una mayor reducción de escala4.
Sorprendentemente, el silicio también es un excelente material huésped para explotar las propiedades cuánticas de la carga del electrón y el espín5. Esto ha ampliado su rango de aplicabilidad a campos completamente nuevos, como la computación cuántica6 y la metrología eléctrica cuántica7. Entre otros enfoques5, el uso de una tecnología MOS de múltiples puertas8,9 ha dado lugar a puntos cuánticos (QD) definidos electrostáticamente cuya ocupación se puede controlar hasta el nivel10 de un solo electrón. A diferencia del proceso MOS convencional, en el que sólo se necesita una puerta por transistor1, estos QD se definen a través de una pila de tres capas de puertas Al/AlyOx que se utilizan para acumular electrones selectivamente en la interfaz Si/SiO2, así como para proporcionar confinamiento lateral y vertical11.
Aunque estos dispositivos se desarrollaron originalmente para aplicaciones de computación cuántica, también han mostrado recientemente rendimientos prometedores como herramientas metrológicas12,13. En el campo de la metrología eléctrica cuántica, un objetivo a largo plazo es la redefinición de la unidad ampere en términos de la carga elemental (e) 14. En particular, se hace hincapié en la realización de bombas de carga a nanoescala para cronometrar la transferencia de electrones individuales de forma oportuna y precisa. Estos dispositivos generan corrientes eléctricas macroscópicas cuantificadas, I = nef, donde f es la frecuencia de un oscilador impulsor externo y n es un número entero. Hasta la fecha, el mejor rendimiento se ha logrado con una bomba basada en GaAs al producir una corriente superior a 150 pA con una incertidumbre relativa de 1,2 partes por millón15. Recientemente, los MOS QD de silicio también se han destacado por la implementación de bombas de un solo electrón de alta precisión gracias a la capacidad de ajustar con precisión el confinamiento de carga13.
Aquí, discutimos el protocolo utilizado para la fabricación de MOS QDs de silicio. Además, se describe la configuración criogénica utilizada para probar la integridad de los dispositivos después de la fabricación y la que se utiliza para realizar experimentos de bombeo de carga. Finalmente, se reportan mediciones representativas de la corriente eléctrica cuantificada.

<table><tbody><tr><td>Obleas de silicio</td><td>TOPSIL</td><td></td><td>4 pulgadas</td></tr><tr><td>Máquina de litografía por haz de electrones</td><td>Raith gmbh</td><td></td><td>Raith 150two</td></tr><tr><td>E-beam resist&nbsp;</td><td>MicroChem gmbh</td><td></td><td>PMMA</td></tr><tr><td>PhotoResist</td><td>MicroChem gmbh</td><td></td><td>nLOF2020</td></tr><tr><td>Alineador de mascarillas</td><td>Quintel</td><td></td><td>Q6000</td></tr><tr><td>Revelador fotorresistente</td><td>MicroChem gmbh</td><td></td><td>AZ826MIF</td></tr></tbody></table>

de silicio metal-óxido-semiconductor quantum dots para bombeo solo electrón

Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping

A medida que los transistores de silicio producidos en masa han alcanzado la nanoescala, su comportamiento y rendimiento se ven cada vez más afectados, y a menudo deteriorados, por efectos de la mecánica cuántica, como el túnel a través de dopantes individuales, la dispersión a través de defectos de interfaz y los estados de carga de trampa discretos. Sin embargo, los avances en la tecnología del silicio han demostrado que estos fenómenos pueden aprovecharse y explotarse para una nueva clase de electrónica cuántica. Entre otras, la tecnología de semiconductores de óxido metálico de silicio (MOS) multicapa se puede utilizar para controlar una sola carga o espín confinado en puntos cuánticos (QD) definidos electrostáticamente. Estos dispositivos basados en QD son una excelente plataforma para aplicaciones de computación cuántica y, recientemente, se ha demostrado que también se pueden utilizar como bombas de un solo electrón, que son fuentes precisas de corriente cuantificada con fines metrológicos. Aquí, discutimos en detalle el protocolo de fabricación para MOS QD de silicio que es relevante tanto para la computación cuántica como para las aplicaciones de metrología cuántica. Además, describimos métodos de caracterización para probar la integridad de los dispositivos después de la fabricación. Finalmente, damos una breve descripción de la configuración de medición utilizada para los experimentos de bombeo de carga y mostramos resultados representativos de la cuantificación de la corriente eléctrica.

La fabricación del dispositivo El proceso de microfabricación inicial (subsección 1 del Protocolo) se realiza en un comercial de 4 pulgadas de alta pureza oblea de silicio (de tipo n concentración dopaje ≈ 10 12 cm -3; resistividad&gt; 10 kΩcm; espesor = 310-340 micras ). El objetivo es realizar el sustrato sobre el que se depositan los electrodos de puerta. Este sustrato está hecho de una región intrínseca tapado con óxido de campo (paso 1.1), un n + región tapado con óxido de campo (paso 1.2), una región intrínseca tapado con óxido de puerta de alta calidad (paso 1.3), y un metalizada n + región para contactos óhmicos (paso 1.4). Las Figuras 1A-D ilustran los principales pasos del proceso de microfabricación. La Figura 1E muestra una imagen microscópica de un campo de sustrato después de la microfabricación. La dimensión mínima de elemento para la litografía en esta etapa es de aproximadamente 4 micras. El SiO2 capa de óxido crecido en el paso 1.1 tiene un espesor nominal de 100 nm y se utiliza como una capa de pasivación. Las regiones de tipo n que actúan como conductores óhmicos se obtienen a través de la difusión de fósforo. La densidad de dopaje de destino es de aproximadamente 10 19 hasta 10 20 cm -3. La alta calidad de SiO 2 que se cultiva de manera selectiva para ser utilizado como dieléctrico de puerta tiene un espesor nominal de 5 nm. La densidad de defectos interfaz objetivo &lt;10 10 eV -1 cm -2 a mitad del hueco. Un horno de triple pared dedicado y construido a propósito se utiliza para este proceso. Este sistema está diseñado para minimizar la contaminación de iones de metales pesados ​​e iones alcalinos móviles, así como evitar que la humedad se difunda en la cámara de oxidación. Con el fin de formar los contactos eléctricos, almohadillas de aluminio se depositan a través de la evaporación por haz de electrones en parte de las regiones de tipo n. El proceso de nanofabricación (véase la subsección 2) se realiza en substr chipsates obtenidos por corte en dados la oblea procesada en el paso 1. El objetivo es hacer realidad los electrodos de puerta de nano escala se utilizan para definir los puntos cuánticos electrostáticamente MOS. Cada ejecución nanofabricación produce típicamente 10-15 muestras de dispositivos completos. Micrografía electrónica de barrido (SEM) de imágenes de 1-2 dispositivos por lote se lleva a cabo por lo general para confirmar que las etapas de litografía EBL han tenido éxito. Desde imágenes SEM puede inyectar cargas en el sustrato o en las puertas metálicas y causar fugas, sólo un pequeño número de dispositivos está marcada de esta manera, mientras que el resto se prueba eléctricamente. Tamaño mínimo para la función de la litografía en esta etapa es de aproximadamente 35 nm. Para lograr una buena uniformidad de las películas de Al depositada, el metal se evapora a tasas tan lenta como pocos angstrom / segundo, mientras que el sustrato está montado en un escenario giratorio. Esto se mantiene a RT, y el tamaño de grano de Al se estima que es de aproximadamente 20 nm. La Figura 2A ilustra las principales etapas de la nanofabricatioproceso n. La figura 2B muestra una imagen SEM con el que se verifica la correcta definición de los electrodos de puerta. En general, se apunta a la realización de esas puertas que definen directamente del QD (BL, BR y PL) con el tamaño de la característica más pequeña posible. Por el contrario, esas puertas que se utilizan para definir los embalses de electrones (DL y SL) pueden tener dimensiones mayores para evitar la discretización no intencional de los niveles de energía en los cables. Las nano-escala marcadores Ti / Pt realizadas en el paso 2.3 se utilizan como referencia para la alineación coherente de las tres capas de puertas. El platino es elegido por su excelente contraste con respecto a la superficie SiO 2 en la dirección de haz. El titanio se utiliza para mejorar la adhesión. En todas las etapas del proceso de fabricación, pinzas de fibra de carbono de punta se utilizan para manejar las fichas, con el fin de reducir la probabilidad de una descarga electrostática destructiva (ESD). Por último, con el fin de realizar mediciones eléctricas en individispositivos duales, cada chip tiene que ser escindido en piezas más pequeñas de (sub-sección 3) alrededor de 2 x 2 mm 2. Cada pieza y luego se pega a un PCB o hechos a medida (Rogers R03010 baja pérdida dieléctrica) cuyos pines están conectados a los electrodos del dispositivo a través de Al cables. Unión de cables se lleva a cabo con una máquina de Bonder cuña sin calentar los chips. La elección de los parámetros de unión apropiados se basa en dos consideraciones. Por un lado, el enlace de alambre necesita para perforar el Al y O x capa térmica y hacer buen contacto de metal a metal con la almohadilla de puerta. Por otro lado, una tensión mecánica excesiva puede dar lugar a un evento de punzón de cubeta que daña el óxido de campo por debajo de la puerta y causa fugas de sustrato. Durante el proceso de cableado, el uso de una pulsera antiestática es aconsejable para evitar ESD. En la Figura 3, un chip con 6 dispositivos individuales se pega sobre la PCB. Pruebas de integridad del dispositivo Before la carga de un dispositivo en una plataforma de medición de temperatura mK como un refrigerador de dilución, pruebas eléctricas preliminares se realizan a 4.2 K para comprobar la integridad de la muestra (véase la subsección 4 del Protocolo). Para este fin, la PCB se inserta en un recinto de cobre libre de oxígeno y se monta en una sonda de inmersión, que se sumerge en Él eventualmente líquido. La prueba inicial es típicamente una prueba de fugas que se realiza de forma secuencial en cada puerta. Una unidad de fuente-medida está conectado a un electrodo de puerta individual, mientras que los otros están conectados a tierra. El voltaje está en rampa hasta 1,5 V y la corriente se mide en la fuente. Dentro de este rango de tensión, una puerta funciona correctamente no se supone para llevar a cabo, porque la capa de SiO 2 aísla el metal del sustrato de silicio y Al y O x aísla puertas superpuestas. Por lo general, la ruptura de óxido se sabe que se produce para tensiones mayores que ~ 4 V, en función de la geometría del dispositivo y thic óxidoKness. Por lo tanto, si se detecta corriente durante la prueba, es probable que al menos una de las capas de óxido está dañado y el dispositivo tiene que ser descartado. Por lo general, menos del 10% de las puertas mostrar fugas. El rendimiento es conocido por estar afectada por la extensión plana de los electrodos de puerta. En particular, cuanto mayor sea el solapamiento de las puertas con la región de óxido de puerta más probable será tener fugas de puerta a sustrato. Del mismo modo, cuanto mayor sea el solapamiento entre las puertas de diferentes capas más probable la aparición de fugas de puerta a puerta será. El rendimiento indicado es relevante para las puertas que ocupan una superficie de unos 50 m 2 en el óxido fino y con capa intermedia se superpone de aproximadamente 0,5 m 2. Una vez que el dispositivo ha pasado la prueba inicial de fuga, los contactos de fuente y drenaje están conectados a un amplificador lock-in y las puertas a un rack de baterías controlable tensión modular. En esta configuración, el dispositivo está encendido on por nivel mundial el aumento gradual de todas las tensiones de puerta al mismo tiempo. A continuación, cada voltaje de la puerta está separado rampa abajo, manteniendo los otros en altos voltajes para verificar la capacidad de las puertas individuales para evitar el paso de la corriente. Figura 4A muestra trazas representativas de estas mediciones. La ausencia de cualquiera de una conducción por vía fuente de la fuga o la puerta de estrangulamiento individuo es a menudo una indicación de algún tipo de daño puerta como puerta de explosión o discontinuidad de metal. Finalmente, la corriente de fuente-drenaje se mide como una función de sesgo fuente-drenaje y voltaje de puerta émbolo para observar la firma de Coulomb bloqueo 16 (véase la Figura 4B). Mediciones Una vez se ha encontrado un dispositivo adecuado, se retira del recipiente Él líquido, y se secó con una pistola de aire caliente para evitar la formación de humedad que puede causar ESD. Finalmente, se transfiere a un refrigerador de dilución. &lt;p class = &quot;jove_content&quot;&gt; Los experimentos se realizan en una dilución de plástico refrigerador hecho a sí mismo con una temperatura base de alrededor de 100 mK. El criostato está en una cámara de vacío sumergido en un baño de 4,2 K helio. Las líneas eléctricas se termalizados en la olla 1 K que también se emplea para condensar el vapor de 3He entrante. En la cámara de mezclado, la transferencia de átomos de 3He endotérmico de la fase rica en 3He en la fase 3He-diluido permite que el sistema alcance una temperatura de base de alrededor de 100 mK. Como se muestra en la Figura 5, la nevera está equipada con 20 líneas de corriente continua y 3 líneas de RF utilizados para conectar la electrónica de temperatura ambiente al dispositivo a baja temperatura. Cinco de las líneas de corriente continua son cables Thermocoax y 15 están retorcidos hilos del telar par. Estas líneas conectan los electrodos de puerta de la muestra a las fuentes de tensión de corriente continua que funcionan con baterías. Divisores de tensión a temperatura ambiente se utilizan para reducir el ruido eléctrico en las puertas individuales. Las líneas de RF son cables coaxiales que son semirrígidas<html> atenuada por 10 dB a 4 K para reducir el ruido térmico y dc bloqueado a TA. Estas líneas están conectadas a las guías de onda coplanares de los tees de polarización en el PCB. Un amplificador de transimpedancia de bajo ruido y un multímetro digital se utilizan para medir la corriente generada por la bomba. La electrónica está conectado al dispositivo a través optoaisladores de pilas para evitar la formación de bucles de tierra. Las señales de accionamiento de RF son producidos por un generador de forma de onda arbitraria cuya puesta a tierra está aislada de la del criostato a través de un componente de bloque dc (véase la Figura 5). El PCB contiene 16 líneas de corriente continua puros y 4 líneas de polarización tee utilizados para combinar tensiones continuas y alternas a baja temperatura. Como se muestra en la Figura 3B, componentes discretos de RC se utilizan para realizar la conexión en T (R = 100 kW, C = 10 nF), y 50 Ω-emparejados guías de onda coplanares integrados se utilizan para la propagación de señales de alta frecuencia. e_content &quot;&gt; Una vez que el dispositivo está a la temperatura mK, las tensiones de puerta se ajustan de modo que se alcanza la ocupación de un solo electrón en el QD. En particular, las barreras de túnel se forman bajo puertas BL y BR, y una capa de acumulación de electrones se induce bajo puertas PL, SL y DL. Con este fin, las tensiones de barrera de puerta se establecen a continuación, a su vez, en los valores, mientras que las puertas de acumulación están polarizados en una mayor a la tensión de encendido. De esta manera, una vez al día se forma bajo la puerta PL y su extensión planar es controlado a través de puertas C1 y C2 cuyos voltajes se mantienen por debajo de su giro en los valores para inducir confinamiento electrostático. A continuación, las señales de RF se enciende periódicamente para modular la transparencia de la barrera (s) de túnel, y la electroquímica potencial del punto. Single-bombeo de electrones se consigue, ya sea con uno o dos tensiones sinusoidales de conducción. En el caso de la unidad de una sola señal, la señal de excitación se aplica a BL puerta para modular el potencial de la barrera de túnel en el lado izquierdo -lado deel QD. En el caso de la unidad de dos señal, las excitaciones de corriente alterna se aplican a las puertas de BL y PL para modular los potenciales de tanto la barrera de la izquierda y el QD a la misma frecuencia pero con diferentes fases y amplitudes. Estos grados de libertad adicionales permiten una para controlar la dirección de la transferencia de electrones 13. Normalmente un proceso iterativo que se necesita para sintonizar los principales parámetros experimentales (es decir, las amplitudes de señal unidad rf / fases y tensiones de puerta dc) y lograr la cuantificación de corriente óptima. Tenga en cuenta que ninguno de los dos protocolos de bombeo necesita un sesgo de drenaje-fuente para realizar las transferencias de carga. Por lo tanto, los electrodos de fuente y drenaje están conectados a tierra durante el funcionamiento de la bomba. La Figura 6 muestra las mesetas actual característica a múltiplos enteros de ef obtenidos mediante la aplicación de una señal de accionamiento de dos sinusoidal a la barrera de entrada (BL) y el (PL) puerta émbolo. Estos datos se toman a una frecuencia de excitación relativamente baja (10 MHz) para el cual el t<html> Sintonizar de los parámetros puede llevarse a cabo rápidamente. En la práctica, es deseable operar la bomba a varios cientos de MHz, normalmente requiere una optimización de parámetros mucho más fina 13. <img alt="Figura 1" src="/files/ftp_upload/52852/52852fig1.jpg" /> Figura 1. microfabricación. (A) Representación esquemática de los principales pasos en la microfabricación. Dibujos animados no están dibujados a escala. (B) Realización de una región dopada para contactos óhmicos. (C) Realización de óxido de puerta. (D) metalización de contactos óhmicos. Se completa (E) microscópica imagen de un campo individual en un chip después del proceso de microfabricación. Tamaño del campo es de 1,2 x 1,2 mm 2. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig1large.jpg" target="_blank">Haga clic aquí para ver una versión más grande de esta figura.</a> tienda &quot;fo: keep-together.within-page =&quot; always &quot;&gt; <img alt="Figura 2" src="/files/ftp_upload/52852/52852fig2.jpg" /> Figura 2. Nanofabricación. (A) Procedimiento de fabricación para las capas individuales de la puerta. Dibujos animados no están dibujados a escala. (B) La nanoestructura puerta 3 capas utilizado para experimentos de bombeo de carga. A la izquierda: imagen SEM de un dispositivo similar a la utilizada para las mediciones. Derecha:. Esquemáticos vistas en sección transversal del dispositivo a través de X e Y de corte de corte <a href="https://www.jove.com/files/ftp_upload/52852/52852fig2large.jpg" target="_blank">Haga clic aquí para ver una versión más grande de esta figura.</a> <img alt="Figura 3" src="/files/ftp_upload/52852/52852fig3.jpg" /> Figura 3. Conexiones eléctricas a la muestra. (A) Disposición de la placa de circuito impreso. (B) Ampliación de una región de la PCB con un sesgo-tee (izquierda) unad circuito equivalente (derecha). (C) Un chip con 6 campos individuales pegados en el soporte de chip y cables de bonos para la conexión eléctrica a la PCB. (D) Imagen microscópica de un campo individual después de nanofabricación. Imagen (E) SEM de la disposición de puerta en el centro de la región de óxido de puerta. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig3large.jpg" target="_blank">Haga clic aquí para ver una versión más grande de esta figura.</a> <img alt="Figura 4" src="/files/ftp_upload/52852/52852fig4.jpg" /> Figura 4. Las pruebas preliminares. (A) actual Fuente fuga de corriente alterna (raíz cuadrada media) como una función de las diferentes tensiones de puerta. Las huellas se miden con un amplificador lock-in con 50 mV RMS excitación a 113,17 Hz. Para tensión de puerta individuo traza las tensiones de puerta restantes se fijan en 2,0 V, a excepción de V C1 = &lt;em&gt; V C2 = 0,0 V. (B) mapa de color de corriente de fuente-drenaje como una función de émbolo voltaje de la puerta y la fuente de la fuga de polarización de tensión. V SL = 1,5 V, V DL = 1,15 V, V BL = 0,78 V, V BR = 0,85 V, V = V C1 C2 = 0.0 V. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig4large.jpg" target="_blank">Por favor haga clic aquí para ver una versión más grande de esta figura.</a> <img alt="Figura 5" src="/files/ftp_upload/52852/52852fig5.jpg" /> Líneas Figura 5. Esquema de la medición de puesta a punto. Veinte dc (verde) y tres líneas coaxiales RF (negro) conectan la electrónica RT a la PCB. El desagüe de la bomba (púrpura) está conectado a un amplificador de transimpedancia y a un multímetro digital a través de un optoaislador, mientras que el contacto de fuente (rojo) está conectado a tierra. Conexiones a tierra separadas (indicated con diferentes símbolos) se utilizan para la instrumentación electrónica y las líneas eléctricas de criostato. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig5large.jpg" target="_blank">Haga clic aquí para ver una versión más grande de esta figura.</a> <img alt="Figura 6" src="/files/ftp_upload/52852/52852fig6.jpg" /> Figura 6. cuantización actual. Actual bombeado en función de V PL para dos señal de excitación sinusoidal a f = 10 MHz aplicada a puertas BL y PL. Diferencia de fase = 49 °, V = V PL RF RF BL = 0,31 V pp. La posición ideal de las mesetas de bombeo en múltiplos enteros de ef se muestran como líneas horizontales rojas. <a href="https://www.jove.com/files/ftp_upload/52852/52852fig6large.jpg" target="_blank">Por favor, haga clic aquí para ver una versión más grande de esta figura.</a>

Se discute el proceso de fabricación y las técnicas experimentales de caracterización relevantes para las bombas de un solo electrón basadas en puntos cuánticos semiconductores de óxido metálico de silicio.

De silicio metal-óxido-semiconductor Quantum Dots para Bombeo solo electrón

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by ...

El objetivo general del siguiente experimento consiste en fabricar puntos cuánticos de semiconductor de óxido metálico basados en silicio y operarlos como bombas de un solo electrón. Esto se logra mediante la fabricación de nanotransistores de silicio con una técnica de puerta multicapa, que permite controlar electrostáticamente electrones individuales confinados dentro de puntos cuánticos y manipular su tasa de transferencia. Como segundo paso.Los dispositivos fabricados se prueban a temperatura de helio líquido para verificar su integridad estructural. La observación del bloqueo de enfriamiento en las características corriente-voltaje indica un funcionamiento satisfactorio del dispositivo. Los resultados muestran que un punto cuántico puede operarse como una bomba de un solo electrón en una plataforma de medición de tipo Kelvin Malik.Cuando la transparencia de la barrera de entrada se excita con una señal de CA. Esto se evidencia por la aparición de mesetas características en la corriente. La nanoelectrónica de silicio está en el centro de la era de la información en la que todos vivimos.Notablemente, el silicio también es un excelente material huésped para aplicaciones basadas en la cuántica, como la computación cuántica y la metrología eléctrica cuántica. Aquí en la UNSW, hemos desarrollado la tecnología para convertir transistores convencionales en dispositivos cuánticos. Podemos confinar electrones en una pequeña región de silicio con un tamaño de apenas unas decenas de nanómetros.Esto es algo que la gente llama un punto cuántico. Utilizamos estos puntos cuánticos para capturar con precisión un electrón desde el contacto fuente y transferirlo al contacto drenaje, y repetir este proceso extremadamente rápido se utilizará en el futuro para generar la corriente eléctrica más precisa del mundo. Un objetivo duradero en la metrología eléctrica es la redefinición de la unidad de corriente eléctrica DM pair vinculando su valor a una constante verdadera de la naturaleza, como la carga del electrón.Las técnicas presentadas explican cómo fabricar y operar dispositivos cuánticos de silicio para implementar este enlace. Los dispositivos a nanoescala utilizados en este trabajo se fabrican mediante un protocolo ampliamente compatible con los procesos industriales de CMOs. Sin embargo, a diferencia de los dispositivos CMOs estándar, añadimos una pila de compuerta metálica, que permite confinar espacialmente electrones individuales.Nuestro protocolo demuestra cómo probar y operar una bomba de electron individual basada en puntos cuánticos. El ingrediente clave para su éxito consiste en lograr controlar el potencial electrostático del punto, así como la transparencia de las barreras de túnel. Normalmente se utilizan múltiples señales de RF para impulsar la transferencia de electrones individuales hacia y desde tdot.La gran ventaja de nuestros dispositivos multilamina con compuertas frente a otras implementaciones como dispositivos metálicos o semiconductores tres cinco, es que logramos un control exquisito sobre el confinamiento electrostático del punto cuántico. Esto ha sido clave para suprimir errores en el mecanismo de bombeo. Para crear una capa de óxido de campo sobre una oblea de silicio, tenga listo un horno de oxidación a 900 grados Celsius.Comience con una oblea de silicio de dos pulgadas debidamente limpiada. Coloque la oblea en el horno e inicie los pasos de oxidación. Los pasos de oxidación toman aproximadamente una hora y cuarto.Una vez finalizado, prepárese para depositar una capa de HDMS sobre la oblea para comenzar a crear los contactos ómicos. Para ello, coloque la oblea sobre una placa calefactora a 110 grados Celsius durante un minuto. Asimismo, vierta aproximadamente 50 mililitros de HDMS en un matraz aforado de vidrio.Cuando ambos estén listos, coloque la oblea y el vaso de precipitados en una cámara de vacío para depositar una capa de HDMS de unos pocos nanómetros de espesor sobre la oblea. Después de retirar la oblea de la cámara de vacío, trasládela a un espinador. Allí, aplique mediante centrifugado una capa de dos a cuatro micrómetros de fotoresistente tanto en la parte posterior como en la frontal de la oblea.Continúe moviendo la oblea desde el centrífugo a un alineador de máscaras. Coloque la oblea y configure la máscara para definir los contactos en este proceso. Utilice luz ultravioleta para transferir este patrón de contacto óhmico a la oblea.Después del trazado, traslade la oblea a una placa calefactora. Hornee la oblea a 110 grados Celsius durante un minuto después del horneado posterior. Revele la oblea de uno a dos minutos y enjuáguela con agua desionizada antes de llevarla a un grabador por plasma.Realice un ataque con plasma de oxígeno durante 20 minutos a 340 Millitorr con una potencia incidente de 50 vatios y menos de un vatio de potencia reflejada. Después del ataque con plasma, tenga preparada una solución de ácido fluorhídrico amortiguado en relación de 15 a uno a 30 grados Celsius.Ataque el óxido durante cuatro a cinco minutos, suponiendo una velocidad de ataque de 20 nanómetros por minuto a 30 grados Celsius. Una vez finalizado, enjuague la oblea con agua desionizada durante cinco minutos y séquela con nitrógeno seco antes de continuar. A continuación, prepare recipientes con acetona e isopropanol.Elimine la resina fotosensible sumergiendo la oblea en acetona durante cinco minutos. A continuación, enjuáguela en isopropanol durante otros cinco minutos. Transfiera la oblea seca a un horno a 1000 grados Celsius equipado con una fuente de fósforo.Coloque la oblea en el interior con flujo de gas nitrógeno durante 30 a 45 minutos, según la densidad de dopado deseada. Después de recuperar la oblea, prepárese para eliminar la capa de óxido contaminada. Tenga listo un recipiente con ácido fluorhídrico diluido en agua y otro recipiente con agua desionizada, cada uno suficiente para sumergir la oblea.Sumerja la oblea en el ácido durante tres o cuatro minutos y luego enjuáguela en agua durante 10 minutos. Devuelva la oblea al horno de oxidación mantenido a 900 grados allí. Realice los pasos de oxidación a lo largo de aproximadamente una hora y cuarto después de la oxidación.El siguiente paso consiste en formar el depósito de óxido de galio, una capa de HDMS de unos pocos nanómetros de espesor sobre la oblea. A continuación, pase a un cubrecubetas por centrifugación para aplicar una capa de dos a cuatro micrómetros de resistencia fotosensible en ambos lados de la oblea. Una vez más, lleve la oblea al alineador de máscaras allí. Exponga la oblea a luz ultravioleta para transferir el patrón requerido. Después de revelar la oblea, colóquela en un ataque con plasma de oxígeno durante 20 minutos a 340 militorr. A continuación, realice un ataque en una solución de ácido fluorhídrico tamponado en una proporción de 15 a 1 a 30 grados Celsius.Coloque la oblea en la solución durante tres a cuatro minutos, luego enjuáguela con agua desionizada durante cinco minutos. Después de secar la oblea, sumérjala en acetona durante cinco minutos. Para eliminar la resina fotosensible, enjuague la oblea con isopropanol durante cinco minutos.Después de secar la oblea en gas nitrógeno, llévela a un horno dedicado de 800 grados Celsius y colóquela dentro de los pasos de oxidación. Manténgala durante una hora hasta una hora y 15 minutos, dependiendo del espesor de óxido deseado. Antes del trazado de la puerta, la oblea debe someterse a metalización de los contactos de fuente y drenaje y ser cortada en chips individuales.Estos chips de 10 milímetros por dos milímetros también han sido diseñados con marcadores de alineación para la litografía por haz de electrones. El proceso de configuración de las compuertas de aluminio requiere tres pasadas y comienza con el recubrimiento por centrifugación. Para cada pasada, centrifugue polimetilmetacrilato, un resist de tipo cuatro, hasta un espesor de 150 a 200 nanómetros. Después del recubrimiento, transfiera el chip a una placa calefactora a 180 grados Celsius.Hornee el chip durante 90 segundos antes de continuar. Ahora transfiera el chip a un litógrafo de haces de electrones. Durante la litografía, utilice parámetros diferentes para alta y baja resolución.Este es el patrón del diseño de la marcha. En este experimento, revele la resistencia con la solución de isobutilo, cetona e isopropanol. En una proporción de uno a tres, sumerja el chip en la solución durante 40 a 60 segundos.Lave el chip con isopropanol durante 20 segundos y séquelo con nitrógeno. A continuación, lleve el chip a un evaporador térmico. Prepárese para evaporar aluminio en el primer paso.Evapore el aluminio a 0,1–0,4 nanómetros por segundo hasta alcanzar un espesor objetivo de 25 a 35 nanómetros. Tras la evaporación, proceda a retirar el metal: tenga listo un recipiente con etil dos parona sobre una placa calefactora a 80 grados Celsius y sumerja el chip durante una hora. A continuación, enjuague el chip con isopropanol durante dos minutos.Realice la oxidación del aluminio en una placa calefactora a 150 grados Celsius. Coloque el chip seco sobre la placa calefactora durante cinco a diez minutos. Complete el primer paso limpiando el chip mediante centrifugado, utilizando acetona e isopropanol a 7.500 RPM durante 30 segundos.Este esquema proporciona una visión general de lo realizado en el primer paso. Durante un segundo paso, evapore una capa de aluminio de 45 a 65 nanómetros. En el tercer paso, evapore una capa de aluminio de 75 a 90 nanómetros para obtener la pila de compuerta de tres capas.Para realizar las pruebas de integridad, es necesario montar adecuadamente un chip en una placa de circuito impreso, colocar un chip y establecer conexiones eléctricas entre este y el circuito impreso. A continuación, monte la placa de circuito impreso en una sonda tipo dip. Conecte la sonda para permitir la conexión eléctrica con las compuertas del dispositivo.Cuando la sonda esté lista, obtenga un recipiente que contenga helio líquido e introduzca lentamente la sonda para evitar una ebullición excesiva del helio. Este esquema ilustra las conexiones para la prueba de fugas. Utilizando los electrodos a temperatura ambiente, conecte a tierra todas las compuertas excepto una, que se conectará a una unidad de medición de fuente.Barra el voltaje de la unidad de medida de la fuente desde cero hasta 1,5 voltios en pasos de 0,1 voltios para medir y registrar la corriente. Si no se detecta corriente, el dispositivo aprueba la prueba de fuga. Para la siguiente prueba, conecte cada compuerta a una fuente de voltaje de corriente continua variable.Conecte la línea de fuente al puerto de entrada de un amplificador de detección. También conecte la línea de drenaje a la fuente de voltaje CA integrada del amplificador de detección. Mida las características de encendido aumentando simultáneamente los voltajes de compuerta aplicados a BL, br, pl, sl y DL, manteniendo C uno y C dos conectados a tierra.Registre las características de encendido del dispositivo. Esta es una traza de ejemplo para esta medición. A continuación, reduzca individualmente cada voltaje de compuerta para registrar sus características de corte, en las que se disminuye gradualmente este BL de medición.Aquí se muestran nuestros resultados representativos de las características de activación e interrupción en la gráfica. La corriente alterna RMS de fuente-drenaje se muestra como función del voltaje de compuerta. Las compuertas están etiquetadas en el esquema.Los contactos de fuente y drenaje están conectados a un amplificador de detección con una excitación de 50 microvoltios RMS a aproximadamente 113 hercios, y las compuertas están conectadas a un banco de baterías de voltaje controlable modular. La compuerta C uno y C dos se mantienen en cero voltios, mientras que las demás se mantienen en dos voltios. Esta es una medición representativa de la corriente entre fuente y drenaje representada en un espectro de color en función del sesgo entre fuente y drenaje y del voltaje de la compuerta de émbolo.Cuando se forma un quantum. bajo la compuerta de émbolo, revela claramente la firma característica del bloqueo de ulam. Se puede lograr la bomba de un solo electrón cuando un dispositivo opera en una plataforma de medición a temperatura de miliKelvin equipada con líneas eléctricas de alta frecuencia.En este experimento, el dispositivo se activa con dos señales sinusoidales de 10 megahercios aplicadas en la barrera de entrada y en la compuerta de plunger. Las mesetas características de corriente en múltiplos enteros de la carga del electrón y la frecuencia son la firma de las transferencias cuantizadas de carga. La mayoría de los parámetros del proceso descritos en este protocolo pueden variar dependiendo de las herramientas de fabricación utilizadas, así como del tipo de sustrato de silicio.Cantidades como la dosis de exposición de litografía o el tiempo de revelado, grabado o duración de la oxidación deben calibrarse y probarse cuidadosamente para garantizar un rendimiento confiable. Durante el flujo del proceso de fabricación, es crucial evitar la contaminación cruzada entre los equipos de fabricación para diferentes procesos. Para evitar esto, contamos con varias herramientas dedicadas exclusivamente al procesamiento de silicio, como evaporadores metálicos, hornos de oxidación y baños de HF.Los resultados mostrados para la cuantización actual se tomaron a una frecuencia de conducción relativamente alta de 10 megahercios, para la cual el ajuste de los parámetros experimentales puede realizarse rápidamente. En la práctica, es deseable operar la bomba a varios cientos de megahercios. Es importante mencionar que esto generalmente requiere una optimización de parámetros mucho más fina y más lenta.Tras seguir el proceso de fabricación y las técnicas de medición descritas en este video, hemos logrado generar una corriente eléctrica microscópica con niveles de precisión récord entre los sistemas basados en silicio. Esto representa una enorme promesa para la futura redefinición de la unidad de corriente, basada únicamente en principios mecánico-cuánticos. Pulso. Actualmente estamos estudiando la posibilidad de sustituir las compuertas metálicas convencionales en nuestros dispositivos por silicio policristalino.Esto probablemente suprime el ruido de carga de fondo que actualmente observamos. Nuestro objetivo es lograr la estabilidad y precisión mejoradas resultantes de la bomba de electrones. Luego, cumpliremos con los requisitos meteorológicos extremos de un nuevo patrón mundial de corriente.Las técnicas que hemos presentado en este video muestran el gran potencial de la nanotecnología basada en silicio para dispositivos cuánticos. El silicio está atrayendo cada vez más interés como material de elección para la bomba de carga, debido al atractivo de implementar un nuevo estándar de corriente utilizando procesos de silicio compatibles con la industria, lo que se beneficiaría de las técnicas de integración muy bien establecidas disponibles desde un principio para la escalabilidad del sistema.

silicon-metal-oxide-semiconductor-quantum-dots-for-single-electron

Research

Investigación

JoVE Journal

Engineering

Ingeniería

Se describe la preparación de puntos cuánticos coloidales con un tamaño minimizado hidrodinámico para imágenes de fluorescencia de una sola molécula. En comparación con los puntos cuánticos, estas nanopartículas son similares en tamaño a las proteínas globulares y están optimizados para el brillo de una sola molécula, la estabilidad contra la fotodegradación, y la resistencia a la unión no específica a proteínas y células.

Compact Puntos Cuánticos for Imaging sola molécula

En este trabajo se presenta un protocolo detallado para la fabricación de puertas definidas por puntos cuánticos semiconductores laterales en heteroestructuras de arseniuro de galio. Estos dispositivos a nanoescala se utilizan para atrapar a pocos electrones para su uso como bits cuánticos en el procesamiento de información cuántica o de otros experimentos mesoscópicas tales como mediciones de conductancia coherentes.

Nanofabrication de Puerta definidos GaAs / AlGaAs laterales puntos cuánticos

Se logra excitación resonante de un punto cuántico uno mismo-montado único modo ortogonal a la modalidad de colección de fluorescencia de excitación. Demostrar un método utilizando la guía de onda y modos de Fabry-Perot de una microcavidad planar que rodea los puntos cuánticos. El método permite total libertad en la polarización de la detección.

Fluorescencia de resonancia de un punto cuántico de InGaAs en una cavidad plana usando detección y excitación ortogonal

Demostrar un método totalmente electrónico para observar la dinámica de carga resuelto nanosegundo de los átomos del dopant en silicio con un microscopio de efecto túnel.

Totalmente electrónico resuelto nanosegundo túnel microscopía: Facilitar la investigación de Dopant solo carga dinámica

Aquí, presentamos un protocolo para controlar el número de portador en sólidos mediante el electrolito.

Campo eléctrico Control de Estados electrónicos en WS2 nanodispositivos de electrolito que bloquean

Se presenta un protocolo para la fabricación de alto rendimiento, puros azul basada en ZnCdS/ZnS quantum puntos diodos emisores de luz utilizando un cátodo de aluminio autoxidized.

Inyección electrónica mejorada y el confinamiento de excitón de punto cuántico de puro azul diodos emisores de luz mediante la introducción de cátodo de aluminio parcialmente oxidadas

Circuitos integrados cuánticos (QIC) que consisten en una matriz de uniones Josephson planas y balísticas (JJJ) basadas en In0.75Ga0.25Como gas electrónico bidimensional (2DEG) se demuestra. Dos métodos diferentes para la fabricación de los JJ y QIC bidimensionales (2D) son discutidos seguidos por la demostración de mediciones de transporte cuántico en temperaturas sub-Kelvin.

Circuitos integrados cuánticos escalables en plataforma de gas electrónico bidimensional superconductor

La memoria de eco de gradiente es un protocolo para el almacenamiento de estados cuánticos ópticos de la luz en los conjuntos atómicos. Memoria cuántica es un elemento clave de un repetidor cuántico, lo que puede ampliar el rango de distribución de claves cuánticas. Planteamos el funcionamiento del sistema cuando se implementa en un conjunto de átomos de 3 niveles.

Gradient Echo Memoria Quantum en Warm Atómica Vapor

Sonda de barrido espectroscopía capacitancia solo electrón facilita el estudio del movimiento de un solo electrón en regiones bajo la superficie localizados. Un circuito de carga-detección sensible se incorpora en un microscopio de sonda de barrido criogénico para investigar pequeños sistemas de átomos de dopante debajo de la superficie de las muestras de semiconductores.

Sonda de barrido de un solo electrón espectroscopia de capacitancia

Una técnica fue desarrollada que elimina películas Ni / Au contactos de metal de su sustrato para permitir la exploración y caracterización del contacto / sustrato y las interfaces de contacto / NW de dispositivos individuales de nanocables de GaN.

Análisis de Contacto Interfaces para individuales GaN nanocables Dispositivos

Aprende a fabricar puntos cuánticos de silicio metal-óxido-semiconductor para bombear electrones individuales con precisión. Este método utiliza técnicas de puertas multicapa compatibles con procesos CMOS industriales.

De silicio metal-óxido-semiconductor Quantum Dots para Bombeo solo electrón

Explorar más videos