Bu içeriği görüntülemek için JoVE aboneliğiniz gereklidir. Giriş yapın veya ücretsiz denemenizi bugün başlatın.

Yöntem makalesi

Silikon Üzerinde Yarı Silindirik Boşluklu Germanyum Epitaksiyel Tabakalarında Çıkığın Azaltılması için Teorik Hesaplama ve Deneysel Doğrulama

2.3K görüntülenme

⸱

DOI:

10.3791/58897

⸱

17 Temmuz 2020

 ,  ,  , 
1Department of Materials Engineering, The University of Tokyo, 2Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology, 3Department of Materials Science and Engineering, Massachusetts Institute of Technology

Bu makalede

Özet

Silikon üzerinde yarı silindirik boşluklar bulunan germanyum epitaksiyel tabakalarındaki diş açma çıkığı (TD) yoğunluğunun azaltılması için teorik hesaplama ve deneysel doğrulama önerilmiştir. TD'lerin ve yüzeyin görüntü kuvveti ile etkileşimine dayalı hesaplamalar, TD ölçümleri ve TD'lerin iletim elektron mikroskobu gözlemleri sunulmaktadır.

Özet

Epitaksiyel germanyumda (Ge) silikon (Si) üzerindeki diş açma çıkığı yoğunluğunun (TDD) azaltılması, monolitik olarak entegre fotonik devrelerin gerçekleştirilmesinde en önemli zorluklardan biri olmuştur. Bu yazıda TDD'nin azaltılması için yeni bir modelin teorik hesaplama ve deneysel doğrulama yöntemleri açıklanmaktadır. Teorik hesaplama yöntemi, TD'lerin ve seçici epitaksiyel büyümenin (SEG) düzlemsel olmayan büyüme yüzeylerinin çıkık görüntü kuvveti açısından etkileşimine dayanan diş açma çıkıklarının (TD'ler) bükülmesini tanımlar. Hesaplama, SiO2 maskelerindeki boşlukların varlığının TDD'yi azaltmaya yardımcı olduğunu ortaya koymaktadır. Deneysel doğrulama, ultra yüksek vakumlu kimyasal buhar biriktirme yöntemi ve aşındırma ve kesitsel iletim elektron mikroskobu (TEM) yoluyla yetiştirilen Ge'nin TD gözlemleri kullanılarak germanyum (Ge) SEG ile tanımlanır. TDD azalmasının, SiO2 SEG maskeleri ve büyüme sıcaklığı üzerinde yarı silindirik boşlukların varlığından kaynaklanacağı kuvvetle önerilmektedir. Deneysel doğrulama için, yarı silindirik boşluklara sahip epitaksiyel Ge katmanları, Ge katmanlarının SEG'si ve bunların birleşmesi sonucu oluşur. Deneysel olarak elde edilen TDD'ler, teorik modele dayanarak hesaplanan TDD'leri yeniden üretir. Kesitsel TEM gözlemleri, TD'lerin hem sonlandırılmasının hem de üretilmesinin yarı silindirik boşluklarda meydana geldiğini ortaya koymaktadır. Plan-view TEM gözlemleri, Ge'deki TD'lerin yarı silindirik boşluklarla benzersiz bir davranışını ortaya koymaktadır (yani, TD'ler SEG maskelerine ve Si substratına paralel olacak şekilde bükülmüştür).

Giriş

Epitaxial Ge on Si, Ge optik iletişim aralığında (1.3-1.6 μm) ışığı algılayabildiği / yayabildiği ve Si CMOS (tamamlayıcı metal oksit yarı iletken) işleme teknikleriyle uyumlu olduğu için aktif bir fotonik cihaz platformu olarak önemli ilgi görmüştür. Bununla birlikte, Ge ve Si arasındaki kafes uyumsuzluğu% 4.2 kadar büyük olduğundan, Si üzerindeki Ge epitaksiyel katmanlarında ~ 109 /cm2 yoğunlukta diş açma çıkıkları (TD'ler) oluşur. Ge fotonik cihazlarının performansları TD'ler tarafından bozulur, çünkü TD'ler Ge fotodetektörlerinde (PD'ler) ve modülatörlerde (MOD'lar) taşıyıcı üretim merkezleri olarak ve lazer diyotlarda (LD'ler) taşıyıcı rekombinasyon merkezleri olarak çalışır. Buna karşılık, PD'lerde ve MOD'larda ters kaçak akımı (Jsızıntısı) 1,2,3'te ve LD'lerde 4,5,6'da eşik akımını (J th) artıracaklardı.

Ge on Si'de TD yoğunluğunu (TDD) azaltmak için çeşitli girişimlerde bulunulduğu bildirilmiştir (Ek Şekil 1). Termal tavlama, TDD'lerin hareketini uyararak TDD'nin tipik olarak 2 x 107/cm2'ye düşürülmesine yol açar. Dezavantajı, Si ve Ge'nin olası birbirine karışması ve fosfor 7,8,9 gibi Ge'deki katkı maddelerinin dışarı difüzyonudur (Ek Şekil 1a). SiGe derecelendirilmiş tampon tabakası 10,11,12, kritik kalınlıkları arttırır ve TDD'nin tipik olarak 2 x 10 6/cm2'ye düşürülmesine yol açan TD'lerin oluşumunu bastırır. Buradaki dezavantaj, kalın tamponun Ge cihazları ve altındaki Si dalga kılavuzları arasındaki ışık bağlantısı verimliliğini azaltmasıdır (Ek Şekil 1b). En boy oranı yakalama (ART)13,14,15, seçici bir epitaksiyel büyüme (SEG) yöntemidir ve tank avcılarını kalın SiO2 siperlerinin yan duvarlarında, tipik olarak <1 x 10 6/cm2'ye yakalayarak TD'leri azaltır. ART yöntemi, Si'nin çok üzerinde bulunan ve aynı dezavantaja sahip olan SiO 2 maskeleri üzerinde Ge'deki TDD'yi azaltmak için kalın bir SiO2 maskesi kullanır (Ek Şekil 1b, 1c). Si sütun tohumlarında Ge büyümesi ve16,17,18 tavlama, ART yöntemine benzer, yüksek en boy oranı ile TD yakalamayı sağlar Ge büyümesi, <1 x 105 /cm2'ye. Bununla birlikte, Ge birleşmesi için yüksek sıcaklıkta tavlama, Ek Şekil 1a-c'de (Ek Şekil 1d) aynı dezavantajlara sahiptir.

Yukarıda belirtilen yöntemlerin dezavantajlarından arındırılmış olan Si üzerinde düşük TDD Ge epitaksiyel büyümesi elde etmek için, SEG Ge büyümesinde şimdiye kadar bildirilen aşağıdaki iki temel gözleme dayanarak birleşmeye bağlı TDD indirgemesi19,20 önerdik 7,15,21,22,23 : 1) TD'ler büyüme yüzeylerine normal olacak şekilde bükülür (kesitsel iletim elektron mikroskobu (TEM) tarafından gözlenir) ve 2) SEG Ge katmanlarının birleşmesi, SiO2 maskeleri üzerinde yarı silindirik boşlukların oluşmasına neden olur.

TD'lerin büyüme yüzeyinden gelen görüntü kuvveti nedeniyle büküldüğünü varsaydık. Ge on Si durumunda, görüntü kuvveti, serbest yüzeylerden 1 nm uzaklıktaki vida çıkıkları ve kenar çıkıkları için sırasıyla 19 GPa ve 1,86 GPa kesme gerilmeleriüretir. Hesaplanan kayma gerilimleri, Ge24'te 60° çıkıklar için bildirilen 0,5 GPa'lık Peierls geriliminden önemli ölçüde daha büyüktür. Hesaplama, Ge SEG katmanlarında TDD azalmasını nicel olarak öngörmektedir ve SEG Ge büyümesi19 ile iyi bir uyum içindedir. TD'lerin TEM gözlemleri, Si20'de sunulan SEG Ge büyümesindeki TD davranışlarını anlamak için gerçekleştirilir. Görüntü kuvveti kaynaklı TDD indirgemesi, herhangi bir termal tavlama veya kalın tampon katmanından arındırılmıştır ve bu nedenle fotonik cihaz uygulaması için daha uygundur.

Bu makalede, önerilen TDD indirgeme yönteminde kullanılan teorik hesaplama ve deneysel doğrulama için özel yöntemler açıklanmaktadır.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Protokol

1. Teorik hesaplama prosedürü

  1. TD'lerin yörüngelerini hesaplayın. Hesaplamada, SEG maskelerinin TDD indirgemesi üzerindeki ART etkisini göz ardı edecek kadar ince olduğunu varsayalım.
    1. Büyüme yüzeylerini belirleyin ve bunları denklem (ler) ile ifade edin. Örneğin, Ek Video 1a ve Eq. (1)'de gösterildiği gibi, bir SEG Ge katmanının yuvarlak şekilli bir kesitinin zaman evrimini, zaman evrimi parametresi n = i, SEG Ge yükseklikleri (h i) ve SEG Ge yarıçapları (ri) ile ifade edin:
      figure-protocol-1
    2. Büyüme yüzeylerinde rastgele bir konum için normal yönleri belirleyin. Yuvarlak şekilli kesit SEG Ge için, (x i, yi) figure-protocol-2adresindeki normal çizgiyi, Ek Video 1b'de kırmızı çizgi olarak gösterildiği gibi tanımlayın. Ardından, aşağıdaki eşzamanlı denklemleri çözerek TD'nin kenarını (x i+1 , y i+1) noktasından (x i, yi) elde edin:
      figure-protocol-3
    3. Ek Video 1c'de gösterildiği gibi TD neslinin konumuna (x0, 0) bağlı olarak bir TD'nin yörüngesini hesaplayın. Başka bir deyişle, keyfi bir TD için bir yörünge, yukarıda açıklanan yöntemle hesaplanabilir.
    4. TD'lerin alt yüzeye nüfuz ettiğini ve TDD'nin azalmasına katkıda bulunduğunu varsayarak TDD'yi hesaplayın (yani, SEG Ge katmanlarının birleştiği noktanın altındaki TD'ler yarı silindirik boşluklar tarafından hapsedilir ve asla üst yüzeyde görünmez).

2. Deneysel doğrulama prosedürü

  1. SEG maskesi hazırlama
    1. SEG maskelerinin imalatı öncesinde bir tasarım dosyası hazırlayarak Ge büyüme alanlarını tanımlayın. Bu çalışmada, ticari yazılım (örneğin, AutoCAD) kullanarak [110] yönüne hizalanmış çizgi ve boşluk desenleri ve 4 mm genişliğinde kare şeklindeki Si pencere alanları hazırlayın.
    2. Yazılımı kullanarak SEG maskelerinin (özellikle Wpenceresi ve Wmaskesi) tasarımını belirleyin. Wpenceresi pencere genişliğidir (Si tohum genişliği) ve Wmaskesi SiO2 maske genişliğidir, böylece SEG Ge katmanları bitişik olanlarla birleşebilir. Dikdörtgen veya çok çizgili dosya → yapısını aç'ı tıklatarak dikdörtgenler çizerek Wpenceresini → Wmaskesini belirleyin.
      NOT: Dikdörtgenlerin genişliği Wpenceresine dönüşür ve dikdörtgenlerin aralığı Wmaskesine dönüşür. Bu çalışmada, Wpenceresi ve Wmaskesinin minimum değerleri sırasıyla 0,5 μm ve 0,3 μm'dir ve bunlar kullanılan EB litografi sistemindeki çözünürlükle sınırlıdır.
    3. Referans olarak, battaniye alanları olarak kabul edilen D genişliğinde 4 mm kare şeklindeki Si pencere alanları çizin. Kare şeklindeki Si penceresini çizmek için dikdörtgen veya çok çizgili dosya → yapısını aç seçeneğini → . Çizgi ve boşluk desenlerini ve 4 mm kare battaniye alanını hazırlamak için Şekil 1'de gösterilen şemaları kullanın.
    4. B katkılı p-Si (001) substratlarını 1-100 Ω∙cm dirençle hazırlayın. Bu çalışmada, 4 inçlik Si substratları kullanın. Substrat yüzeylerini gerektiğinde Piranha çözeltisi (20 mL% 30 H 2 O2 ve 80 mL%96H2S04 karışımı) ile temizleyin.
    5. Bir tüp fırının kapağını açın ve Si substratlarını bir cam çubuk kullanarak fırına yükleyin. Bu çalışmada, bir seferde 10 Si substratını oksitleyin.
    6. Gaz vanasını açarak N2 gazını fırına üflemeye başlayın. Ardından, valfi kontrol ederek gaz akış hızını 0,5 L / m'ye ayarlayın.
    7. Programı değiştirerek tavlama sıcaklığını ayarlayın. Bu çalışmada, "desen adımı (mod 2)" kullanın ve işlem sıcaklığını 900 ° C'ye ayarlayın. Ardından, çalıştırmak → işlevi iterek programı çalıştırın.
    8. Sıcaklık 900 ° C'ye ulaştığında, kuru N2 valfini kapatın, kuru O2 valfini açın (O2 akışı = 1 L / m) ve 2 saat saklayın.
      NOT: 2.1.9-2.1.16 arasındaki adımları sarı bir odada gerçekleştirin.
    9. Oksitlenmiş Si substratlarını bir spin kaplayıcı kullanarak bir yüzey aktif madde (OAP) ile kaplayın ve daha sonra bir ocak plakasında 90 s boyunca 110 ° C'de pişirin.
    10. Yüzey aktif madde kaplamasından sonra, Si substratlarını bir spin kaplayıcı kullanarak bir fotodirençle (örneğin, ZEP520A) kaplayın ve ardından bir ocak plakası üzerinde 5 dakika boyunca 180 ° C'de pişirin.
    11. Si substratlarını yüzey aktif madde ile yükleyin ve fotodirenci bir elektron ışını (EB) yazıcısına yükleyin.
    12. EB yazıcıdaki tasarım dosyasını (adım 2.1.2'de hazırlanmıştır) okuyun ve bir işlem dosyası (WEC dosyası) oluşturun. WEC dosyasında doz miktarını 120 μC/cm2 olarak ayarlayın. Alt tabaka yüklemesi bittiğinde, tek pozlama düğmesine tıklayarak EB pozlaması gerçekleştirin.
    13. Pozlama bittiğinde gofret taşı → boşalt'ı tıklatarak alt tabakayı EB yazıcıdan boşaltın.
    14. Bir taslak odasında bir fotodirenç geliştiricisi (ZED) ve geliştirici (ZMD) için bir durulama hazırlayın. Maruz kalan Si substratlarını oda sıcaklığında 60 s boyunca geliştiriciye batırın.
    15. Si substratlarını geliştiriciden çıkarın ve ardından substratıN2 gazı ile kurulayın.
    16. Geliştirilen Si substratlarını, 90 s boyunca 110 ° C'de pişirmek için bir ocak üzerine koyun.
    17. EB'ye maruz kalma ve geliştirme sonucunda havaya maruz kalan SiO2 katmanlarının bir kısmını çıkarmak için Si substratlarını 1 dakika boyunca tamponlanmış bir hidroflorik aside (BHF-63SE) batırın.
    18. Fotodirenci, 15 dakika boyunca organik bir fotodirenç sökücüye (örneğin, Hakuri-104) batırarak Si substratlarından çıkarın.
    19. Pencere bölgelerindeki ince doğal oksidi çıkarmak ancak SiO2 maskelerini korumak için Si substratlarını% 0,5 seyreltilmiş hidroflorik aside 4 dakika batırın. Daha sonra Ge'yi büyütmek için ultra yüksek vakumlu kimyasal buhar biriktirme (UHV-CVD) odasına yükleyin. Şekil 2'de mevcut çalışmada kullanılan UHV-CVD sistemi görülmektedir.
  2. Epitaksiyel Ge büyümesi
    1. Si substratını SEG maskeleriyle (adım 2.1'deki gibi imal edilmiştir) bir yük kilidi odasına yükleyin.
    2. Çalışma bilgisayarında gösterilen Tarif sekmesinde arabellek/ana büyüme sıcaklığını ayarlayın. Ge'nin ana büyümesinin sürelerini belirleyin, böylece SEG Ge katmanları bitişik olanlarla birleşir. Ana büyüme sürelerine karar vermek için, düzlem içi / yanal yöndeki büyümeyi belirleyen {113} düzlemde Ge'nin büyüme oranını göz önünde bulundurun26. Bu çalışmada, ana büyüme sürelerini sırasıyla 650 °C ve 700 °C için 270 dakika ve 150 dakika olarak ayarlayın.
    3. Ana pencerede başlat'a tıklayın ve ardından Si substratı otomatik olarak büyüme odasına aktarılır.
      NOT: Epitaksiyel Ge büyümesi protokolü (adım 2.2.4-2.2.7) otomatik olarak işlenir.
    4. Yüklü Si substratı üzerinde düşük sıcaklıkta (≈380 °C) Ge tamponunu büyütün. Kaynak gaz olarak Ar'da% 9 oranında seyreltilmiş GeH 4 kullanın ve tampon büyümesi sırasında GeH4'ün kısmi basıncını 0,5 Pa boyunca tutun.
    5. Ge ana katmanını yüksek bir sıcaklıkta büyütün. Ana büyüme sırasında GeH4'ün kısmi basıncını 0.8 Pa için tutun. Bu çalışmada, SEG Ge'yi yuvarlak şekilli bir kesit ve {113} yönlü bir kesit 25 ile karşılaştırmak için ana büyüme sıcaklığı için650 ve 700 ° C'lik iki farklı sıcaklık kullanın.
      NOT: (001) düzleminde Ge'nin büyüme hızı, sıcaklıktan bağımsız olarak 11,7 nm/dak idi.
    6. SEG Ge'nin evrimini ve birleşmesini görselleştirmek için, başka bir Si substratı üzerine 10-nm-kalınlığında Si0.3Ge0.7 sınır katmanlarının periyodik olarak yerleştirilmesiyle Ge büyümesini gerçekleştirin. Si0.3Ge0.7 katmanları Si2H6 ve GeH4 gazları kullanılarak oluşturulmuştur. Si 0.3 Ge 0.7 katmanlı büyüme sırasında, Si2H6 gazının kısmi basıncını 0.02 Pa'ya ve GeH4 gazının kısmi basıncını0.8Pa'ya ayarlayın.
    7. Si substratı otomatik olarak büyüme odasından yük kilit odasına aktarıldığından, yük kilit odasını havalandırın ve Si substratını manuel olarak boşaltın.
  3. Aşınma çukuru yoğunluğu (EPD) ölçümleri
    1. Ultrasonik temizleme makinesi kullanarak 67 mL CH 3 COOH'da32mg I2'yi çözün.
    2. I2 çözünmüş CH 3 COOH, 20 mL HNO3ve 10 mL HF'yi karıştırın.
    3. Ge-grown Si substratlarını, kazınmış çukurlar oluşturmak için CH3 COOH / HNO3 / HF / I2 çözeltisine 5-7 s için batırın.
    4. Kazınmış çukurların başarıyla oluşturulduğundan emin olmak için kazınmış Ge yüzeylerini optik mikroskopla (tipik olarak 100x) gözlemleyin.
    5. Kazınmış çukurları saymak için bir atomik kuvvet mikroskobu (AFM) kullanın. Kazınmış Ge örneğini bir AFM aşamasına yerleştirin ve ardından otomatik yaklaşıma tıklayarak proba yaklaşın.
    6. AFM ile entegre edilmiş optik bir mikroskop kullanarak gözlem alanına karar verin ve beş farklı 10 μm x 10 μm alanı tarayın. Genlik sönümleme faktörü otomatik olarak belirlenir.
  4. TEM gözlemleri
    1. Odaklanmış bir Ge iyon ışını (FIB mikro örnekleme yöntemi)27 kullanarak birleşik/battaniye Ge katmanlarından TEM örneklerini alın.
    2. TEM numunelerini Ar iyonları kullanarak bir iyon öğütme sisteminde cilalayın. Bu çalışmada, kesitsel gözlemler için TEM örneklerini [110] yönünde 150-500 nm ve plan-görünüm gözlemleri için [001] yönünde 200 nm olacak şekilde inceltmiştir.
    3. Plan görünümlü TEM örnekleri için, Ge katmanlarının üst yüzeylerini amorf katmanlarla koruyun ve ardından Ge katmanlarının alt (alt tabaka) tarafından aşağı doğru inceltin.
    4. 200 kV'luk bir ivme voltajı altında TEM gözlemleri yapın. Kalın (500 nm) TEM örneklerini gözlemlemek için kesitsel parlak alan taramalı TEM (STEM) gözlemleri gerçekleştirin.
    5. Si0,3 Ge 0,7sınır katmanlarına sahip birleşik bir Ge için,200 kV'luk bir ivme voltajı altında kesitsel yüksek açılı dairesel karanlık alan (HAADF) STEM gözlemleri gerçekleştirin.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Sonuçlar

Teorik Hesaplama

Şekil 3, 6 tür birleşik Ge katmanındaki TD'lerin hesaplanan yörüngelerini göstermektedir: burada, diyafram açıklığı oranını (APR) Wpenceresi / (Wpenceresi + Wmaskesi) olarak tanımlıyoruz. Şekil 3a , yuvarlak şekilli bir SEG orijinli birleşmiş APR = 0.8 Ge'sini göstermektedir. Burada 2/6 tank avcısı tuzağ...

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Tartışma

Bu çalışmada 4 x 107/cm2'lik TDD deneysel olarak gösterilmiştir. TDD'nin daha da azaltılması için, protokolde temel olarak 2 kritik adım vardır: SEG maskesi hazırlama ve epitaksiyel Ge büyümesi.

Şekil 4'te gösterilen modelimiz, APR, W pencere/(Wpencere + W maskesi) 0,1 kadar küçük olduğunda birleştirilmiş Ge'de TDD'nin 107/cm2'den daha düşük bir değere düşürülebileceğini göstermektedir. T...

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Açıklamalar

Yazarların açıklayacak hiçbir şeyleri yoktur.

Teşekkürler

Bu çalışma, Japonya Eğitim, Kültür, Spor, Bilim ve Teknoloji Bakanlığı'ndan (MEXT) Japonya Bilimi Geliştirme Derneği (JSPS) KAKENHI (17J10044) tarafından finansal olarak desteklenmiştir. Üretim süreçleri "Nanoteknoloji Platformu" (proje No. 12024046), MEXT, Japonya tarafından desteklenmiştir. Yazarlar, TEM gözlemleri konusundaki yardımları için Tokyo Üniversitesi'nden Bay K. Yamashita ve Bayan S. Hirata'ya teşekkür eder.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Malzemeler

Bu makalede kullanılan malzemelerin listesi
AdŞirketKatalog numarasıYorumlar
AFMSII NanoteknolojiSPI-3800N
BHFDAIKINBHF-63U
CAD tasarımıAUTODESKAutoCAD 2013Yazılım
CH3COOHKanto-KagakuiçinAsetik Asit
CVDCanon ANELVAI-2100 SRE
GeliştiriciZEONZED
Geliştirici durulamaZEONZMD
EB yazıcıADVANTESTF5112+VD01
FırınKoyo Termo SistemKTF-050N-PA
HF, %0,5Kanto-Kagaku%0,5 HF
HF, %50Kanto-Kagaku%50 HF
HNO<3> %61Kanto-KagakuHNO3 1.38Elektronik
için I2Kanto-Kagakuİyot 100g
PhotoresistZEONZEP520A
Fotorezist sökücüTokyo OhkaHakuri-104
Yüzey Aktif MaddeTokyo OhkaOAP
TEMJEOLJEM-2010HC
Elektronik

Kaynaklar

  1. Giovane, L. M., Luan, H. C., Agarwal, A. M., Kimerling, L. C. Correlation between leakage current density and threading dislocation density in SiGe p-i-n diodes grown on relaxed graded buffer layers. Applied Physics Letters. 78 (4), 541-543 (2001).
  2. Wang, J., Lee, S. Ge-photodetectors for Si-based optoelectronic integration. Sensors. 11, 696-718 (2011).
  3. Ishikawa, Y., Saito, S. Ge-on-Si photonic devices for photonic-electronic integration on a Si platform. IEICE Electronics Express. 11 (24), 1-17 (2014).
  4. Cai, Y. Materials science and design for germanium monolithic light source on silicon, Ph.D. dissertation. , Dept. Mater. Sci. Eng., Massachusetts Inst. Technol. Cambridge, MA, USA. (2009).
  5. Wada, K., Kimerling, L. C. Photonics and Electronics with Germanium. , Wiley. Hoboken, NJ, USA. 294(2015).
  6. Higashitarumizu, N., Ishikawa, Y. Enhanced direct-gap light emission from Si-capped n+-Ge epitaxial layers on Si after post-growth rapid cyclic annealing: Impact of non-radiative interface recombination toward Ge/Si double heterostructure lasers. Optics Express. 25 (18), 21286-21300 (2017).
  7. Luan, H. C., et al. High-quality Ge epilayers on Si with low threading-dislocation densities. Applied Physics. Letters. 75 (19), 2909-2911 (1999).
  8. Nayfeha, A., Chui, C. O., Saraswat, K. C. Effects of hydrogen annealing on heteroepitaxial-Ge layers on Si: Surface roughness and electrical quality. Applied Physics Letters. 85 (14), 2815-2817 (2004).
  9. Choi, D., Ge, Y., Harris, J. S., Cagnon, J., Stemmer, S. Low surface roughness and threading dislocation density Ge growth on Si (001). Journal of Crystal Growth. 310 (18), 4273-4279 (2008).
  10. Currie, M. T., Samavedam, S. B., Langdo, T. A., Leitz, C. W., Fitzgerald, E. A. Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing. Applied Physics Letters. 72 (14), 1718-1720 (1998).
  11. Liu, J. L., Tong, S., Luo, Y. H., Wan, J., Wang, K. L. High-quality Ge films on Si substrates using Sb surfactant-mediated graded SiGe buffers. Applied Physics Letters. 79 (21), 3431-3433 (2001).
  12. Yoon, T. S., Liu, J., Noori, A. M., Goorsky, M. S., Xie, Y. H. Surface roughness and dislocation distribution in compositionally graded relaxed SiGe buffer layer with inserted-strained Si layers. Applied Physics Letters. 87 (1), 012014(2005).
  13. Langdo, T. A., Leitz, C. W., Currie, M. T., Fitzgerald, E. A., Lochtefeld, A., Antoniadis, D. A. High quality Ge on Si by epitaxial necking. Applied Physics Letters. 76 (25), 3700-3702 (2000).
  14. Park, J. S., Bai, J., Curtin, M., Adekore, B., Carroll, M., Lochtefeld, A. Defect reduction of selective Ge epitaxy in trenches on Si(001) substrates using aspect ratio trapping. Applied Physics Letters. 90 (5), 052113(2007).
  15. Fiorenza, J. G., et al. Aspect ratio trapping: A unique technology for integrating Ge and III-Vs with silicon CMOS. ECS Transactions. 33 (6), 963-976 (2010).
  16. Salvalaglio, M., et al. Engineered Coalescence by Annealing 3D Ge Microstructures into High-Quality Suspended Layers on Si. Applied Materials & Interfaces. 7 (34), 19219-19225 (2015).
  17. Bergamaschini, R., et al. Self-aligned Ge and SiGe three-dimensional epitaxy on dense Si pillar arrays. Surface Science Reports. 68 (3), 390-417 (2013).
  18. Isa, F., et al. Highly Mismatched, Dislocation-Free SiGe/Si Heterostructures. Advanced Materials. 28 (5), 884-888 (2016).
  19. Yako, M., Ishikawa, Y., Wada, K. Coalescence induced dislocation reduction in selectively grown lattice-mismatched heteroepitaxy: Theoretical prediction and experimental verification. Journal of Applied Physics. 123 (18), 185304(2018).
  20. Yako, M., Ishikawa, Y., Abe, E., Wada, K. Defects and Their Reduction in Ge Selective Epitaxy and Coalescence Layer on Si With Semicylindrical Voids on SiO2 Masks. IEEE Journal of Selected Topics in Quantum Electronics. 24 (6), 8201007(2018).
  21. Park, J. S., Bai, J., Curtin, M., Carroll, M., Lochtefeld, A. Facet formation and lateral overgrowth of selective Ge epitaxy on SiO2-patterned Si(001) substrates. Journal of Vacuum Science & Technology B. 26 (1), 117-121 (2008).
  22. Bai, J., et al. Study of the defect elimination mechanisms in aspect ratio t.rapping Ge growth. Applied Physics Letters. 90 (10), 101902(2007).
  23. Montalenti, F., et al. Dislocation-Free SiGe/Si Heterostructures. Crystals. 8 (6), 257(2018).
  24. Zhang, H. L. Calculation of shuffle 60° dislocation width and Peierls barrier and stress for semiconductors silicon and germanium. European Physical Journal B. 81 (2), 179-183 (2011).
  25. Kim, M., Olubuyide, O. O., Yoon, J. U., Hoyt, J. L. Selective Epitaxial Growth of Ge-on-Si for Photodiode Applications. ECS Transactions. 16 (10), 837-847 (2008).
  26. Yako, M., Kawai, N. J., Mizuno, Y., Wada, K. The kinetics of Ge lateral overgrowth on SiO2. Proceedings of MRS Fall Meeting. , (2015).
  27. Kamino, T., Yaguchi, T., Hashimoto, T., Ohnishi, T., Umemura, K. A FIB Micro-Sampling Technique and a Site Specific TEM Specimen Preparation Method. Introduction to Focused Ion Beams. , Springer. Boston, MA. (2005).
  28. Park, J. S., et al. Low-defect-density Ge epitaxy on Si(001) using aspect ratio trapping and epitaxial lateral overgrowth. Electrochemical and Solid-State Letters. 12 (4), H142-H144 (2009).
  29. Li, Q., Jiang, Y. B., Xu, H., Hersee, S., Han, S. M. Heteroepitaxy of high-quality Ge on Si by nanoscale Ge seeds grown through a thin layer of SiO2. Applied Physics Letters. 85 (11), 1928-1930 (2004).
  30. Halbwax, M., et al. Epitaxial growth of Ge on a thin SiO2 layer by ultrahigh vacuum chemical vapor deposition. Journal of Crystal Growth. 308 (1), 26-29 (2007).
  31. Leonhardt, D., Ghosh, S., Han, S. M. Origin and removal of stacking faults in Ge islands nucleated on Si within nanoscale openings in SiO2. Journal of Applied Physics. 10 (7), 073516(2011).
  32. Takada, Y., Osaka, J., Ishikawa, Y., Wada, K. Effect of Mesa Shape on Threading Dislocation Density in Ge Epitaxial Layers on Si after Post-Growth Annealing. Japanese Journal of Applied Physics. 49 (4S), 04DG23(2010).
  33. Ishikawa, Y., Wada, K. Germanium for silicon photonics. Thin Solid Films. 518 (6), S83-S87 (2010).
  34. Nagatomo, S., Ishikawa, Y., Hoshino, S. Near-infrared laser annealing of Ge layers epitaxially grown on Si for high-performance photonic devices. Journal of Vacuum Science & Technology B. 35 (5), 051206(2017).
  35. Ayers, J. E., Schowalter, L. J., Ghandhi, S. K. Post-growth thermal annealing of GaAs on Si(001) grown by organometallic vapor phase epitaxy. Journal of Crystal Growth. 125 (1), 329-335 (1992).
  36. Wang, G., et al. A model of threading dislocation density in strain-relaxed Ge and GaAs epitaxial films on Si (100). Applied Physics Letters. 94 (10), 102115(2009).
  37. Leonhardt, D., Ghosh, S., Han, S. M. Defects in Ge epitaxy in trench patterned SiO2 on Si and Ge substrates. Journal of Crystal Growth. 335 (1), 62-65 (2011).
  38. Sammak, A., Boer, W. B., Nanver, L. K. Ge-on-Si: Single-crystal selective epitaxial growth in a CVD reactor. ECS Transactions. 50 (9), 507-512 (2012).
  39. Ishikawa, Y., Wada, K., Cannon, D. D., Liu, J., Luan, H. C., Kimerling, L. C. Strain-induced band gap shrinkage in Ge grown on Si substrate. Applied Physics Letters. 82 (13), 2044-2046 (2003).
  40. Bolkhovityanov, Y. B., Gutakovskii, A. K., Deryabin, A. S., Sokolov, L. V. Edge Misfit Dislocations in GexSi1–x/Si(001) (x~1) Heterostructures: Role of Buffer GeySi1–y (y < x) Interlayer in Their Formation. Physics of the Solid State. 53 (9), 1791-1797 (2011).
  41. Bourret, A. How to control the self-organization of nanoparticles by bonded thin layers. Surface Science. 432 (1), 37-53 (1999).
  42. Hirth, J. P., Lothe, J. Grain boundaries. Theory of Dislocations, 2nd ed. 19, Wiley. New York, NY, USA. 697-750 (1982).
  43. Mizuno, Y., Yako, M., Luan, N. M., Wada, K. Strain tuning of Ge bandgap by selective epigrowth for electro-absorption modulators. Proceedings of SPIE Photonics West, San Francisco, CA, USA. 9367, 1-6 (2015).
  44. Nam, J. H., et al. Lateral overgrowth of germanium for monolithic integration of germanium-on-insulator on silicon. Journal of Crystal Growth. 416 (15), 21-27 (2015).
  45. Fitch, J. T. Selectivity Mechanisms in Low Pressure Selective Epitaxial Silicon Growth. Journal of The Electrochemical Society. 141 (4), 1046-1055 (1994).
  46. Ye, H., Yu, J. Germanium epitaxy on silicon. Science and Technology of Advanced Materials. 15 (2), 1-9 (2014).

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Yeniden basım ve izinler

Etiketler

Threading Dislokasyon YoğunluğuGermanyum Epitaksiyel BüyümeSeçici Epitaksiyel BüyümeSilikon AltlıklarGeçirimli Elektron MikroskobuDağlanma Çukuru YoğunluğuUltra Yüksek Vakum CVDAltlık DesenlemeDislokasyon Görüntü Kuvveti
Silikon Üzerinde Yarı Silindirik Boşluklu Germanyum Epitaksiyel Tabakalarında Çıkığın Azaltılması için Teorik Hesaplama ve Deneysel Doğrulama
Bize Ulaşın
Kütüphaneye Öner

Gizlilik

Kullanım Koşulları

Politikalar

Telif Hakkı © 2026 MyJoVE Corporation. Tüm hakları saklıdır.