Gerçek Zamanlı Sobel Kenar Algılaması İçin Alt-Lineer Kaynak Ölçeklendirmesi Sağlayan Çözünürlük Uyarlamalı Bir Donanım Mimarisi

Isha Gupta; Deepti Prit Kaur; Deepali Gupta

doi:10.3791/71589

Bu içeriği görüntülemek için JoVE aboneliğiniz gereklidir. Giriş yapın veya ücretsiz denemenizi bugün başlatın.

Yöntem makalesi

Gerçek Zamanlı Sobel Kenar Algılaması İçin Alt-Lineer Kaynak Ölçeklendirmesi Sağlayan Çözünürlük Uyarlamalı Bir Donanım Mimarisi

58 görüntülenme

⸱

DOI:

10.3791/71589

⸱

28 Ağustos 2026

Isha Gupta¹ , Deepti Prit Kaur¹ , Deepali Gupta¹

¹Chitkara University Institute of Engineering and Technology, Chitkara University

Bu makalede

Özet

Bu çalışma, Ultra96-V2 heterojen platformu üzerinde Sobel kenar algılama algoritmasının FPGA tabanlı bir uygulamasını sunmakta; 256 × 256 ile 2560 × 1440 arasındaki görüntü çözünürlükleri boyunca kaynak kullanımını, gücü ve hızı değerlendirmektedir. Önerilen mimari, gerçek zamanlı görüntü işleme uygulamaları için alt-lineer kaynak ölçeklemesi sergilemektedir.

Özet

Kenar algılama, bilgisayarlı görü alanında temel bir konudur ve çeşitli uygulama alanlarının ayrılmaz bir parçası haline gelmiştir. Kenar algılama, görüntülerdeki kritik özellikler olan ve görüntülerden temel ve ayırt edici bilgilerin çıkarılmasına yardımcı olan önemli nitelikleri temsil eden kenarların tanımlanmasını sağlar. Kenar algılamanın donanım uygulaması hızlı olmalı, minimum kaynak kullanmalı, düşük güç tüketmeli ve farklı görüntü çözünürlüklerine uyarlanabilir olmalıdır. Bu çalışma, düşük çözünürlüklü bir görüntüden tam yüksek çözünürlüğe kadar değişen adaptif görüntü çözünürlüğü için Sobel kenar algılamasını uygulamakta ve modern bir heterojen Field Programmable Gate Array (FPGA) platformu olan Ultra96-V2'yi kullanmaktadır. Sonuçlar, düşük çözünürlüklü görüntüler için Look up Tables (LUTs), Flip Flops (FF), Digital Signal Processor (DSP) ve Block Memory (BRAM) dahil olmak üzere FPGA üzerindeki kaynakların yalnızca %5'inin kullanıldığını, yüksek çözünürlüklü görüntüler için ise üzerindeki kaynakların yaklaşık %23'ünün tüketildiğini ortaya koymaktadır. Bu durum, düşük çözünürlükten yüksek çözünürlüklü görüntülere geçişte kaynak kullanımındaki artışın %20'den az olduğunu göstermektedir. Ek olarak, en yüksek çözünürlük için güç tüketimi yaklaşık 2 W'tır ve maksimum çalışma frekansı yüksek çözünürlük için 136 MHz, düşük çözünürlüklü görüntüler için ise 166 MHz olarak kaydedilmiştir; bu da frekansta yalnızca %18'lik bir azalma olduğunu göstermektedir. Önerilen mimari, modern heterojen FPGA mimarisinin avantajlarından yararlanarak, piksel sayısındaki 56 katlık artışı yönetirken kaynak kullanımında %20'den az artış ve hız ile güçte %20'den az azalma ile alt-lineer kaynak ölçeklemesi sağlamaktadır. Sonuç olarak, düşük kaynak ölçeklemesi ile birleşen adaptif çözünürlük yeteneği, önerilen tasarımı yüksek kaliteli görüntü işleme gerektiren gerçek zamanlı kenar algılama uygulamaları için özellikle uygun hale getirmektedir.

Giriş

Kenar Algılama, günümüzde çeşitli uygulama alanlarında kullanılan neredeyse tüm bilgisayarlı görü tekniklerinin kritik bir unsuru haline gelmiştir¹. Kenar algılama bir öznitelik çıkarma aşamasıdır ve görüntüden, geniş bir senaryo yelpazesinde uygulanabilecek bilgilendirici ve ayırt edici ayrıntıların elde edilmesinden sorumludur². Bir görüntü içindeki kenarlar, yoğunlukta ani bir değişimin olduğu bölgeleri belirtir; bu nedenle, o görüntü hakkında önemli ve ayırt edici bilgiler sunarlar. Bu işlem, gereksiz ve ilgisiz ayrıntıların elenmesini kolaylaştırarak, yalnızca belirli uygulama için daha fazla işlenebilecek kritik ve benzersiz unsurların korunmasını sağlar.

Şekil 1'de gösterildiği gibi; kenar belirlemenin önemi, görüntü bölütleme, nesne belirleme ve tanıma, öznitelik çıkarma, görüntü iyileştirme, nesne tanımlama, tıbbi görüntüleme, gözetleme, endüstriyel otomasyon, otonom sürüş, artırılmış gerçeklik ve robotik dahil olmak üzere çeşitli görevlerdeki uygulamalarıyla vurgulanmaktadır²^,³^,⁴^,⁵^,⁶.

Sobel, Prewitt, Roberts, Canny ve diğerleri dahil olmak üzere kenar belirleme için birçok yöntem mevcuttur. Bu teknikler arasında Sobel kenar belirleme; kolay uygulanabilirliği, düşük uygulama karmaşıklığı ve kenarları belirlemedeki yüksek hassasiyeti ile öne çıkmaktadır³^,⁴^,⁵^,⁶. Görüntünün gradyanları, Sobel Kenar algoritması tarafından, aşağıda gösterildiği gibi sırasıyla Gx ve Gy çekirdekleri kullanılarak hem yatay hem de dikey yönlerde belirlenir²^,⁴.

Gx, şuradaki kenarları belirginleştirir × yönü ve Gy y yönündeki kenarları vurgular¹²^,¹³Birlikte birleştirildiklerinde, bir görüntüdeki tüm kenarları eksiksiz olarak tanımlarlar.⁶Çekirdek (kernel) ile evrişim işlemi ve kayan pencere yöntemi, bir görüntüye Sobel kenar algılama işlemini uygulamak için kullanılır. Resimden örneğin 3x3 piksellik bir pencere sırayla alınır ve merkez pikselin yeni değerini elde etmek için bu pencere filtre matrisi ile evrilir. Görüntünün tamamı aynı şekilde işlenir. Sobel kenar algılamada iki tane çekirdek kullanılır: biri x yönündeki kenarları çıkarmak için, diğeri ise y yönündeki kenarlar içindir. Tüm kenarları elde etmek için bu iki sonuç daha sonra birleştirilir. Sobel kenar algılama, bazı ön işlemelerle daha da geliştirilebilen, doğru ve güvenilir sonuçlar üretir.⁴^,⁵^,¹⁵Tam Sobel kenar belirleme işlemi şurada yorumlanmıştır: Şekil 2.

Rapor edilen tüm literatür kenar algılama alanına önemli katkılar sağlamış olsa da, rapor edilen tüm temel araştırmalar düşük görüntü çözünürlükleri üzerinde çalışmıştır; buna karşın bu makalede sunulan çalışma, düşük çözünürlüklü görüntülerden (256 × 256) tam yüksek çözünürlüklü (HD) görüntü çözünürlüğüne (2560 × 1440) kadar değişen farklı görüntü çözünürlükleri üzerinde çalışmaktadır. Sonuç olarak, Sobel kenar algılama algoritmasının farklı görüntü çözünürlükleri için donanım uygulamasının incelenmesi, değişken görüntü çözünürlüklerine sahip gerçek zamanlı senaryolara maruz kaldığında uygulamanın verimliliğini anlamak açısından kritik öneme sahiptir. Alan Programlanabilir Kapı Dizileri (FPGA), hızlı prototip geliştirme için uygunluğu ve tüm donanım konfigürasyonunu değiştirme ihtiyacı olmadan kolay tasarım modifikasyonlarına olanak tanıyan yeniden yapılandırılabilirlik gibi avantajları nedeniyle donanım uygulamaları için uygun bir platform olarak kabul edilmiştir⁶^,⁷^,⁸^,⁹^,¹⁰^,¹¹^,¹²^,¹³. Ayrıca, FPGA'lar paralel işleme ve boru hattı (pipelining) potansiyeli sunar; performans metrikleri optimize edilip platform doğrulandıktan sonra tasarım, Uygulamaya Özel Tümleşik Devrelerin (ASIC) fiili üretimine doğru ilerleyebilir¹⁴^,¹⁵. FPGA'nın bir diğer önemli özelliği, tasarımcıların herhangi bir donanımı değiştirme ihtiyacı duymadan ürün tasarımında her an modifikasyonlar yapabilmelerini sağlayan yeniden yapılandırılabilirliğidir. Tasarımcının VHDL/Verilog gibi donanım tanımlama dillerine hakim olması kaydıyla, tek yapılması gereken çipi yeniden programlamaktır ve bu işlem çok az zaman veya çaba gerektirir⁴^,⁶^,¹³^,¹⁶^,¹⁷. FPGA uygulama analizi için dikkate alınan temel parametreler hız (maksimum frekans), kaynak kullanımı ve güç verimliliğidir. FPGA alanında yayınlanan literatürün artan miktarını betimleyen Tablo 1, FPGA yayınlarının 2006'dan 2024'e kadar olan dönemde nasıl geliştiğini göstermektedir. Bu tablo, FPGA araştırma alanının artık gerçek zamanlı uygulamalara, artırılmış gerçekliğe, kenar bilişime ve diğer üst düzey uygulamalara kaydığını açıkça açıklamaktadır¹³^,¹⁴^,¹⁵^,¹⁶^,¹⁷^,¹⁸^,¹⁹^,²⁰^,²¹^,²²^,²³.

Tablo 2, 2020–2025 yılları arasından itibaren FPGA üzerinde Sobel kenar algılama uygulamalarıyla ilgili mevcut literatürde yapılan çalışmaları vurgulamaktadır. Tablo 2; kullanılan FPGA kartını, uygulanan algoritmaları, tasarım metodolojisini, bulguları, metrikleri, uygulama alanını ve atıfta bulunulan her bir makalenin zorluklarını belirtmektedir.

Yazarlar⁴, kenar algılama doğruluğunu artırmak için 8 yönlü Sobel Kenar yönteminin kullanılmasını önermişlerdir, ancak önerilen metodoloji için daha yüksek kaynak tüketimi bildirmişlerdir. Navinkumar ve ark., geleneksel Sobel kenar algılamada yer alan çarpma ve karekök gibi karmaşık matematiksel işlemleri azaltmak için bir teknik kullanarak yerleşik kaynaklardan tasarruf etmiş ve hızı artırmışlardır⁹. Yazarlar¹⁷, Gelişmiş Sürücü Destek Sistemlerinde şeritleri belirlemek için Sobel Kenar Algılama Algoritmasının kullanımını belgelemişlerdir. Amaçları, işlem süresini kısaltırken algılama hızını artırmaktı. Genel olarak, kenar algılama kullanımı, gelecekte ilgi alanı çıkarımı için güvenilir bir yöntem olarak önerilmiştir; bu durum, bir görüntünün gerekli alanının, diğer gereksiz bilgiler göz ardı edilerek çıkarılması gereken çeşitli uygulamalarda oldukça faydalı olabilir. Kolektif olarak bildirilen zorluklar arasında daha yüksek kaynak ve bellek kullanımı, gürültüye karşı hassasiyet, yüksek hesaplama maliyeti ve yüksek çözünürlüklü görüntüler için sınırlı ölçeklenebilirlik yer almaktadır⁴^,⁵^,⁶^,¹¹^,¹²^,¹³^,²¹^,²²^,²³.

Bu çalışmada, geleneksel Sobel kenar algılama algoritması uygulaması, 256 × 256 düşük çözünürlükten 2560 × 1440 tam yüksek çözünürlüğe kadar farklı görüntü çözünürlükleri için Ultra96-V2 FPGA kartı üzerinde gerçekleştirilmiştir. Ultra96-V2, yüksek performanslı uygulamalar için FPGA programlanabilirlik yeteneklerini güçlü Arm işlemci (Cortex-A53/R5) ile birleştiren bir karttır. Bu kart ilk olarak 2018 yılında piyasaya sürülmüştür ve 16 nm FinFET teknoloji düğümünü kullanmaktadır¹⁸.

Tekrarlanabilirliği sağlamak amacıyla, tüm uygulama; Yüksek Seviyeli Sentez (HLS) için Vivado HLS 2019.2 ve yerleştirme-yönlendirme (place-and-route) için Vivado 2019.2'den oluşan standart bir araç zincirinin yanı sıra Ultra96-V2 kaynakları tarafından yayınlanan PYNQ imajı kullanılarak gerçekleştirilmiştir. Sobel kenar algılama IP'sini (Fikri Mülkiyet) türetmek için HLS kodu kullanılmış; bu IP dışa aktarılarak Vivado tasarım paketine entegre edilmiştir. IP, PL (Programlanabilir Mantık) kısmına uygulanmış, FPGA'nın PS (İşleme Sistemi) kısmı ise veri transferi ve kontrol mekanizmalarından sorumlu tutulmuştur. PS'nin PL ile arayüz bağlantısı AXI protokolü üzerinden yapılmıştır. Raporlanan tüm metrikler —frekans, kaynak kullanımı ve güç— HLS tahminlerinden değil, uygulama sonrası (post-implementation) raporlardan alınmıştır. Uygulama ayarları tutarlı tutulmuş ve deneyler boyunca yalnızca görüntü çözünürlükleri değiştirilmiştir.

Bu çalışmanın önemli başarıları düşük güç tüketimi, düşük kaynak kullanımı ve yüksek hız açısından gerçekleşmiştir. Sonuçlar, yüksek çözünürlüklü görüntüler için yerleşik kaynak kullanımının %20'den az olduğunu ( %18 Look Up Tables (LUTs), %11 Flip Flops (FF), %3 bellek ve %10 DSP) göstermektedir; bu durum, kenar belirlemenin yalnızca ara bir adım olduğu herhangi bir bilgisayarlı görü sisteminde beklendiği üzere, bu görüntüler üzerinde çok daha fazla işlem entegre etmek için geniş bir imkan olduğunu belirtmektedir. Ayrıca, güç tüketimi yaklaşık 2 W ve maksimum çalışma frekansı 144 MHz olarak rapor edilmiştir. Sonuçlar, görüntü boyutlarının yaklaşık 56 kat artırılmasının kaynak kullanımını yalnızca yaklaşık %20 oranında artırdığını göstermektedir. Hız ve güç tüketimi de yine sadece yaklaşık %20 oranında düşmüştür. Bu analiz, algoritmayı önceki literatürde rapor edilmemiş farklı bir perspektiften önemli ölçüde incelemektedir ve bu nedenle uygulamanın, kenar belirleme sonrası sonraki aşamalarda gerekli olan bilgi miktarını kesinlikle azaltan küçük boyutlu/düşük çözünürlüklü görüntülerle sınırlandırmaya gerek kalmadan, gerçek zamanlı uygulamalar için oldukça uygun olduğunu göstermektedir.

Bu çalışmanın yeniliği algoritmanın kendisinde değil, HLS tabanlı uygulama tekniklerinin avantajlarından yararlanarak, geleneksel Sobel kenar algılama algoritmasının modern heterojen FPGA mimarilerinde çeşitli görüntü çözünürlükleri üzerindeki performansının değerlendirilmesine odaklanmasındadır. Bu makalenin temel katkıları, öncelikle bir FPGA üzerinde uygulanan hibrit bir metodolojinin kullanımında olup, tasarımın farklı çözünürlüklere zahmetsizce uyum sağlamasına olanak tanımak için iş yükünü mimarinin PS ve PL bölümleri arasında etkili bir şekilde dağıtmasıdır. Bir diğer katkı ise, kaynak ölçeklendirmenin görüntü çözünürlüklerindeki değişikliklerle nasıl değiştiğini değerlendirmek için yapılan deneyleri kapsamakta olup, bu durum farklı kurulumlar ve çeşitli uygulamalar genelinde performansın anlaşılmasına yardımcı olmaktadır.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Protokol

1. HLS aracında Sobel kenar algılama uygulaması

Vivado HLS 2019.2 aracını açın ve bir proje oluşturun. FPGA kartı olarak Ultra96-V2'yi seçin.
Görüntü boyutu parametresi sabitlenmemiş ve genel hale getirilmiş şekilde, Sobel kenar belirleme işlemi için C++ dilini kullanarak yüksek seviyeli dil kodunu yazın.
NOT: Görüntü genişliği ve yüksekliği sabitlenmemiş ve koda genel bir parametre olarak yazılmıştır; böylece görüntü çözünürlüğü değiştirilirken birden fazla konumda değişiklik yapma ihtiyacı olmadan kolayca güncellenebilirler.
Sobel kenar belirleme algoritması için C++ dilinde test düzeneği (test bench) kodunu yazın.
NOT: Test düzeneği, kodun test edileceği giriş görüntülerini sağlamak amacıyla yazılmıştır.
Fonksiyonel doğruluğu kontrol etmek için kodu simüle etmek amacıyla “run C simulation” seçeneğine tıklayın. Test düzeneğine bir giriş görüntüsü verin ve ardından kenarları belirginleştirilmiş bir görüntü olması gereken üretilen çıktıyı kontrol edin.
HLS kodunu sentezlemek ve Sobel kenar belirleme için IP'yi dışa aktarmak amacıyla “run C synthesis” seçeneğine tıklayın.
NOT: Sentezleme işlemi, temel olarak kodlanmış tasarımı donanım bileşenlerine eşler ve tasarımı donanım uygulaması için uyumlu ve hazır hale getirir.
Araç tarafından oluşturulan zamanlama ve kaynak kullanımı raporlarını kontrol edin ve tahmini sürenin hedeflenen süreden fazla olmadığından emin olun.
NOT: HLS platformundan alınan tüm bu sonuçlar yalnızca bir tahmindir ve gerçek parametreler ancak tasarım bir FPGA üzerinde uygulandığında hesaplanır.
Sobel kenar belirleme prosedürünün IP'sini dışa aktarmak için “export IP” seçeneğine tıklayın.
NOT: Bu IP, bir sonraki adımda Vivado aracı üzerinde FPGA uygulaması için blok diyagramı tasarlanırken kullanılır.

2. Çıkarılan HLS IP kullanılarak Ultra96-V2 FPGA Platformu üzerinde Sobel Kenar Algılamanın Uygulanması

Vivado Design Tool'u açın ve yeni bir proje oluşturun. Hedef kart olarak Ultra96-V2'yi seçin ve “Create a new block design” seçeneğine tıklayın.
HLS aracından yeni dışa aktarılan Sobel edge IP'sini içe aktarın. PS ve PL kısımları arasındaki ara birleşimi tamamlamak için gerekli diğer blokları ekleyin.
NOT: Blok diyagramı, Advanced eXtensible Interface (AXI) protokolünü kullanarak PS ve PL arasında arayüz kurmak için Zynq Ultrascale IP, Smart Connect ve işlemci sıfırlama (processor reset) gibi diğer önemli IP bloklarını da kullanır.
Blok tasarımını doğrulamak için “validate design” seçeneğine tıklayın. Araç tarafından raporlanan herhangi bir tasarım hatası olmadığından emin olun. Hata varsa, düzeltme talimatlarını izleyin ve tekrar doğrulama yapın.
NOT: Bu adım, blok diyagramında eksik bağlantı olmadığını garanti eder ancak blok tasarımının fonksiyonel doğruluğunu doğrulamaz.
Blok tasarımı için genel bir HDL kodu elde etmek üzere “create the HDL wrapper” seçeneğine tıklayın.
Raporlanan hataları kontrol etmek için tasarımı sentezlemek amacıyla “run synthesis” seçeneğine tıklayın. Hata bulunmazsa, araç başarılı sentezleme raporu verir. Başarılı sentezlemeden sonra, herhangi bir zamanlama ihlali olup olmadığını kontrol etmek için zamanlama (timing) sentez raporlarına erişin.
Zamanlama ihlallerini kontrol etmek için, hiçbir zamanlama verisinin kırmızı metinle raporlanmadığından emin olun; çünkü bu, kullanılan sürenin atanan hedef süreden daha fazla olduğunu ve dolayısıyla ihlal olduğunu belirtir.
Tasarımı uygulamak ve zamanlama, güç ve kaynak kullanımı raporlarını değerlendirmek için “run implementation” seçeneğine tıklayın.
FPGA kartını programlamak için “.bit” dosyasını oluşturun.
NOT: Ultra96-V2 üzerinde Sobel kenar algılama için blok diyagramı Şekil 3'te gösterilmiştir. Daha önce belirtildiği gibi, blok diyagramı temel olarak FPGA kartının PS ve PL kısımları arasında bir arayüz kurmak için gereklidir.

3. FPGA kartının programlanması

SD kartı hazırlamak için Ultra96-V2 kartı için olan PYNQ görüntü dosyasını (.img) indirin¹⁶ ve indirilen dosyayı SD karta yükleyin.
Ultra96-V2 referans kılavuzuna16 uygun olarak anahtar konumlarını seçerek kartı SD kart önyükleme modunda çalıştırın.
http://192.168.3.1 adresini ziyaret edin ve istendiğinde kullanıcı adı ve parolayı “xilinx” olarak girin.
NOT: Herhangi bir teknik uyumsuzluğu önlemek için Google Chrome tarayıcısının kullanılması tercih edilir.
Jupyter platformuna erişin ve PS bölümü için, giriş görüntülerini veya videolarını okuyacak ve okunan görüntüyü işlenmek üzere PL bölümüne gönderecek Python kodunu yazın.
İşlenmiş görüntülerin PL'den PS'ye geri yazılması ve sonucun görüntülenmesi görevi için kod yazın.
NOT: Ultra96-V2 üzerinde sonuçları görüntülemek için, çıktı görüntülerinin sadece Python kodları ve OpenCV kütüphaneleri kullanılarak görüntülenmesini çok daha kolay hale getiren PYNQ platformu kullanılır.
Şekil 4, bu bölümde gösterilen Ultra96-V2 yaklaşımının adımlarını ve elde edilen çıktıları göstermektedir.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Sonuçlar

Bu bölüm, Ultra96-V2 üzerinde Sobel kenar belirleme tasarımında elde edilen sonuçları tartışmaktadır. Aşağıdaki Şekil 5 HLS simülasyonu aracılığıyla elde edilen giriş ve çıkış görüntülerini göstermektedir. Kullanılan görüntüler 512 × 512 boyutundaki standart görüntülerdir. Bu sonuçlar, Sobel kenar belirleme için yazılan HLS kodunun fonksiyonel olarak doğru olduğunu kanıtlamaktadır. Kenarlar, sonuç görüntülerinde net bir şekilde görünmelidir.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Tartışma

Bu makale, bilgisayarlı görü ve görüntü işlemenin birçok alanındaki çeşitli uygulamaların temel bir bileşeni olan Sobel kenar algılama algoritmasının yürütülmesine odaklanmaktadır²^,³^,⁴^,⁵^,⁶. Sobel kenar algılama uygulaması, donanım tanımlama dillerine güvenmek yerine daha üst seviye dillerde kodlama imkanı sağlayan Vivado HLS aracı kullanılarak gerçekleştirilmiştir. Vivado HLS kodu...

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Açıklamalar

Yazarlar herhangi bir çıkar çatışması beyan etmemektedir. Bu taslağın hazırlanmasında herhangi bir yapay zeka (AI) aracı kullanılmamıştır.

Teşekkürler

Yazarların beyan edeceği herhangi bir teşekkür yoktur. Bu araştırma herhangi bir dış finansman almamıştır.

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Malzemeler

Bu makalede kullanılan malzemelerin listesi
Ad	Şirket	Katalog numarası	Yorumlar
Ultra96-V2 FPGA Kartı	Xilinx	2018'de tanıtıldı	Yaya tespit algoritmasının uygulanması için kullanılan Donanım Uygulama Platformu
Vivado HLS	AMD	2019.2	Fikri Mülkiyet'i (IP) dışa aktarmak için makaledeki yaya tespit kodunun yüksek seviyeli programlanmasında kullanılan Yüksek Seviyeli Sentez Aracı
Vivado	AMD	2019.2	Ultra 96 v2 FPGA kartını Sobel kenar tespit algoritması ile programlamak için kullanılan FPGA Programlama aracı

Kaynaklar

Rani N. Image processing techniques: a review. J Today Ideas Tomorrow Technol. 2017;5(1):40-9.
Gonzalez RC. Digital image processing. Pearson Education; India; 2009.
Jena KK, Mishra S, Mishra S. An edge detection approach for fractal image processing. In: Examining Fractal Image Processing and Analysis. IGI Global; 2020. p. 1-22.
Gayathri AG, Remya AS. VLSI implementation of improved Sobel edge detection algorithm [conference presentation]. Presented at: 2021 International Conference on Communication, Control and Information Sciences (ICCISc); 2021 Jun 16. Available from: https://ieeexplore.ieee.org/
Obaid MT. Efficient Implementation of Sobel Edge Detection with ZYNQ-7000 [Master's thesis]. Purdue University.
Asharani P, et al. A inventive method for door detection on FPGA using Sobel edge algorithm [conference presentation]. Presented at: 2022 2nd International Conference on Intelligent Technologies (CONIT); 2022 Jun 24. Available from: https://ieeexplore.ieee.org/
Shylashree N, Anil Naik M, Sridhar V. Design and implementation of image edge detection algorithm on FPGA. Int J Circuits Syst Signal Process. 2022;16:628-36.
Zhou G, Guo S, Chen Z. FPGA-based improved Sobel operator edge detection. Front Comput Intell Syst. 2023;5(2):6-11.
Navinkumar K, Logesh R, VishnuBabu P, Ananthalakshmi AV. FPGA implementation of Sobel edge detection algorithm. EAI Endorsed Trans Internet Things. 2024;10.
Ravichandran S, et al. Parallel processing of Sobel edge detection on FPGA: enhancing real-time image analysis. Sensors. 2025;25(12):3649.
Baloch A, et al. Hardware synthesize and performance analysis of intelligent transportation using Canny edge detection algorithm. Int J Eng Manuf. 2021;11(4):22-32.
Patel CS, Solanki N, Tailor N. Analysis of edge detection using Zynq based SoC FPGA. Turk Online J Qual Inq. 2021;12(7).
Kashyap S, Bhandari AK, Giri P. Low resource FPGA implementation based efficient image edge detector architecture. Multimed Tools Appl. 2024;83(9):25595-615.
Dakshayani V, et al. Design of a Gabor filter-based image denoising hardware model. Electronics. 2022;11(7):1063.
Belmessaoud NM, Bentoutou Y, El-Mezouar MC. FPGA implementation of feature detection and matching using ORB. Microprocess Microsyst. 2022;94:104666.
Castells-Rufas D, et al. A survey of FPGA-based vision systems for autonomous cars. IEEE Access. 2022;10:132525-63.
Vedavyas Y, Vasavi S, Harsha SS, Subhash MS. An FPGA-based adaptive real-time quality enhancement system for drone imagery. SN Comput Sci. 2022;4(1):84.
Avnet. Ultra96-V2 Single Board Computer Hardware User's Guide. Revision 1.0. Avnet; 2020 May.
Singh G, et al. Optimizing IoT capabilities: leveraging FPGA for superior performance, efficiency and security [conference presentation]. Presented at: 2024 5th International Conference for Emerging Technology (INCET); 2024 May 24. Available from: https://ieeexplore.ieee.org/
Kaur A. A survey on FPGA implementations in embedded augmented reality applications [conference presentation]. Presented at: 6th Edition of International Conference on Wireless Networks and Embedded Systems (WECON); 2018 Nov 16. Available from: https://ieeexplore.ieee.org/
Kalaiselvi A, Sajina S, Nithish S, Sowmiya M. Implementation of Sobel edge detection. Int Res J Mod Eng Technol Sci. 2023;5(3):701-11.
Narasimhamurthy CG, Kulkarni S. Fast architecture for low level vision and image enhancement for reconfigurable platform [conference presentation]. Presented at: 2021 International Conference on Advances in Electrical, Computing, Communication and Sustainable Technologies (ICAECT); 2021 Feb 19. Available from: https://ieeexplore.ieee.org/
Pujare A, Sawant P, Sharma H, Pichhode K. Hardware implementation of Sobel edge detection algorithm [conference presentation]. Presented at: ITM Web of Conferences; 2020. Available from: https://www.itm-conferences.org/

Erişim kısıtlı. Bu içeriği görüntülemek için lütfen giriş yapın veya deneme sürümünü başlatın.

Yeniden basım ve izinler

Daha fazla makale keşfet

Gerçek Zamanlı Kenar Algılama Adaptif Görüntü Çözünürlüğü FPGA Mimarisi Donanım Uygulaması Ultra96-V2 FPGA Görüntü İşleme Bilgisayarlı Görü