方法文章

用于单电子泵送的硅金属-氧化物-半导体量子点

18.3K 次观看

⸱

DOI：

10.3791/52852

⸱

2015年6月3日

 ,  ,  ,  ,  , 
1School of Electrical Engineering & Telecommunications, University of New South Wales, 2QCD Labs, COMP Centre of Excellence, Department of Applied Physics, Aalto University

本文内容

摘要

讨论了基于硅金属-氧化物-半导体量子点的单电子泵的制备工艺及相关实验表征技术。

摘要

随着大规模生产的硅晶体管进入纳米尺度，其行为和性能越来越受到量子力学效应的影响，且通常会因此恶化，这些效应包括通过单个掺杂原子的隧穿、界面缺陷引起的散射以及离散的陷阱电荷态。然而，硅技术的进步表明，这些现象可以被加以利用，从而开发出一类新型的基于量子效应的电子器件。其中，多层栅极硅金属-氧化物-半导体（MOS）技术可用于调控在静电定义的量子点（QD）中受限的单个电荷或自旋。基于这些量子点的器件是量子计算应用的理想平台；最近的研究还表明，它们也可用作单电子泵，作为计量用途的精确量化电流源。本文将详细讨论适用于量子计算和量子计量应用的硅MOS量子点器件的制备工艺。此外，我们描述了器件制备完成后用于检验其完整性的表征方法。最后，简要介绍了用于电荷泵送实验的测量装置，并展示了电流量子化的典型实验结果。

引言

硅是现代微电子学中最常用的材料。其特性结合先进的光刻技术，使半导体行业实现了超大规模集成，每块芯片可容纳数十亿个晶体管。金属-氧化物-半导体（MOS）技术1是推动这一持续技术进步的关键2。简而言之，该技术基于选择性掺杂的硅衬底，通过热氧化生长出高质量的SiO2栅极氧化层，并在其上沉积金属栅电极。最近研究表明，采用多层栅极氧化物结构可能具有优势3。尽管当前工业标准已将栅极长度的最小特征尺寸缩小至20 nm以下，但日益明显的是，在如此微缩的尺度下，有害的量子力学效应开始显现，可能阻碍器件的进一步小型化4。

值得注意的是，硅也是一种优异的宿主材料，可用于利用电子电荷和自旋的量子特性5。这使其应用范围拓展至量子计算6和量子电学计量7等全新领域。在多种技术途径中5，多栅极MOS技术的使用8,9已实现静电定义的量子点（QD），其载流子数目可被调控至单电子水平10。与传统MOS工艺中每个晶体管仅需一个栅极1不同，这些量子点通过三层Al/AlyOx栅极堆叠结构来定义，该结构可用于在Si/SiO2界面选择性地积累电子，并提供横向和纵向的限制11。

尽管这些器件最初是为量子计算应用而开发的，但最近它们作为计量工具也展现出良好的性能12,13。在量子电学计量领域，一个长期目标是基于基本电荷（e）重新定义安培单位14。特别是，研究重点在于实现纳米尺度的电荷泵，以精确且及时地控制单个电子的传输。这些器件能够产生宏观的量子化电流，I=nef，其中f为外部驱动振荡器的频率，n为整数。迄今为止，基于GaAs的电荷泵实现了最佳性能，产生的电流超过150 pA，相对不确定度为百万分之1.215。最近，得益于对电荷限制能力的精细调控，硅基MOS量子点（QDs）在实现高精度单电子泵方面也表现突出13。

本文讨论了用于制备硅MOS量子点的实验方案。此外，还描述了在器件制备完成后用于检测其完整性的低温测试装置，以及用于开展电荷泵浦实验的装置。最后，展示了量化电流的典型测量结果。

方案

注意：本方案描述了基于硅MOS量子点技术的单电子泵的制备、封装与测试所采用的步骤。第1和第2小节所述步骤在ISO5洁净室中进行，而第3节的步骤在ISO6实验室中完成。环境条件持续受控，温度和湿度的标称值分别设定为20 ± 1 °C和55% ± 5%。

1. 微型制造

  1. 场氧化物
    1. 将晶圆依次浸入以下溶液中进行清洗：piranha 洗液（10 分钟）、去离子水（DI 水，10 分钟）、RCA-2 溶液（去离子水 175 ml，HCl 30 ml，H₂O₂ 30 ml，65 ℃，10 分钟）2O2 30 ml，100 °C，10 分钟）、去离子水（5 分钟）、水稀释的氢氟酸（HF）（10:1）（10 秒）、去离子水（10 分钟）。操作 HF 时需穿戴防护装备（即，护目镜、PVC 围裙和 PVC 手套）。按上述顺序进行。
    2. 将晶圆置于900℃的氧化炉中 °C 并按以下步骤进行氧化：干燥 O2 （10 分钟），湿式 O2 （40 分钟），干燥 O2 （10 分钟），N2 （15 分钟）。
  2. 欧姆接触
    1. 进行光刻并刻蚀氧化物。
      1. 在晶圆表面沉积一层几纳米厚的粘附促进剂六甲基二硅氮烷（HMDS），步骤如下：在加热板上以110℃预烘 °60°C 下保持 1 分钟，将约 50 ml HMDS 倒入玻璃烧杯中，将烧杯和晶圆放入真空腔室，抽真空并等待 2 分钟。
      2. 离心2–4分钟μ在晶圆的正面和背面旋涂一层 m 厚度的光刻胶（3,000–5,000 rpm，25–40 秒，具体参数取决于所需厚度）。
      3. 在掩模对准器中用紫外光照射（10 mW/cm²）2 根据光刻胶厚度，曝光时间为 4–10 秒。在热板上于 110 ℃ 进行曝光后烘烤 °1 分钟，C
      4. 显色1–2分钟，然后用去离子水冲洗。
      5. 执行 O2 等离子体刻蚀20分钟（压力 = 340 mTorr；入射功率 = 50 W；反射功率 < 1 W
      6. 用缓冲氢氟酸溶液（15:1，4–5 分钟，蚀刻速率 ≈ 30℃下20 nm/min °C). 用去离子水冲洗（5 分钟）。用 N₂ 吹干2.
    2. 将样品浸入丙酮中以去除光刻胶。随后用异丙醇（IPA）冲洗，再用氮气吹干。2.
    3. 将晶圆置于炉中，加热至1,000 °C与磷源（N2 根据所需的掺杂密度，流动30–45分钟。
    4. 用稀释于水中的氢氟酸（HF）去除受污染的氧化层（比例10:1，3–4分钟，蚀刻速率 ≈ 30℃下40 nm/min °C），用去离子水冲洗（10 分钟）。
    5. 参照1.1.2步骤进行氧化。
  3. 栅极氧化物
    1. 重复步骤 1.2.1 和 1.2.2。
    2. 将晶圆放入专用炉中，在800 °C 并按以下步骤进行氧化：干燥 O2 （10 分钟），二氯乙烯 + O2 （20 分钟），干燥 O2 （根据所需的氧化层厚度，10–30 分钟），N2 （15 分钟）。
  4. 欧姆接触金属化
    1. 重复步骤 1.2.1。
    2. 将晶圆置于电子束蒸发仪中。以0.2–0.5 nm/sec的速率蒸镀100 nm厚的铝层，真空度为5 × 10⁻⁶ Torr。-6 Torr.
    3. 将晶圆浸泡在 NN-甲基-2-吡咯烷酮（NMP）置于80℃热板上 °C 下加热 1 小时以剥离金属。如有需要，可使用超声波振荡。在异丙醇（IPA）中冲洗 2 分钟。用 N₂ 吹干2.
    4. 在400℃下于成形气体中退火 °至少 15 分钟保持在 C。

2. 纳米制造

  1. 晶圆切割
    1. 将光刻胶旋涂在晶圆上作为保护涂层（聚合物类型和旋涂参数在此阶段无关紧要）。
    2. 使用金刚石切割刀将晶圆切割成约 10 × 2 mm 的单个芯片2.
  2. 清洁
    1. 在80℃加热板上用NMP浸泡1小时 °C，然后用异丙醇冲洗2分钟。用N吹干2.
    2. 执行 O2 等离子体刻蚀5分钟（入射功率 = 50 W；反射功率 < 1 W
    3. 用丙酮和异丙醇离心清洗（7,500 rpm，30 秒）
  3. 对齐标记图案化
    1. 旋涂聚甲基丙烯酸甲酯（PMMA 950k）A4抗蚀剂（5,000–7,500 rpm，30秒，根据所需厚度调整）。典型工作厚度 ≈ 150–200 nm。在热板上以180℃烘烤光刻胶 °C，90 秒。
    2. 进行电子束光刻。使用以下写入条件：束能 = 30 keV，束流 ≈ 30 pA，面积剂量 ≈ 500–650 µC/cm2 取决于标记物的尺寸和光刻胶厚度。
    3. 将光刻胶在甲基异丁基酮与异丙醇（1:3）的溶液中显影40–60秒，然后用异丙醇冲洗20秒。用N₂吹干2 枪
    4. 将芯片置于电子束蒸发仪中，在0.2–0.4 nm/sec的速率下依次蒸发15 nm的Ti和65 nm的Pt，真空度为5 × 10⁻⁷ Torr。-6 Torr.
    5. 按照步骤1.4.3的方法将金属剥离。
    6. 按照步骤 2.2.2–2.2.3 清洁芯片。
  4. 栅极图形化
    1. 如2.3.1节所述进行旋涂光刻胶
    2. 进行电子束光刻。对于高分辨率结构，使用以下写入条件：束能 = 30 keV，束流 ≈ 30 pA，面积剂量 ≈ 500–700 µC/cm2. 写出低分辨率特征的条件：束流能量 = 15 keV，束流强度 ≈ 10 nA，面积剂量 ≈ 400–600 µC/cm2.
    3. 按照 2.3.3 中的方法进行显影。
    4. 将芯片置于热蒸发仪中，在1–9 × 10⁻⁶ Torr的真空度下以0.1–0.4 nm/sec的速率蒸发铝-6 毫巴。目标厚度根据层数不同而变化，如图所示。 图2B （第1层为25–35 nm，第2层为45–65 nm，第3层为75–90 nm）。
    5. 参照步骤1.4.3，将金属剥离。
    6. 在热板上于150℃进行铝氧化处理 °5–10 分钟，温度为 C
    7. 按照步骤2.2.3清洗芯片。
    8. 重复步骤 2.4.1–2.4.7 两次，以实现三层栅极堆叠结构。

3. 设备封装

  1. 按照步骤 2.1 的方法将芯片切碎
  2. 用丙酮和异丙醇（IPA）冲洗所得的小碎片，持续 2 分钟
  3. 使用 PMMA A5 将单个碎片粘接到印刷电路板（PCB）上，等待 2 分钟使其干燥。或者，为增强热传导，可使用银环氧树脂
  4. 将 PCB 装载到楔形键合机上并继续进行布线

4. 设备完整性测试

  1. 将包含已连接导线器件的PCB安装到浸入式探针上。
  2. 将PCB的电气线路与浸入式探针的线路连接。
  3. 将探针插入盛有液氦的容器中。操作应缓慢进行，以避免液氦过度沸腾挥发。
  4. 针对每个器件栅极，将探针对应的室温电极连接至源测量单元，同时将其他栅极接地。将限流电流设置为几纳安（nA）。以0.1 V为步长，将电压从0 V扫描至1.5 V，测量并记录电流。
  5. 将每个栅极线路连接至电池供电的可调直流电压源，将源极线路连接至锁相放大器内置的交流电压源，将漏极线路连接至锁相放大器的输入端口。
  6. 在不同栅极电压配置下测量源极到漏极的电导（参见图4）。
    1. 在保持C1和C2栅极接地的同时，逐步升高施加在BL、BR、PL、SL和DL栅极上的电压，记录器件的“开启”特性。
    2. 分别逐步降低每个栅极电压，并记录各栅极的“夹断”特性。
    3. 通过将BL和BR（PL、SL和DL）上的栅极电压设置为低于（高于）开启电压，静电定义形成一个量子点，并记录库仑阻塞特性。

结果

器件制备

初始的微加工工艺（方案的第1小节）在商用4英寸高纯度硅片（n型掺杂浓度≈1012 cm-3；电阻率>10 kΩcm；厚度=310–340 μm）上进行。该工艺的目的是制备用于沉积栅极电极的衬底。该衬底由以下部分构成：覆盖有场氧化层的本征区域（步骤1.1）、覆盖有场氧化层的n+区域（步骤1.2）、覆盖有高质量栅氧化层的本征区域（步骤1.3），以及用于欧姆接触的金属化n+区域（步骤1.4）。图1A-D展示了微加工工艺的主要步骤。图1E显示了微加工完成后衬底表面的显微图像。此阶段光刻的最小特征尺寸约为4 μm。

SiO2 第1.1步中生长的氧化层名义厚度为100 nm，用作钝化层。作为欧姆导体的n型区域通过磷扩散获得，目标掺杂浓度约为1019 – 1020 cm-3高质量的 SiO2 作为栅极电介质选择性生长的材料，其标称厚度为5 nm。目标界面缺陷密度为 <1010 eV-1厘米-2 在中能隙处。该过程采用专门设计和建造的三重壁炉。该系统旨在最大限度地减少重金属离子和可移动碱金属离子的污染，并防止水分扩散进入氧化室。为了形成电极接触，通过电子束蒸发法在部分n型区域上沉积铝焊盘。

纳米加工过程（见第2小节）在通过切割第1步中处理的晶圆获得的芯片基底上进行。其目的是制备用于静电定义MOS量子点（QD）的纳米级栅极电极。每次纳米加工通常可制备出10–15个完整的器件样品。通常会对每批次中的1–2个器件进行扫描电子显微镜（SEM）成像，以确认电子束光刻（EBL）步骤的成功。由于SEM成像可能向基底或金属栅极注入电荷并导致漏电，因此仅对少量器件进行此类检查，其余器件则进行电学测试。本阶段光刻的最小特征尺寸约为35 nm。为了实现沉积铝（Al）薄膜的良好均匀性，金属以每秒数埃的极慢速率蒸发，同时将基底安装在旋转台上。该过程保持在室温（RT）下进行，铝晶粒尺寸估计约为20 nm。图2A展示了纳米加工过程的主要步骤。图2B显示了一张扫描电镜图像，用于验证栅极电极的正确图形化。通常，直接定义量子点（BL、BR和PL）的栅极应尽可能实现最小的特征尺寸；而用于定义电子库（DL和SL）的栅极则可具有较大的尺寸，以避免引线中能级的非预期离散化。第2.3步中制备的纳米级Ti/Pt标记被用作三层层栅极一致对准的参考。选择铂（Pt）是因为其在电子束下相对于SiO2表面具有优异的对比度，而钛（Ti）则用于增强附着力。

在制造过程的各个阶段，均使用碳纤维尖镊子来操作芯片，以降低发生破坏性静电放电（ESD）的可能性。

最后，为了对单个器件进行电学测量，每块芯片需要切割成约 2 x 2 mm2 的小片（见第3小节）。然后将每一片粘接到定制的印刷电路板（PCB，Rogers R03010 低损耗介电材料）上，并通过铝线将 PCB 的引脚与器件电极相连。引线键合使用楔形键合机完成，且无需对芯片加热。合适的键合参数选择需基于两点考虑：一方面，引线键合需穿透栅极焊盘上方的热生长 AlyOx 层，并与金属焊盘形成良好的金属-金属接触；另一方面，过大的机械应力可能导致“穿通”现象，破坏栅极下方的场氧化层，从而引起衬底漏电。在布线过程中，建议佩戴防静电手环以防止静电放电（ESD）。在图3中，一个包含6个独立器件的芯片已被粘接至PCB上。

设备完整性测试

在将器件加载到稀释制冷机等 mK 温度测量平台之前，需在 4.2 K 下进行初步的电学测试，以检查样品的完整性（参见方案中的第 4 小节）。为此，将 PCB 插入无氧铜屏蔽腔中，并安装到浸入液氦的浸渍探针上。

初始测试通常为逐个对每个栅极进行的漏电测试。将源测量单元连接至单个栅极电极，同时将其他电极接地。电压逐步升高至1.5 V，并在源端测量电流。在此电压范围内，正常工作的栅极不应导通，因为SiO2层可使金属与硅衬底绝缘，而AlyOx层则使相互重叠的栅极之间实现绝缘。通常，氧化层击穿发生在约4 V以上的电压，具体数值取决于器件几何结构和氧化层厚度。因此，若在测试过程中检测到电流，则很可能至少有一层氧化层已受损，该器件必须弃用。通常情况下，出现漏电的栅极比例低于10%。已知产率受栅极电极平面扩展范围的影响。特别是，栅极与栅氧化区域的重叠面积越大，越容易发生栅极与衬底之间的漏电；同样，不同层之间栅极的重叠面积越大，越容易发生栅极之间的漏电。上述产率数据适用于在薄氧化层上占据约50 μm2面积、层间重叠约为0.5 μm2的栅极。

当器件通过初始漏电测试后，将源极和漏极电极连接至锁相放大器，将栅极连接至模块化可控电压电池组。在此配置下，通过同时全局升高所有栅极电压来开启器件。接着，在保持其他栅极电压处于高位的同时，分别逐步降低每个栅极电压，以验证各个栅极独立截止电流的能力。图4A展示了这些测量的代表性曲线。若未出现源极-漏极导电通路或单个栅极的截止效应，通常表明栅极可能发生了某种类型的损伤，例如栅极击穿或金属层不连续。

最后，通过测量源极-漏极电流随源极-漏极偏压和栅极电压的变化，观察库仑阻塞效应的特征16（见图4B）。

测量

找到合适的器件后，将其从液氦容器中取出，并用热风枪吹干，以避免水分凝结导致静电放电（ESD）。最后，将其转移至稀释制冷机中。

实验在一个自制的塑料稀释制冷机中进行，其基础温度约为100 mK。该低温恒温器置于真空腔室中，并浸没在4.2 K的液氦浴内。电学线路在1 K储槽处实现热化，该储槽同时还用于冷凝输入的³He蒸气。在混合室中，³He原子从富³He相向稀³He相的吸热转移使系统达到约100 mK的基础温度。

如图5所示，冰箱配备了20根直流线路和3根射频线路，用于将室温电子设备连接至低温下的器件。其中5根直流线路为Thermocoax电缆，其余15根为绞合编织线。这些线路将样品的栅极电极连接至由电池供电的直流电压源。在室温下使用电压分压器以降低各个栅极上的电噪声。射频线路为半刚性同轴电缆，在4 K时衰减10 dB以减少热噪声，并在室温下进行直流阻断。这些线路连接至PCB上偏置T型接头的共面波导。

使用低噪声跨阻放大器和数字万用表测量泵产生的电流。通过电池供电的光隔离器将电子设备连接至装置，以防止形成接地回路。射频驱动信号由任意波形发生器产生，该发生器的接地通过直流阻断元件与低温恒温器的接地隔离（见图5）。

PCB 包含 16 路纯直流线路和 4 路偏置 T 型线路，用于在低温下合并直流和交流电压。如图 3B所示，采用 RC 分立元件实现 T 型连接（R = 100 kΩ，C = 10 nF），并使用 50 Ω 匹配的集成共面波导传输高频信号。

当器件达到毫开尔文温度后，调节栅极电压以实现量子点（QD）中的单电子占据。具体而言，在栅极BL和BR下方形成隧穿势垒，而在栅极PL、SL和DL下方诱导出电子积累层。为此，将势垒栅极的电压设定为其开启电压以下，而将积累栅极偏置于高于开启电压的值。通过这种方式，在栅极PL下方形成一个量子点，其平面扩展范围由栅极C1和C2通过施加低于其开启电压的电压来实现静电限制。随后，开启射频（rf）信号，以周期性调制隧穿势垒的透明度以及量子点的电化学势。单电子泵浦可通过一个或两个正弦驱动电压实现。在单信号驱动情况下，驱动信号施加于栅极BL，以调制量子点左侧隧穿势垒的势能。在双信号驱动情况下，交流激励信号同时施加于栅极BL和PL，以相同频率但不同相位和振幅调制左侧势垒和量子点的电势。这些额外的自由度使得能够控制电子转移的方向。 关键词：量子点，单电子泵浦，栅极电压，隧穿势垒，电化学势，射频信号，静电限制，交流激励13通常需要一个迭代过程来优化主要实验参数（即，射频驱动信号的幅度/相位和直流栅极电压），并实现最佳的电流量子化。需要注意的是，这两种泵浦方案在执行电荷传输时均无需施加源-漏偏压。因此，在泵浦操作过程中，源极和漏极电极均接地。 图6 显示出在整数倍处的特征电流平台 ef 通过在输入势垒（BL）和叉指（PL）栅极施加双信号正弦驱动获得这些数据。数据采集时使用的驱动频率相对较低（10 MHz），在此条件下参数调谐可快速完成。然而在实际应用中，通常希望在数百兆赫兹的频率下运行该泵，这通常需要更精细的参数优化。13.

微加工工艺示意图；SiO2 和 Si 层、光刻、欧姆接触、栅极氧化物。
图 1. 微加工。 (A) 微加工主要步骤的示意图。示意图未按比例绘制。(B) 欧姆接触掺杂区域的实现。(C) 栅极氧化物的实现。(D) 欧姆接触的金属化。(E) 微加工工艺完成后芯片上单个区域的显微图像。区域尺寸为 1.2 × 1.2 mm2。 请点击此处查看此图的放大版本。

栅极层加工中的静态平衡；旋涂光刻胶、电子束光刻、纳米结构示意图。
图 2. 纳米加工。 (A) 单个栅极层的加工流程。示意图未按比例绘制。(B) 用于电荷泵浦实验的三层栅极纳米结构。左侧：与测量所用器件相似的器件的扫描电子显微镜（SEM）图像。右侧：沿X截面和Y截面的器件横截面示意图。请点击此处查看此图的放大版本。

微芯片电路图；ΣI=0；集成电路；显微镜；数据可视化；设备设置。
图3. 样品的电连接。（A）印刷电路板的布局。（B）PCB上一个区域的放大图，左侧为偏置三通（bias-tee），右侧为等效电路。（C）芯片上粘有6个独立区域，并固定在芯片座上，通过打线键合（bond wires）与PCB实现电连接。（D）纳米加工后单个区域的显微图像。（E）栅极氧化区中心位置的栅极布局扫描电子显微镜（SEM）图像。请点击此处查看该图的放大版本。

量子点输运研究；a) 电流与栅极电压关系图；b) 电压依赖性电流图谱。
图 4. 初步测试。 （A）源极-漏极交流电流（均方根值）随不同栅极电压的变化关系。数据使用锁相放大器在 113.17 Hz 频率下以 50 μVRMS 激励测量得到。在测量单个栅极电压曲线时，其余栅极电压固定在 2.0 V，但 VC1 = VC2 = 0.0 V。 （B）源极-漏极电流随冲压栅极电压和源极-漏极偏置电压变化的彩色图谱。VSL = 1.5 V，VDL = 1.15 V，VBL = 0.78 V，VBR = 0.85 V，VC1 = VC2 = 0.0 V。 请点击此处查看该图的放大版本。

低温实验装置示意图；RF，跨阻放大器，He 浴，Vgate 测量。
图 5. 测量装置示意图。 二十根直流线路（绿色）和三根同轴射频线路（黑色）将室温电子设备连接至印制电路板。泵的漏极（紫色）通过光电隔离器连接至跨阻放大器和数字万用表，而源极接触端（红色）接地。电子仪器和低温恒温器电路分别使用独立的接地连接（以不同符号表示）。请点击此处查看此图的放大版本。

电流-电压图，电子输运量子化，阶梯状模式，I-V测量分析。
图6. 电流量子化。 在向栅极BL和PL施加频率 f = 10 MHz 的双信号正弦驱动时，泵浦电流随 VPL 的变化关系。相位差 = 49 度，VRFPL = VRFBL = 0.31 Vpp。红色水平线表示泵浦平台在 ef 整数倍处的理想位置。请点击此处查看此图的放大版本。

讨论

本文报道的实验方案描述了制造硅基MOS量子点的技术，以及测试其功能完整性并将其用作单电子泵的操作步骤。值得注意的是，通过调整栅极设计，相同的制备工艺还可用于制造适用于量子比特读出与控制17以及电荷泵送12,13的器件。需要指出的是，本文中提到的许多工艺参数可能因所使用的制造设备（校准情况、品牌或型号）以及硅衬底类型（厚度和背景掺杂浓度）的不同而有所变化。诸如光刻曝光剂量、显影时间、刻蚀或氧化持续时间等参数，必须经过仔细校准和测试，以确保稳定的产率。此外，必须避免因在不同工艺中使用相同制造设备而引起的交叉污染。为此，若干关键步骤均在专用于硅材料处理的设备上进行，例如金属蒸发仪、氧气炉和氢氟酸浴。

更广泛而言，硅正日益成为实现电荷泵的首选材料而受到关注18-20。这在一定程度上源于利用与工业兼容的硅工艺实现基于量子的新一代电流标准的诱人前景。这种方法可受益于成熟且可靠的集成技术，便于实现可扩展性、并行化以及降低驱动开销。尤为重要的是，一种完全互补的金属氧化物半导体（CMOS）技术，其栅极材料无需传统金属，已在单电子器件中展现出显著降低的背景电荷涨落21。此类涨落可能对实现计量级精度产生不利影响。

本文讨论的方案仅限于实现具有金属栅极的MOS纳米器件。因此，为了实现完全的工业兼容性并减少电荷涨落，需要改进栅极沉积技术，并采用高度掺杂的多晶硅作为栅极材料。

总之，本文讨论的MOS量子点泵最近将硅的技术优势与精确电流生成方面的优异性能结合在一起13。这源于其设计与制造工艺的高度灵活性，使得多层栅极结构可以堆叠，从而形成紧凑且多功能的系统。由此实现的对量子点静电束缚的精细调控，以及降低背景电荷涨落的潜力，为克服其他半导体泵中所面临的主要挑战奠定了基础22,23。

披露

作者无任何利益冲突需要披露。

致谢

感谢 K. Y. Tan、P. See 和 G. C. Tettamanzi 有益的讨论。本研究得到澳大利亚研究理事会（资助号：DP120104710）、芬兰科学院（资助号：251748、135794、272806）以及澳大利亚国家制造设施在器件制备方面的支持。A.R. 感谢新南威尔士大学早期职业研究人员资助计划提供的经费支持。同时感谢阿尔托大学在微纳加工中心（Micronova Nanofabrication Centre）提供的设施与技术支持。

材料

本文使用的材料清单
姓名公司目录编号评论
硅片TOPSIL4 英寸
电子束光刻机Raith gmbhRaith 150two
电子束光刻胶 MicroChem gmbhPMMA
光刻胶MicroChem gmbhnLOF2020
掩模对准器QuintelQ6000
光刻胶显影液MicroChem gmbhAZ826MIF

参考文献

  1. Sze, S. M. Physics of Semiconductor Devices. , Wiley. Interscience, NY. 505-566 (1969).
  2. Moore, G. E. Cramming More Components onto Integrated Circuits. Electronics. 38, 114-117 (1965).
  3. Voisin, B., et al. Few-Electron Edge-State Quantum Dots in a Silicon Nanowire Field-Effect Transistor. Nano Lett. 14 (4), 2094-2098 (2014).
  4. Asenov, A., Brown, A. R., Davies, J. H., Savas, K., Slavcheva, G. Simulation of Instrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs. IEEE Trans Electron Devices. 50 (9), 1837-1852 (2003).
  5. Zwanenburg, F. A., et al. Silicon Quantum Electronics. Rev. Mod. Phys. 85 (3), 961-1019 (2013).
  6. Ladd, T. D., et al. Quantum computers. Nature. 464 (7285), 45-53 (2010).
  7. Piquemal, F. Genevès, G. for a direct realization of the quantum metrological triangle. Metrologia. 37 (3), 207-211 (2000).
  8. Angus, S. J., Ferguson, A. J., Dzurak, A. S., Clark, R. G. Gate-Defined Quantum Dots in Intrinsic Silicon. Nano Lett. 7 (7), 2051-2055 (2007).
  9. Gonzalez-Zalba, M. F., Heiss, D., Podd, G., Ferguson, A. J. Tunable aluminium-gated single electron transistor on a doped silicon-on-insulator etched nanowire. Appl. Phys. Lett. 101 (10), 103504-103501 (2014).
  10. Lim, W. H., et al. Observation of the single-electron regime in a highly tunable silicon quantum dot. Appl. Phys. Lett. 95 (24), 242102-242103 (2009).
  11. Yang, C. H., et al. Spin-valley lifetimes in silicon quantum dots with tunable valley splitting. Nat. Commun. 4 (2069), (2013).
  12. Chan, K. W., et al. Single-electron shuttle based on a silicon quantum dot. Appl. Phys. Lett. 98 (21), 212103-212101 (2011).
  13. Rossi, A., et al. An accurate single-electron pump based on a highly tunable silicon quantum dot. Nano Lett. 14 (6), 3405-3411 (2014).
  14. Pekola, J. P., et al. Single-electron current sources: Toward a refined definition of the ampere. Rev. Mod. Phys. 85 (4), 1421-1472 (2013).
  15. Giblin, S. P., et al. Towards a quantum representation of the ampere using single electron pumps. Nat. Commun. 3, 930(2012).
  16. Kouwenhoven, L. P., Austing, D. G., Tarucha, S. Few-electron quantum dots. Rep. Prog. Phys. 64 (6), 701-736 (2001).
  17. Veldhorst, M., et al. An addressable quantum dot qubit with fault-tolerant control fidelity. Nat. Nanotech. 9 (12), 981-985 (2014).
  18. Fujiwara, A., Nishiguchi, K., Ono, Y. Nanoampere charge pump by single-electron ratchet using silicon nanowire metal-oxide-semiconductor field-effect transistor. Appl. Phys. Lett. 92 (4), 042102-1-042102-3 (2008).
  19. Jehl, X., et al. Hybrid Metal-Semiconductor Electron Pump for Quantum Metrology. Phys. Rev. X. 3 (2), 021012-1-021012-7 (2013).
  20. Tettamanzi, G. C., Wacquez, R., Rogge, S. Charge pumping through a single donor atom. New J. Phys. 16 (6), 063036-1-063036-17 (2014).
  21. Koppinen, P. J., Stewart, M. D., Zimmerman, N. M. Fabrication and Electrical Characterization of Fully CMOS-Compatible Si Single-Electron Devices. IEEE Trans Electron Devices. 60 (1), 78-83 (2013).
  22. Fletcher, J. D., et al. Stabilization of single-electron pumps by high magnetic fields. Phys. Rev. B. 86 (15), 155311-1-155311-6 (2012).
  23. Kataoka, M., et al. Tunable Nonadiabatic Excitation in a Single-Electron Quantum Dot. Phys. Rev. Lett. 106 (12), 126801-1-126801-4 (2011).

重印与许可

标签

用于单电子泵送的硅金属-氧化物-半导体量子点
联系我们
向图书馆推荐

隐私

使用条款

政策

版权所有 © 2026 MyJoVE Corporation。保留所有权利。