Se requiere una suscripción a JoVE para ver este contenido. Inicie sesión o comience su prueba gratuita.

Artículo de método

Películas epitaxiales nanoestructuradas α-cuarzo sobre silicio: del material a los nuevos dispositivos

4.4K visualizaciones

⸱

DOI:

10.3791/61766

⸱

6 de octubre de 2020

 ,  ,  ,  , 
1Institut d'Electronique et des Systemes (IES), CNRS, Université de Montpellier

En este artículo

Resumen

Este trabajo presenta un protocolo detallado para la microfabricación de voladizo de α-cuarzo nanoestructurado en un sustrato de tecnología Silicio-On-Insulator (SOI) a partir del crecimiento epitaxial de la película de cuarzo con el método de recubrimiento dip y luego la nanoestructuración de la película delgada a través de la litografía de nanoimimpresión.

Resumen

En este trabajo, mostramos una ruta de ingeniería detallada del primer microcantilever basado en cuarzo epitaxial nanoestructurado piezoeléctrico. Explicaremos todos los pasos del proceso a partir del material a la fabricación del dispositivo. El crecimiento epitaxial de la película de α cuarzo en sustrato SOI (100) comienza con la preparación de un sol-gel de sílice dopado de estroncio y continúa con la deposición de este gel en el sustrato SOI en una forma de película delgada utilizando la técnica de recubrimiento de inmersión en condiciones atmosféricas a temperatura ambiente. Antes de la cristalización de la película en gel, la nanoestructuración se realiza en la superficie de la película mediante la litografía de nanoimprint (NIL). El crecimiento de la película epitaxial se alcanza a 1000 °C, induciendo una cristalización perfecta de la película de gel estampado. La fabricación de dispositivos de voladizo de cristal de cuarzo es un proceso de cuatro pasos basado en técnicas de microfabricación. El proceso comienza con la conformación de la superficie del cuarzo, y luego la deposición de metal para electrodos lo sigue. Después de quitar la silicona, el voladizo se libera del sustrato SOI eliminando SiO2 entre silicio y cuarzo. El rendimiento del dispositivo se analiza mediante vibrómetro láser (LDV) sin contacto y microscopía de fuerza atómica (AFM). Entre las diferentes dimensiones del voladizo incluidas en el chip fabricado, el voladizo nanoestructurado analizado en esta obra exhibió una dimensión de 40 μm de largo y 100 μm de largo y fue fabricado con una capa de cuarzo estampado de 600 nm de espesor (diámetro nanopilar y distancia de separación de 400 nm y 1 μm, respectivamente) cultivada epitaximente sobre una capa de dispositivo de 2 μm de espesor. La frecuencia de resonancia medida era de 267 kHz y el factor de calidad estimado, Q, de toda la estructura mecánica era Q ~ 398 en condiciones de bajo vacío. Observamos el desplazamiento lineal de voladizo dependiente del voltaje con ambas técnicas (es decir, medición de contacto AFM y LDV). Por lo tanto, demostrando que estos dispositivos se pueden activar a través del efecto piezoeléctrico indirecto.

Introducción

Los nanomateriales de óxido con propiedades piezoeléctricas son fundamentales para diseñar dispositivos como sensores MEMS o micro cosechadoras de energía o almacenamiento1,2,3. A medida que aumentan los avances en la tecnología CMOS, la integración monolítica de películas piezoeléctricas epitaxiales de alta calidad y nanoestructuras en silicio se convierte en un tema de interés para expandir nuevos dispositivos novedosos4. Además, se requiere un mayor control de la miniaturización de estos dispositivos para lograr altas prestaciones5,6. Las nuevas aplicaciones de sensores en electrónica, biología y medicina están habilitadas por los avances en las tecnologías de micro y nanofabricación7,8.

En particular, el α-cuarzo es ampliamente utilizado como material piezoeléctrico y muestra características excepcionales, que permiten a los usuarios hacer fabricación para diferentes aplicaciones. Aunque tiene un bajo factor de acoplamiento electromecánico, que limita su área de aplicación para la recolección de energía, su estabilidad química y su alto factor de calidad mecánica lo convierten en un buen candidato para dispositivos de control de frecuencia y tecnologías de sensores9. Sin embargo, estos dispositivos fueron micromachined de cristales de cuarzo único a granel que tienen las características deseadas para la fabricación del dispositivo10. El espesor del cristal de cuarzo debe configurarse de tal manera que se pueda obtener la frecuencia de resonancia más alta del dispositivo, hoy en día, el espesor alcanzable más bajo es de 10 μm11. Hasta ahora, se han notificado algunas técnicas para micropatizar los cristales a granel como faraday jaula en ángulo-grabado11,litografía de interferencia láser12,y haz de iones enfocado (FIB)13.

Recientemente, la integración directa y ascendente del crecimiento epitaxial de (100) α-cuarzo en sustrato de silicio (100) fue desarrollada por la deposición de solución química (CSD)14,15. Este enfoque abrió una puerta para superar los desafíos antes mencionados y también para desarrollar dispositivos basados en piezoeléctricos para futuras aplicaciones de sensores. Se logró adaptar la estructura de la película de α cuarzo en sustrato de silicio y permitió controlar la textura, la densidad y el grosor de la película16. El grosor de la película de α cuarzo se amplió de unos pocos cientos de nanómetros a la gama de micras, que son de 10 a 50 veces más delgadas que las obtenidas por las tecnologías de arriba hacia abajo en cristal a granel. La optimización de las condiciones de deposición del recubrimiento de inmersión, la humedad y la temperatura se permitió alcanzar tanto la película de cuarzo cristalino nanoestructurado continuo como un patrón nanoimimpreso perfecto mediante una combinación de un conjunto de técnicas de litografía de arriba hacia abajo17. En concreto, la litografía blanda de nanoimprint (NIL) es un proceso basado en equipos de fabricación y sobremesa a bajo costo y a gran escala. La aplicación de NIL blando, que combina enfoques de arriba hacia abajo y abajo hacia arriba, es una clave para producir matrices nanopilares de cuarzo epitaxial en silicio con un control preciso de los diámetros de los pilares, la altura y las distancias interpilares. Además, se realizó la fabricación de nanopilar de sílice con forma controlada, diámetro y periodicidad en vidrio borosilicato para una aplicación biológica personalizando nil suave de película delgada de cuarzo epitaxial18.

Hasta ahora, no ha sido posible la integración en chip de MEMS de nanoestructurado piezoeléctrico α-cuarzo. Aquí, dibujamos la ruta de ingeniería detallada a partir de la fabricación de materiales a dispositivos. Explicamos todos los pasos para la síntesis de materiales, nil blando, y la microfabricación del dispositivo para liberar un voladizo de cuarzo piezoeléctrico en sustrato SOI19 y discutir su respuesta como material piezoeléctrico con algunos resultados de caracterización.

Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.

Protocolo

1. Preparación de la solución

  1. Preparar una solución que contenga tetraetil ortosilicato prehidrolizado (TEOS) 18 h antes de la producción de las películas de gel en una campana de humo en la que se colocan un equilibrio de laboratorio y un agitador magnético.
    1. Añadir 0,7 g de éter de hexadecilo de polietilenoglicol (Brij-58) y 23,26 g de etanol en una botella de 50 ml y cerrar la tapa de la botella y agitarla hasta que el Brij se disuelva por completo.
    2. Añadir 1,5 g de HCl 35% en el matraz en el paso 1.1.1, cerrarlo y revolver durante 20 s.
    3. Añadir 4,22 g de TEOS al matraz en el paso 1.1.2, cerrarlo y dejar que se revuelva durante 18 h.
  2. Preparación de 1 M solución acuosa de Sr2+ justo antes de la producción de las películas en gel porque una solución madura es susceptible a volver a precipitarse en forma de sal Sr.
    1. Pesar 2,67 g de SrCl2·6H2O en un matraz volumétrico de 10 ml.
    2. Añadir agua ultrapura de 10 ml (por ejemplo, Milli-Q) de hasta 10 ml en el matraz en el paso 1.2.1 y cerrar el matraz con una tapa de plástico y agitar suavemente el matraz para disolver el cloruro de estroncio.
  3. Añadir 275 μL de la solución acuosa de 1 M de Sr2+ en el frasco de 10 ml que contiene la solución que se preparó en el paso 1.1 y agitar la solución durante 10 minutos.

2. Preparación de plantillas de polidimetilesiloxano (PDMS)

  1. Preparación de la solución PDMS después del paso 1.3.
    1. Mezcle 1 parte del agente de curado con 10 partes del elastómero en un vaso de precipitados en la balanza. Revuelva la mezcla con un palillo de vidrio hasta obtener una distribución homogénea de las burbujas y retírela en una cámara de vacío.
  2. Replique el maestro de silicio utilizando la solución PDMS. Tenga en cuenta que para este trabajo, utilizamos un maestro con patrón de silicio compuesto de pilares con diámetros, altura y distancia de separación de 1 μm.
    1. Coloque el maestro de silicio con la cara estructurada hacia arriba en una caja de plástico y llene la caja con la solución PDMS.
    2. Introduzca la caja de plástico en el horno a 70 °C durante 2 h para obtener una plantilla PDMS sólida.
    3. Separe la plantilla PDMS y el maestro de silicio. Corte la plantilla PDMS al tamaño deseado usando una cuchilla y guárdala en una caja limpia.

3. Deposición de película en gel en sustratos SOI (100) por recubrimiento de inmersión

  1. Preparación de los sustratos
    1. Prepare sustratos de 2 cm x 6 cm cortando una oblea SOI tipo P de 2 pulgadas con el espesor de 2/0,5/0,67 μm (Si/SiO2/Si) en una dirección paralela o perpendicular al piso de oblea utilizando una punta de diamante. Observe que la conductividad de la capa del dispositivo de silicio debe estar entre 1 y 10 Ω/cm.
    2. Introducir los sustratos en una solución de piraña durante 20 minutos con el fin de eliminar posibles residuos de polímeros.
    3. Limpie con agua di, luego con etanol, y déjelos secar o utilice el flujo de nitrógeno. Este paso debe realizarse justo después del paso 1.3.
  2. Deposición de una solución que contiene tetraetil ortosilicato pre-hidrolizado (TEOS), brij-58 sulfactante y SrCl2 6H2O.
    1. Para obtener una película de sílice homogénea, ajuste la cámara del revestimiento de inmersión en las condiciones de humedad relativa 40% y 25 °C de temperatura.
    2. Coloque un vaso de precipitados con un tamaño de alrededor de 5 cm x 1 cm x 8 cm debajo del sustrato SOI que cuelga del brazo de la capa de inmersión y establezca una secuencia de recubrimiento de inmersión con la velocidad de 300 mm/min a la inmersión y retirada. Establezca el tiempo de inmersión (tiempo en la posición final) en cero.
    3. Llene el vaso de precipitados con la solución preparada en el paso 1.3 y espere hasta que la temperatura relativa de humedad se establo, es decir, 40% y 25 °C, respectivamente.
    4. Realice un solo recubrimiento de inmersión y espere hasta que la película se vuelva homogénea.
    5. Introducir el sustrato SOI en un horno a 450 °C durante 5 minutos para la consitación de la película en gel para obtener un espesor de 200 nm.
    6. Repita los pasos 3.2.3 y 3.2.4 dos veces más para producir una película con alrededor de 600 nm de espesor. Para garantizar la estabilidad de la solución, se debe realizar un proceso de repetición en 1 h.

4. Micro/nanoestructuración de superficie por litografía de impresión suave

  1. Preparar las estructuras micro/nano en la superficie de la película en las condiciones de humedad relativa 40% y 25 °C de temperatura.
    1. Repita el paso 3.2.3 para depositar una nueva película en el sustrato SOI.
    2. Coloque el sustrato SOI después del paso 3.2.1 sobre una superficie plana y coloque el molde PDMS preparado en el paso 2.2 en el sustrato SOI mientras el sol-gel se evapora.
    3. Coloque el sustrato SOI con el molde PDMS en un horno a 70 °C durante 1 min, y luego a 140 °C durante 2 minutos en un segundo horno. Entonces, déjelo para refrescarse.
    4. Retire el molde PDMS para obtener una película de gel micro/nanoestructurada en el sustrato SOI.
    5. Introduzca el sustrato SOI en un horno a 450 °C durante 5 minutos para consolidar una película de gel micro/nanoestructurada con 600 nm de altura.

5. Cristalización de película en gel por tratamiento térmico

  1. Tratamiento térmico de las películas en gel sobre SOI (100).
    1. Programe la calefacción tubular del horno desde temperatura ambiente hasta 1000 °C.
    2. Introduzca la muestra colocada en un barco cerámico en el horno a 1000 °C durante 5 horas. No cubra el tubo de trabajo tubular durante todo el tratamiento térmico para saturar el horno con aire. Por último, alcanzar la temperatura ambiente enfriando el horno sin ninguna rampa programada.

6. Diseño del diseño de máscaras de litografía

La máscara utilizada en este proceso está diseñada específicamente para una fabricación de dispositivos en el sustrato SOI con cuarzo nanoestructurado epitaxial. Todos los procesos de fabricación se llevan a cabo en el lado del cuarzo. La máscara fue diseñada de una manera que el tono negativo resiste necesita ser utilizado en cada paso. La máscara se organiza en cuatro pasos diferentes como se explica a continuación.

  1. Modele el cuarzo para determinar la forma del voladizo y también 30 μm x 30 μm de área de contacto de forma cuadrada. Por ejemplo, 40 μm x 100 μm tamaño rectangular forma área de voladizo de 120 μm x 160 μm área está protegida con resistencia negativa y el resto se grabado hasta la capa de silicio.
  2. Realiza los electrodos superior e inferior. El electrodo superior está estampado en el área rectangular de voladizo en forma de rectangular y el electrodo inferior está estampado en la capa de silicio de 2 μm de espesor en el área grabada de 30 μm x 30 μm. La anchura del contacto superior es 4 μm más pequeña que el área de voladizo con patrón y el tamaño del contacto inferior es mayor que el área grabada de forma cuadrada de 30 μm x 30 μm en el paso 1.
  3. Graba todas las capas de silicio de 2 μm de espesor en 120 μm x 160 μm de área en forma de U alrededor del voladizo en forma de rectángulo. El área grabada es de nuevo en forma de U, pero 4 μm más pequeña de cada lado para proteger el área de voladizo del ataque HF en el último paso.
  4. Liberar el voladizo con grabado BOE de SiO2. El área de voladizo protegida es 2 μm más grande que el área real de voladizo. La parte más importante es proteger la superficie y los espacios en blanco del voladizo.

7. Limpieza de las muestras de cuarzo para el proceso de microfabricación de voladizo con solución de piraña

  1. Preparar una solución de piraña añadiendo lentamente 10 ml de peróxido de hidrógeno (H2O2)en 20 ml de ácido sulfúrico (H2SO4)a temperatura ambiente. Esta mezcla crea una reacción térmica.
    1. Coloque las muestras dentro de esta solución durante 10 minutos para limpiar todos los residuos orgánicos.
    2. Enjuague las muestras con agua di y séquelas con nitrógeno.

8. Paso 1: Forma de voladizo de patrón en la película delgada de cuarzo

  1. El primer proceso de litografía
    1. Enjuague las muestras con acetona, IPA, y luego sople nitrógeno seco.
    2. Coloque las muestras en la placa caliente a 140 °C durante 10 minutos de deshumidificación.
    3. Gire AZ2070 fotoresista negativo a una velocidad de 4000 rpm durante 30 s.
    4. Ponga las muestras en la placa caliente a softbake a 115 °C durante 60 s.
    5. Exponga la muestra con 37,5 mJ.cm-2 dosis de UV durante 5 s.
    6. Coloque la muestra en el plato caliente para hornear después de la exposición a 115 °C durante 60 s.
    7. Desarrollar en MIF 726 desarrollador para 100 s a temperatura ambiente, luego enjuagar en agua di y soplar nitrógeno seco. El espesor esperado es de 5,5 μm.
    8. Coloque la muestra en la placa caliente a 125 °C durante 10 minutos para reducir la resistencia.
  2. Grabado reactivo de iones (RIE) de la capa de cuarzo
    1. Grabar el cuarzo hasta la capa de silicio usando RIE con un caudal de gas de 60 sccm CHF3,20 sccm 02,y 10 sccm Ar a 100 W de potencia rf.
  3. Limpieza de los residuos de resistencia
    1. Limpiar con plasma a un caudal de 90 sccm 02 durante 5 min.
    2. Si el primer paso de limpieza no es suficiente, deje la muestra en el removedor PG a 80 °C hasta que se retiren todas las resistencias.
    3. Luego, ponga la muestra en una solución de piraña (20 ml de ácido sulfúrico H2SO4 + 10 ml de peróxido de hidrógeno H2O2)durante 10 min. A continuación, enjuague en agua di y seque con nitrógeno.

9. Paso 2: Realización del electrodo inferior y superior

  1. El segundo proceso de litografía
    1. Enjuague las muestras con acetona, IPA, y luego sople nitrógeno seco.
    2. Coloque las muestras en la placa caliente a 140 °C durante 10 minutos de deshumidificación.
    3. Gire az2020 fotoresista negativo a una velocidad de 4000 rpm para 30 s.
    4. Ponga la muestra en el plato caliente a softbake a 115 °C durante 60 s.
    5. Exponga la muestra con dosis de 23,25 mJ.cm-2 UV durante 3 s.
    6. Coloque la muestra en el plato caliente para hornear después de la exposición a 115 °C durante 60 s.
    7. Desarrollar en MIF 726 desarrollador para 50 s a temperatura ambiente, luego enjuagar en agua di y soplar nitrógeno seco. El espesor esperado es de 1,7 μm.
  2. Deposición de metal para electrodos superiores e inferiores.
    1. Deposite 50 nm de cromo a una velocidad de 4 A/s y 120 nm platino a 2,5 A/s con evaporación del haz de electrones a 10-6 mbar.
  3. Despegue de metal
    1. Deje las muestras primero en acetona y luego en IPA hasta que el despegue de metal tenga éxito.
    2. Compruebe la muestra con un microscopio óptico y, si es necesario, deje la muestra en el removedor PG a 80 °C hasta que todos los metales despeguen. A continuación, enjuague en agua di y sopla nitrógeno seco.
    3. Si el paso 9.3.2 no es suficiente, coloque las muestras en un limpiador ultrasónico en acetona durante 5 minutos. Repita esta operación tantas veces como sea necesario.
    4. Enjuague las muestras con acetona, IPA, y luego se seque con nitrógeno.

10. Paso 3: Patrón de la muestra a la capa etch Si(100)

  1. El tercer proceso de litografía
    1. Enjuague las muestras con acetona, IPA, y luego sople nitrógeno seco.
    2. Coloque las muestras en la placa caliente a 140 °C durante 10 minutos de deshumidificación.
    3. Gire az2070 fotoresista negativo a una velocidad de 2000 rpm para 30 s.
    4. Coloque la muestra en la placa caliente para softbake a 115 °C durante 60 s.
    5. Exponga la muestra con 37,5 mJ.cm-2 dosis de UV durante 5 s.
    6. Coloque la muestra en la placa caliente para hornear después de la exposición a 115 °C durante 60 s.
    7. Desarrollar en MIF 726 para 110 s a temperatura ambiente, luego enjuagar en agua di y secar con nitrógeno. El espesor esperado es de 5,9 μm.
    8. Coloque la muestra en la placa caliente a 125 °C durante 10 minutos para reducir la resistencia.
  2. Grabado reactivo de iones de la capa de silicio
    1. Grabar la capa de silicio hasta la capa SiO2 usando RIE con caudal de gas de 60 sccm CHF3,20 sccm 02 y 10 sccm Ar a 100W de potencia de RF.
  3. Limpieza de los residuos de resistencia
    1. Primero limpia con plasma a un caudal de 90 sccm 02 durante 5 min.
    2. Deje la muestra en el removedor PG a 80 °C hasta que se retiren todas las resistencias. A continuación, enjuague en agua di y sopla nitrógeno seco.

11. Paso 4: Liberación de voladizo por aguafuerte químico húmedo de SiO2

  1. El cuarto proceso de litografía
    1. Enjuague las muestras con acetona, IPA, y luego sople nitrógeno seco.
    2. Coloque las muestras en la placa caliente a 140 °C durante 10 minutos de deshumidificación.
    3. Gire az2020 fotoresista negativo a una velocidad de 2000 rpm para 30 s.
    4. Coloque la muestra en la placa caliente para hornear suavemente a 115 °C durante 60 s.
    5. Exponga la muestra con 37,5 mJ.cm-2 dosis de UV durante 5 s.
    6. Coloque la muestra en la placa caliente para hornear después de la exposición a 115 °C durante 60 s.
    7. Desarrollar en MIF 726 para 65 s a temperatura ambiente. Enjuague en agua di y luego sople nitrógeno seco. El espesor esperado es de 2,3 μm.
    8. Coloque la muestra en la placa caliente a 125 °C durante 10 minutos para reducir la resistencia.
  2. Grabado húmedo de la capa SiO2 con grabado de óxido almacenado en búfer (BOE)
    1. Coloque la solución BOE 7:1 en un contenedor basado en politetrafluoroetileno (PTFE).
    2. Ponga la muestra en esta solución y déjela a temperatura ambiente hasta que todas las capas de SiO2 estén grabadas bajo el voladizo. A continuación, enjuagar en agua di y soplar nitrógeno seco.
  3. Limpieza de los residuos de resistencia
    1. Enjuague las muestras con acetona, IPA, y luego sople nitrógeno seco.
    2. Si es necesario, limpie los residuos de resistencia con plasma a un caudal de 90 sccm O2 durante 5 min.

Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.

Resultados

El progreso de la síntesis de materiales y la fabricación de dispositivos (véase la Figura 1)se representó esquemáticamente mediante la supervisión de diferentes pasos con imágenes reales. Después de los procesos de microfabricación, observamos el aspecto de los voladizos nanoestructurados utilizando las imágenes de microscopía electrónica de barrido de emisiones de campo (FEG-SEM) (Figura 2a c). La difracción de rayos X micro 2D controlaba la c...

Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.

Discusión

El método presentado es una combinación de enfoques ascendentes y descendentes para producir micro-voladizos piezoeléctricos de cuarzoeléctrico nanoestructurados en la tecnología Si. Quartz/Si-MEMS ofrece importantes ventajas sobre el cuarzo a granel en términos de tamaño, consumo de energía y costo de integración. De hecho, el cuarzo epitaxial/Si MEMS se produce con procesos compatibles con CMOS. Esto podría facilitar la fabricación futura de soluciones de chip único para dispositivos multifrecuencia, preservando al mis...

Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.

Divulgaciones

Los autores no tienen nada que revelar.

Agradecimientos

Este trabajo fue financiado por el Consejo Europeo de Investigación (ERC) en el marco del programa de investigación e innovación Horizonte 2020 de la Unión Europea (nº 803004).

Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.

Materiales

Lista de materiales utilizados en este artículo
NombreEmpresaNúmero de catálogoComentarios
AcetonaHoneywell Riedel de Haë nUN 1090
AZnLOF 2020resistencia negativa MicroquímicosUSAW176488-1BLO
AZnLOF 2070 resistencia negativaMicroquímicosUSAW211327-1FK6
AZ 726 Revelador MIFMerckDEAA195539
BOE (7:1)TechnicAF 87.5-12.5
Brij-58Sigma9004-95-9
CromoNeycoFCRID1T00004N-F53-062317/FC79271
Dip Coater ND-R 11/2 FNadetecND-R 11/2 F
Solución de peróxido de hidrógeno 30%Carlo Erka Reactivos DasitGroup UN2014
H2SO4Honeywell FlukaUN 1830
Alcohol isopropílicoHoneywell Riedel de Haë nUN 1219
Alineador de mascarillasEV GroupEVG620
PG removedorMicroChem18111026
PlatinumNeycoINO272308/F14508
Contenedor a base de PTFETeflón
Grabado iónico reactivo (RIE)CorialICP Corial 200 IL
SEMFEGHitachiSu-70
Sustrato SOIla oblea: 3213
Cloruro de estroncio hexahidratadoSigma-Aldrich10025-70-4
SYLGARD TM 184 Kit de elastómero de siliconaDow.000000840559
SYLGARD TM 184 Elastómero de silicona Agente de curadoDow.000000840559
Ortosilicato de tetraetiloAldrich78-10-4
Horno tubularCarbolitePTF 14/75/450
VibrómetroPolytecOFV-500D
2D XRDBrukerD8 DiscoverEquipado con un detector Eiger2 R 500 K 2D
Universidad Identificación de

Referencias

  1. Vila-Fungueiriño, J. M., et al. Integration of functional complex oxide nanomaterials on silicon. Frontiers in Physics. 3, (2015).
  2. Carretero-Genevrier, A., et al. Direct monolithic integration of vertical single crystalline octahedral molecular sieve nanowires on silicon. Chemistry of Materials. 26 (2), 1019-1028 (2014).
  3. Gomez, A., et al. Crystal engineering of room-temperature ferroelectricity in epitaxial 1D hollandite oxides on silicon. arXiv:2007.03452 [cond-mat.mtrl-sci]. , (2020).
  4. Tadigadapa, S., et al. Piezoelectric MEMS sensors: state-of-the-art and perspectives. Measurement Science and Technology. 20 (9), 092001(2009).
  5. Yin, S. Integration of epitaxial piezoelectric thin films on silicon. Ecole Centrale de Lyon, France. , (2013).
  6. Isarakorn, D., et al. Epitaxial piezoelectric MEMS on silicon. Journal of Micromechanics and Microengineering. 20 (5), 055008(2010).
  7. Craighead, H. G. Nanoelectromechanical systems. Science. 290 (5496), 1532-1535 (2000).
  8. Warusawithana, M. P., et al. A ferroelectric oxide made directly on silicon. Science. 324 (5925), 367-370 (2009).
  9. Galliou, S., et al. Quality factor measurements of various types of quartz crystal resonators operating near 4 K. IEEE Transactions on Ultrasonic, Ferroelectrics, and Frequency Control. 63 (7), (2015).
  10. Danel, J. S., Delapierre, G. Quartz: a material for microdevices. Journal of Micromechanics and Microengineering. 1 (4), 187(1991).
  11. Sohn, Y. I., et al. Mechanical and optical nanodevices in single-crystal quartz. Applied Physics Letters. 111 (26), 263103(2017).
  12. Santybayeva, Z., et al. Fabrication of quartz microcylinders by laser interference lithography for angular optical tweezers. Journal of Micro/Nanolithography, MEMS, and MOEMS. 15, 3(2016).
  13. Lu, H., et al. Enhanced electro-optical lithium niobate photonic crystal wire waveguide on a smart-cut thin film. Optics Express. 20 (3), 2974-2981 (2012).
  14. Carretero-Genevrier, A., et al. Soft-chemistry-based routes to epitaxial alpha-quartz thin films with tunable textures. Science. 340 (6134), 827-831 (2013).
  15. Carretero-Genevrier, A., Gich, M. Preparation of macroporous epitaxial quartz films on silicon by chemical solution deposition. Journal of Visualized Experiments: JoVE. (106), e53543(2015).
  16. Zhang, Q., et al. Tailoring the crystal growth of quartz on silicon for patterning epitaxial piezoelectric films. Nanoscale Advances. 1 (9), 3741-3752 (2019).
  17. Zhang, Q., et al. Micro/nanostructure engineering of epitaxial piezoelectric α-quartz thin films on silicon. ACS Applied Materials & Interfaces. 12 (4), 4732-4740 (2020).
  18. Sansen, T., et al. Mapping cell membrane organization and dynamics using soft nanoimprint lithography. ACS Applied Materials & Interfaces. 12 (26), 29000-29012 (2020).
  19. Jolly, C., et al. Soft chemistry assisted on-chip integration of nanostructured quartz-based piezoelectric microelectromechanical system. arXiv:2007.07566 [physics.app-ph]. , (2020).

Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.

Reimpresiones y permisos

Explorar más artículos

Películas de cuarzo epitaxialesMicrocantiléver de cuarzoTécnica de recubrimiento por inmersiónLitografía por nanoimpresiónGrabado iónico reactivoVibrómetro láser DopplerMicroscopía de fuerza atómicaSustrato SOIEfecto piezoeléctrico
Películas epitaxiales nanoestructuradas α-cuarzo sobre silicio: del material a los nuevos dispositivos
Contáctenos
Recomendar a la biblioteca

Privacidad

Términos de uso

Políticas

Copyright © 2026 MyJoVE Corporation. Todos los derechos reservados.