L’article vise à introduire une procédure de fabrication standard et fiable pour le développement de la nanoélectronique dimensionnelle faible future.
Article de méthode
L’article vise à introduire une procédure de fabrication standard et fiable pour le développement de la nanoélectronique dimensionnelle faible future.
Des matériaux bidimensionnels (2D) ont attiré l’attention énorme en raison de leurs propriétés uniques et les applications potentielles. Wafer scale synthèse de matériaux 2D étant encore au stade naissant, scientifiques ne peuvent pas entièrement utilisent des techniques de semiconducteurs traditionnels de recherche connexe. Délicats processus de localiser les matériaux à la définition de l’électrode doivent être bien contrôlée. Dans cet article, un protocole de fabrication universal requis en fabrication nanométriques électronique, tels que 2D quasi-hétérojonction bipolaire transistors (Q-HBT) et des transistors de découpage en arrière 2D sont démontrés. Ce protocole comprend la détermination de la position matérielle, lithographie par faisceau d’électrons (EBL), définition de l’électrode métallique, et al. Un récit étape par étape les procédures de fabrication de ces appareils sont également présentées. En outre, les résultats montrent que chaque appareil fabriqué a atteint haute performance avec une répétabilité élevée. Ce travail révèle une description complète des flux de processus de préparation 2D nano-électronique, permet d’accéder à ces informations et ouvrir la voie à la future électronique, les groupes de recherche.
Depuis le cours des décennies, l’humanité connaît rapid descendantes de la taille des transistors et, par conséquent, une augmentation exponentielle du nombre de transistors dans des circuits intégrés (ICs). Cela maintient le progrès continu de la base de silicium complémentaire (CMOS) metal-oxide semiconductor technologie1. En outre, cette tendance actuelle de la taille et les performances des dispositifs préfabriqués sont toujours sur la bonne voie avec la Loi de Moore, qui stipule que le nombre de transistors sur les puces électroniques, ainsi que leur performance, double environ tous les deux ans2. Transistors CMOS sont présents dans la plupart, sinon la totalité, des appareils électroniques disponibles sur le marché et donc ce qui en fait partie intégrante de la vie humaine. Pour cette raison, il y a des demandes continues à améliorer la taille de la puce et les performances qui ont poussé les fabricants à suivre la voie de droit de la Moore.
Malheureusement, la Loi de Moore semble être touche à sa fin en raison de la quantité de chaleur générée que plusieurs circuits de silicium sont entassés dans une petite zone2. Cela appelle de nouveaux types de matériaux qui peuvent fournir les mêmes, si ce n’est mieux, les performances comme silicium et, en même temps, peut être implémenté dans relativement modestes. Récemment, les nouveaux matériaux prometteurs ont été sujets à de nombreuses recherches de science des matériaux. Des matériaux tels qu’unidimensionnelle (1D) carbon nanotubes3,4,5,6,7, graphène 2D8,9,10, 11 , 12et métaux de transition multiples (TMDs)13,14,15,16,17,18, sont de bons candidats qui peuvent être utilisés comme remplacer le CMOS sur silicium et continuer la piste Loi de Moore.
Fabrication de dispositifs à petite échelle exige une évaluation minutieuse des emplacement du matériau de procéder avec succès aux autres techniques de fabrication comme la lithographie et de la définition de l’électrode métallique. Ainsi, la méthode présentée dans le présent document a été conçue pour répondre à ce besoin. Par rapport à la traditionnelle semi-conducteur fabrication techniques19, l’approche présentée dans le présent document est équipée sur mesure pour le développement de petits dispositifs qui nécessite plus d’attention en ce qui concerne la recherche de l’emplacement du matériel. Cette méthode vise à fabriquer avec fiabilité nanomatériau 2D périphériques, tels que les transistors de découpage en arrière 2D et Q-HBTs, à l’aide de procédés de fabrication standard. Cela peut servir comme une plate-forme pour les développements futurs nanodispositif car elle ouvre la voie vers la production de dispositifs nanométriques avancées futures.
Dans la section de la procédure, les processus de fabrication des dispositifs à base de matériaux 2D à savoir, le Q-HBT et 2D transistor dos-dépendants sont examinées en détail. Électron faisceau structuration combinée avec la détermination de la situation matérielle et électrode métallique définition comprend le protocole étant donné qu’ils sont tenus dans les deux cas mentionnés. Partie 1 décrit le procédé de fabrication étape par étape de Q-HBTs20; et partie 2 illustre une approche universelle pour obtenir le bisulfure de molybdène chemical vapor deposition (CVD) (MoS2) transistors de découpage en arrière de transfert au décollage21, qui s’est avérée complètement dans l’article. Le flux de processus détaillé est illustré dans (Figure 1).
Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.
1. procédé de Fabrication de Transistors 2D Quasi-hétérojonction
2. procédé de Fabrication de Transistors de découpage en arrière 2D
Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.
Les processus de fabrication du dispositif ont été appliquées à plusieurs des recherches de l’auteur correspondant, qui implique l’élaboration de dispositifs matériels 2D. Dans cette partie, les résultats de certaines de ces recherches sont présentés pour illustrer l’effectivité du protocole susmentionné. Une monocouche de latéral WSe2-MoS2 Q-HBT20 est sélectionné comme le premier exemple. En utilisant les procédés de fabrication de dispositif...
Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.
Dans cet article, on démontre les procédures détaillées de fabrication électronique novateur basé sur des matériaux 2D à l’échelle du nanomètre. Étant donné que les procédures de préparation des échantillons de chaque application ont des différences entre eux, les processus superposés ont été traités comme le protocole. Électron faisceau structuration combinée avec la détermination de la situation matérielle et électrode métallique définition sert donc le protocole ici. Parmi les deux types de dispositifs mentionnés, l’e...
Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.
Les auteurs n’ont rien à divulguer.
Ce travail a été soutenu par le Conseil National de la Science, Taïwan sous le contrat no. PLUS 105-2112-M-003-016-MY3. Ce travail a été également en partie pris en charge par le laboratoire de faisceau électronique en génie électrique de l’Université nationale de Taïwan et les laboratoires nationaux de dispositif de Nano.
Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.
| Nom | Entreprise | Numéro de catalogue | Commentaires |
|---|---|---|---|
| E-gun Évaporateur | AST | PEVA 600I | |
| Au slug, 99.99 % | Well-Being Enterprise Co | N/A | |
| Ti slug, 99.99 % | Well-Being Enterprise Co | N/A E-beam | |
| Lithography System | Elionix | ELS7500--EX | |
| Cold Wall CVD System | Sulfur Science | SCW600S | |
| C-plane Substrat Sapphire | Summit-Tech | X171999 | (0001) ± ; 0,2 ° ; un côté poli |
| 100 nm SiO2/Si | Fabriqué en solution d’ammoniac NDL | ||
| Solution d’ammoniac | BASF | ||
| (Mo), 99,95 % | Summit-Tech | N/A | |
| Tungstène (W), 99,95 % | Summit-Tech | N/A | |
| Soufre (S), 99,5 % | Sigma-Aldrich | 13803 | |
| Polyméthacrylate de méthyle (PMMA) | Microchem | 8110788 | Utilisation pour le processus de transfert |
| Spin Coater | Laurell | WS 400B 6NPP LITE | |
| Acétone | BASF | Acétone EL Selectipur | |
| Isopropanol (IPA) | BASF | 2-Propanol UPS | |
| Photo Resist pour EBL | TOK | TDUR-P-015 | |
| Nettoyeur de plasma | Harrick Plasma | PDC-32G | Plasma d’oxygène |
Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.
Demander l’autorisation de réutiliser le texte ou les figures de cet article JoVE
Demander une autorisation