Un abonnement JoVE est requis pour visualiser ce contenu. Connectez-vous ou commencez votre période d'essai gratuite.

Article de méthode

Epitaxial Nanostructured α-Quartz Films on Silicon: From the Material to New Devices

4.4K vues

⸱

DOI :

10.3791/61766

⸱

6 octobre 2020

 ,  ,  ,  , 
1Institut d'Electronique et des Systemes (IES), CNRS, Université de Montpellier

Dans cet article

Résumé

Ces travaux présentent un protocole détaillé pour la microfabrication du porte-à-faux nanostructuré de α quartz sur un substrat technologique silicon-on-isolateur (SOI) à partir de la croissance épitaxique du film de quartz avec la méthode de revêtement de trempette, puis la nanostructuration du film mince par lithographie nanoimprint.

Résumé

Dans ce travail, nous montrons un itinéraire d’ingénierie détaillé du premier microcantilever épitaxial nanostructurel nanostructurel piezoelectric à base de quartz. Nous expliquerons toutes les étapes du processus à partir du matériau à la fabrication de l’appareil. La croissance épitaxique du film de α quartz sur soi (100) substrat commence par la préparation d’un sol-gel en silice dopé au strontium et se poursuit avec le dépôt de ce gel dans le substrat SOI sous une forme de film mince en utilisant la technique de revêtement dans les conditions atmosphériques à température ambiante. Avant la cristallisation du film gel, la nanostructuration est effectuée sur la surface du film par lithographie nanoimprint (NIL). La croissance du film épitaxique est atteinte à 1000 °C, induisant une cristallisation parfaite du film de gel à motifs. La fabrication de dispositifs en porte-à-faux en cristal de quartz est un processus en quatre étapes basé sur des techniques de microfabrication. Le processus commence par façonner la surface du quartz, puis le dépôt métallique pour les électrodes le suit. Après avoir enlevé le silicone, le porte-à-faux est libéré du substrat SOI éliminant SiO2 entre le silicium et le quartz. Les performances de l’appareil sont analysées par vibromètre laser sans contact (LDV) et microscopie à force atomique (AFM). Parmi les différentes dimensions du porte-à-faux incluses dans la puce fabriquée, le porte-à-faux nanostructuré analysé dans ce travail présentait une dimension de 40 μm de large et 100 μm de long et a été fabriqué avec une couche de quartz à motifs de 600 nm d’épaisseur (diamètre nanopillaire et distance de séparation de 400 nm et 1 μm, respectivement) cultivée épitaxiquement sur un dispositif Si de 2 μm d’épaisseur. La fréquence de résonance mesurée était de 267 kHz et le facteur de qualité estimé, Q, de toute la structure mécanique était Q ~ 398 dans de faibles conditions de vide. Nous avons observé le déplacement linéaire dépendant de la tension du porte-à-faux avec les deux techniques (c.-à-d. mesure de contact d’AFM et LDV). Par conséquent, prouvant que ces dispositifs peuvent être activés par l’effet piezoélectrique indirect.

Introduction

Les nanomatériaux d’oxyde aux propriétés piézoélectriques sont essentiels à la conception d’appareils tels que les capteurs MEMS ou les micro-récolteursd’énergie ou le stockage 1,2,3. À mesure que les progrès de la technologie CMOS augmentent, l’intégration monolithique de films et nanostructures piezoélectriques épitaxiques de haute qualité dans le silicium devient un sujet d’intérêt pour développer de nouveaux appareils4. En outre, un plus grand contrôle de la miniaturisation de ces dispositifs est nécessaire pour atteindre des performancesélevées 5,6. Les nouvelles applications de capteurs en électronique, biologie et médecine sont rendues possibles par les progrès des technologies de micro et de nanofabrication7,8.

En particulier, α quartz est largement utilisé comme matériau piézoélectrique et présente des caractéristiques exceptionnelles, qui permettent aux utilisateurs de fabriquer pour différentes applications. Bien qu’il ait un faible facteur de couplage électromécanique, ce qui limite sa zone d’application pour la récolte de l’énergie, sa stabilité chimique et son facteur de qualité mécanique élevé en font un bon candidat pour les dispositifs de contrôle des fréquences et les technologies decapteurs 9. Cependant, ces dispositifs ont été micromachined des cristaux simples en vrac de quartz qui ont les caractéristiques désirées pour la fabricationd’appareil 10. L’épaisseur du cristal de quartz doit être configurée de telle sorte que la fréquence de résonance la plus élevée peut être obtenue à partir de l’appareil, de nos jours, l’épaisseur la plus faible réalisable est de 10 μm11. Jusqu’ici, quelques techniques pour micropattern les cristaux en vrac tels que la cage de Faraday angle-gravure11,lithographie d’interférence de laser12,et faisceau d’ion focalisé (FIB)13 ont été rapportées.

Récemment, l’intégration directe et ascendante de la croissance épitaxique du film de α quartz (100) dans le substrat de silicium (100) a été développée par dépôt de solution chimique (CSD)14,15. Cette approche a ouvert la porte à surmonter les défis susmentionnés et aussi à développer des dispositifs à base de piézoélectrique pour les futures applications de capteurs. L’adaptation de la structure du film α quartz sur substrat de silicium a été réalisée et il a permis de contrôler la texture, la densité et l’épaisseur du film16. L’épaisseur du film de α quartz a été étendue de quelques centaines de nanomètres à la gamme de microns, qui sont 10 à 50 fois plus minces que celles obtenues par les technologies descendantes sur le cristal en vrac. L’optimisation des conditions de dépôt, de l’humidité et de la température de dip-enduit a été permise d’atteindre à la fois le film cristallin continu de quartz nanostructuré et un modèle nanoimprimé parfait par une combinaison d’un ensemble de techniques de lithographie descendante17. Plus précisément, la lithographie à nanoimpression souple (NIL) est un procédé de fabrication et d’équipement à grande échelle à faible coût. L’application de NIL souple, qui combine des approches descendantes et ascendantes, est une clé pour produire des tableaux de nanopillars de quartz épitaxial sur le silicium avec un contrôle précis des diamètres des piliers, de la hauteur et des distances interpillaires. En outre, la fabrication du nanopillar de silice avec la forme contrôlée, le diamètre, et la périnicité sur le verre de borosilicate pour une application biologique a été exécutée personnalisant le NIL doux du film mince épitaxial de quartz18.

Jusqu’à présent, il n’a pas été possible d’intégrer sur puce des mems nanostructurés α à quartz piezoélectrique. Ici, nous dessinons la voie d’ingénierie détaillée à partir de matériaux à la fabrication d’appareils. Nous expliquons toutes les étapes pour la synthèse des matériaux, nil doux, et la microfabrication de l’appareil pour libérer un porte-à-faux à quartz piezoélectrique sur soi substrat19 et discuter de sa réponse comme un matériau piézoélectrique avec quelques résultats de caractérisation.

Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.

Protocole

1. Préparation de la solution

  1. Préparer une solution contenant de l’orthosilicate tétraéthyle préhydrolysé (TEOS) 18 h avant la production des films de gel dans une hotte de fumée dans laquelle un équilibre de laboratoire et un agitateur magnétique sont placés.
    1. Ajouter 0,7 g d’éther de polyéthylène glycol hexadecyl (Brij-58) et 23,26 g d’éthanol dans une bouteille de 50 ml et fermer le couvercle de la bouteille et remuer jusqu’à ce que le Brij soit complètement dissous.
    2. Ajouter 1,5 g de HCl 35 % dans le flacon à l’étape 1.1.1, le fermer et remuer pendant 20 s.
    3. Ajouter 4,22 g de TEOS à la fiole à l’étape 1.1.2, la fermer et la laisser remuer pendant 18 h.
  2. Préparation de 1 M solution aqueuse de Sr2+ juste avant la production des films de gel parce qu’une solution mûrie est susceptible de re-précipiter sous forme de sel de Sr.
    1. Pesez 2,67 g de SrCl2·6H2O dans un flacon volumétrique de 10 mL.
    2. Ajouter 10 mL d’eau ultrapure (p. ex., Milli-Q) jusqu’à 10 mL dans le flacon à l’étape 1.2.1 et fermer le flacon avec un bouchon en plastique et secouer délicatement le flacon pour dissoudre le chlorure de strontium.
  3. Ajouter 275 μL de la solution aqueuse 1 M de Sr2+ dans la bouteille de 10 mL contenant la solution qui a été préparée à l’étape 1.1 et remuer la solution pendant 10 min.

2. Préparation de modèles de polydimethylsiloxane (PDMS)

  1. Préparation de la solution PDMS après l’étape 1.3.
    1. Mélanger 1 partie de l’agent de séchage avec 10 parties de l’élastomer dans un bécher sur la balance. Remuer le mélange à l’aide d’un bâton de verre jusqu’à obtenir une distribution homogène de bulles et l’enlever dans une chambre à vide.
  2. Reproduisez le maître du silicium à l’aide de la solution PDMS. Notez que pour ce travail, nous avons utilisé un maître à motifs de silicium composé de piliers avec des diamètres, la hauteur et la distance de séparation de 1 μm.
    1. Mettez le maître de silicium avec la face structurée vers le haut dans une boîte en plastique et remplissez la boîte avec la solution PDMS.
    2. Introduire la boîte en plastique dans le four à 70 °C pendant 2 h pour obtenir un modèle PDMS solide.
    3. Séparez le modèle PDMS et le maître du silicium. Coupez le modèle PDMS à la taille désirée à l’aide d’une lame et gardez-le dans une boîte propre.

3. Dépôt de film de gel sur soi (100) substrats par trempette-revêtement

  1. Préparation des substrats
    1. Préparer des substrats de 2 cm x 6 cm en coupant une gaufrette SOI de type P de 2 pouces avec une épaisseur de 2/0,5/0,67 μm (Si/SiO2/Si)dans une direction parallèle ou perpendiculaire à l’appartement de la gaufrette à l’aide d’une pointe de diamant. Notez que la conductivité de la couche de silicium doit être comprise entre 1 et 10 Ω/cm.
    2. Introduire les substrats dans une solution piranha pendant 20 min afin d’éliminer les résidus possibles de polymère.
    3. Nettoyez avec de l’eau DI, puis avec de l’éthanol, et laissez-les sécher ou utiliser le flux d’azote. Cette étape doit être effectuée juste après l’étape 1.3.
  2. Dépôt d’une solution contenant de l’orthosilicate tétraéthyle préhydrlysé (TEOS), du sulfactant Brij-58 et du SrCl2 6H2O.
    1. Afin d’obtenir un film homogène de silice, placez la chambre du dip-coater dans les conditions à l’humidité relative 40% et 25 °C de température.
    2. Placez un bécher de la taille d’environ 5 cm x 1 cm x 8 cm sous le substrat SOI suspendu au bras du dip-coater et établissez une séquence de revêtement de trempette avec une vitesse de 300 mm/min à l’immersion et au retrait. Réglez le temps d’immersion (temps à la position finale) à zéro.
    3. Remplissez le bécher de la solution préparée à l’étape 1.3 et attendez que la température relative de l’humidité devienne stable, c’est-à-dire 40 % et 25 °C, respectivement.
    4. Effectuez un seul enduit de trempette et attendez que le film devienne homogène.
    5. Introduire le substrat SOI dans un four à 450 °C pendant 5 min pour la consilidation du film de gel pour obtenir une épaisseur de 200 nm.
    6. Répétez les étapes 3.2.3 et 3.2.4 deux fois plus pour produire un film d’environ 600 nm d’épaisseur. Pour assurer la stabilité de la solution, un processus de répétition doit être effectué en 1 h.

4. Micro/nanostructuration de surface par lithographie à empreinte douce

  1. Préparer les micro/nano structures à la surface du film dans des conditions d’humidité relative de 40% et 25 °C de température.
    1. Répétez l’étape 3.2.3 pour déposer un nouveau film sur le substrat SOI.
    2. Placez le substrat SOI après l’étape 3.2.1 sur une surface plane et placez le moule PDMS préparé à l’étape 2.2 sur le substrat SOI pendant que le sol-gel s’évapore.
    3. Mettre le substrat SOI avec le moule PDMS dans un four à 70 °C pendant 1 min, puis à 140 °C pendant 2 min dans un deuxième four. Ensuite, laissez-le refroidir.
    4. Retirez le moule PDMS pour obtenir un film de gel micro/nanostructuré sur le substrat SOI.
    5. Introduire le substrat SOI dans un four à 450 °C pendant 5 min pour consolider un film de gel micro/nanostructuré d’une hauteur de 600 nm.

5. Cristallisation de film de gel par traitement thermique

  1. Traitement thermique des films de gel sur SOI (100).
    1. Programmer le chauffage tubulaire du four de la température ambiante à 1000 °C.
    2. Introduire l’échantillon placé dans un bateau en céramique dans le four à 1000 °C pendant 5 heures. Ne couvrez pas le tube tubulaire pendant tout le traitement thermique afin de saturer le four avec de l’air. Enfin, atteignez la température ambiante en refroidissant le four sans rampe programmée.

6. Conception de la disposition de masque de lithographie

Le masque utilisé dans ce processus est conçu spécifiquement pour une fabrication d’appareil sur le substrat SOI avec quartz nanostructuré épitaxial. Tous les processus de fabrication sont effectués du côté du quartz. Le masque a été conçu d’une manière que la résistance de tonalité négative doit être employée dans chaque étape. Le masque est organisé en quatre étapes différentes comme expliqué ci-dessous.

  1. Modeler le quartz pour déterminer la forme du porte-à-faux ainsi que la zone de contact de forme carrée de 30 μm x μm. Par exemple, 40 μm x 100 μm de taille rectangulaire en porte-à-faux sur une surface de 120 μm x 160 μm est protégée par résistance négative et le reste est gravé jusqu’à ce que la couche de silicium.
  2. Réalisez les électrodes du haut et du bas. L’électrode supérieure est modelée sur la zone rectangulaire en porte-à-faux et l’électrode inférieure est modelée sur la couche de silicium de 2 μm d’épaisseur sur la zone gravée de 30 μm x 30 μm. La largeur du contact supérieur est 4 μm plus petite que la zone en porte-à-faux à motifs et la taille du contact inférieur est plus grande que la zone gravée de forme carrée de 30 μm x 30 μm à l’étape 1.
  3. Étchez toutes les couches de silicium de 2 μm d’épaisseur en 120 μm x 160 μm en forme de U autour du porte-à-faux en forme de rectangle. La zone gravée est à nouveau en forme de U, mais 4 μm plus petit de chaque côté pour protéger la zone en porte-à-faux contre l’attaque HF dans la dernière étape.
  4. Relâchez le porte-à-faux avec gravure BOE de SiO2. La zone protégée en porte-à-faux est 2 μm plus grande que la zone réelle en porte-à-faux. La partie la plus importante est de protéger la surface et les blancs du porte-à-faux.

7. Nettoyage des échantillons de quartz pour le processus de microfabrication en porte-à-faux avec solution piranha

  1. Préparer une solution piranha en ajoutant lentement 10 mL de peroxyde d’hydrogène (H2O2) en 20 mL d’acide sulfurique (H2SO4)à température ambiante. Ce mélange crée une réaction thermique.
    1. Mettez les échantillons à l’intérieur de cette solution pendant 10 min afin de nettoyer tous les résidus organiques.
    2. Rincer les échantillons à l’eau DI et les sécher avec de l’azote.

8. Étape 1 : Modelage de la forme en porte-à-faux sur le film mince de quartz

  1. Le premier processus de lithographie
    1. Rincer les échantillons avec de l’acétone, de l’API, puis souffler l’azote sec.
    2. Mettez les échantillons sur la plaque chaude à 140°C pendant 10 min de déshumidification.
    3. Spin AZ2070 photorésist négatif à une vitesse de 4000 tours pour 30 s.
    4. Mettre les échantillons sur la plaque chaude à softbake à 115 °C pendant 60 s.
    5. Exposez l’échantillon avec une dose de 37,5mJ.cm-2 UV pour 5 s.
    6. Mettez l’échantillon sur l’assiette chaude pour une cuisson après exposition à 115 °C pendant 60 s.
    7. Développer en MIF 726 développeur pour 100 s à température ambiante, puis rincer à l’eau DI et souffler l’azote sec. L’épaisseur prévue est de 5,5 μm.
    8. Mettez l’échantillon sur la plaque chauffante à 125 °C pendant 10 min pour hardbake la résistance.
  2. Gravure ion réactive (RIE) de la couche de quartz
    1. Étch le quartz jusqu’à ce que la couche de silicium en utilisant RIE avec un débit de gaz de 60 sccm CHF3, 20 sccm0 2, et 10 sccm Ar à 100 W RF puissance.
  3. Nettoyage des résidus de résistance
    1. Nettoyer avec du plasma à un débit de 90 sccm 02 pendant 5 min.
    2. Si la première étape de nettoyage ne suffit pas, laissez l’échantillon dans le dissolvant PG à 80 °C jusqu’à ce que toutes les résistances soient enlevées.
    3. Ensuite, mettez l’échantillon dans une solution piranha (20 mL d’acide sulfurique H2SO4 + 10 mL de peroxyde d’hydrogène H2O2) pendant 10 min. Rincez ensuite à l’eau DI et séchez-les avec de l’azote.

9. Étape 2 : Réalisation de l’électrode inférieure et supérieure

  1. Le deuxième processus de lithographie
    1. Rincer les échantillons avec de l’acétone, de l’API, puis souffler l’azote sec.
    2. Mettez les échantillons sur la plaque chaude à 140 °C pour 10 min de déshumidification.
    3. Tournez AZ2020 photorésist négatif à une vitesse de 4000 tours pour 30 s.
    4. Mettre l’échantillon sur la plaque chaude à softbake à 115 °C pendant 60 s.
    5. Exposez l’échantillon avec 23,25 mJ.cmdose uv de -2 pour 3 s.
    6. Mettez l’échantillon sur l’assiette chaude pour une cuisson après exposition à 115 °C pendant 60 s.
    7. Développer en MIF 726 développeur pour 50 s à température ambiante, puis rincer à l’eau DI et souffler l’azote sec. L’épaisseur prévue est de 1,7 μm.
  2. Dépôt métallique pour les électrodes du haut et du bas.
    1. Déposez 50 nm chrome à un taux de 4 A/s et 120 nm platine à 2,5 A/s avec évaporation du faisceau d’électrons à 10-6 mbar.
  3. Décollage en métal
    1. Laissez les échantillons d’abord en acétone, puis en IPA jusqu’à ce que le décollage en métal soit réussi.
    2. Vérifiez l’échantillon à l’aide d’un microscope optique et, si nécessaire, laissez l’échantillon dans le dissolvant PG à 80 °C jusqu’à ce que tous les métaux décollent. Rincez ensuite à l’eau DI et soufflez l’azote sec.
    3. Si l’étape 9.3.2 ne suffit pas, mettez les échantillons dans un nettoyeur ultrasonique en acétone pendant 5 min. Répétez cette opération autant de fois que nécessaire.
    4. Rincer les échantillons avec de l’acétone, de l’API, puis souffler à sec avec de l’azote.

10. Étape 3 : Modelage de l’échantillon pour graver la couche Si(100)

  1. Le troisième processus de lithographie
    1. Rincer les échantillons avec de l’acétone, de l’API, puis souffler l’azote sec.
    2. Mettez les échantillons sur la plaque chaude à 140 °C pour 10 min de déshumidification.
    3. Tournez AZ2070 photorésist négatif à une vitesse de 2000 tours pour 30 s.
    4. Mettre l’échantillon sur la plaque chauffante pour le softbake à 115 °C pendant 60 s.
    5. Exposez l’échantillon avec une dose de 37,5mJ.cm-2 UV pour 5 s.
    6. Mettez l’échantillon sur la plaque chauffante pour une cuisson après exposition à 115 °C pendant 60 s.
    7. Développer en MIF 726 pendant 110 s à température ambiante, puis rincer à l’eau DI et souffler à sec avec de l’azote. L’épaisseur prévue est de 5,9 μm.
    8. Mettez l’échantillon sur la plaque chaude à 125 °C pendant 10 min pour hardbake la résistance.
  2. Gravure ion réactive de la couche de silicium
    1. Étch la couche de silicium jusqu’à la couche SiO2 en utilisant RIE avec un débit de gaz de 60 sccm CHF3, 20 sccm0 2 et 10 sccm Ar à 100W RF puissance.
  3. Nettoyage des résidus de résistance
    1. Nettoyez d’abord avec du plasma à un débit de 90 sccm 02 pendant 5 min.
    2. Laissez l’échantillon dans le dissolvant PG à 80 °C jusqu’à ce que toutes les résistances soient enlevées. Rincez ensuite à l’eau DI et soufflez l’azote sec.

11. Étape 4 : Libérer le porte-à-faux par gravure chimique humide du SiO2

  1. Le quatrième processus de lithographie
    1. Rincer les échantillons avec de l’acétone, de l’API, puis souffler l’azote sec.
    2. Mettez les échantillons sur la plaque chaude à 140 °C pour 10 min de déshumidification.
    3. Spin AZ2020 photorésist négatif à une vitesse de 2000 tours pour 30 s.
    4. Mettre l’échantillon sur la plaque chauffante pour cuire au four à 115 °C pendant 60 s.
    5. Exposez l’échantillon avec une dose de 37,5mJ.cm-2 UV pour 5 s.
    6. Mettez l’échantillon sur la plaque chauffante pour une cuisson après exposition à 115 °C pendant 60 s.
    7. Développer en MIF 726 pour 65 s à température ambiante. Rincer à l’eau DI, puis souffler l’azote sec. L’épaisseur prévue est de 2,3 μm.
    8. Mettez l’échantillon sur la plaque chauffante à 125 °C pendant 10 min pour hardbake la résistance.
  2. Gravure humide de la couche SiO2 avec gravure tamponnée d’oxyde (BOE)
    1. Mettez boe 7:1 solution dans un récipient à base de polytétrafluoroéthylène (PTFE).
    2. Mettez l’échantillon dans cette solution et laissez-le à température ambiante jusqu’à ce que toutes les couches SiO2 soient gravées sous le porte-à-faux. Rincez ensuite à l’eau DI et soufflez l’azote sec.
  3. Nettoyage des résidus de résistance
    1. Rincer les échantillons avec de l’acétone, de l’API, puis souffler l’azote sec.
    2. Si nécessaire, nettoyez les résidus de résistance avec du plasma à un débit de 90 sccm O2 pendant 5 min.

Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.

Résultats

Les progrès de la synthèse des matériaux et de la fabrication des dispositifs (voir figure 1)ont été représentés schématiquement en surveillant différentes étapes à l’aide d’images réelles. Après les processus de microfabrication, nous avons observé l’aspect des cantilevers nanostructurés à l’aide des images de microscopie électronique à balayage des émissions sur le terrain (FEG-SEM)(figure 2a-c). La diffraction des micro rayons X 2D contrôlait...

Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.

Discussion

La méthode présentée est une combinaison d’approches ascendantes et descendantes pour produire des micro-cantilevers à quartz piezoélectrique nanostructuré sur la technologie Si. Quartz/Si-MEMS offre des avantages majeurs par rapport au quartz en vrac en termes de taille, de consommation d’énergie et de coût d’intégration. En effet, le quartz épitaxique/Si MEMS est produit avec des procédés compatibles CMOS. Cela pourrait faciliter la fabrication future de solutions à puce unique pour les appareils multifréquences tout e...

Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.

Déclarations de divulgation

Les auteurs n’ont rien à divulguer.

Remerciements

Ces travaux ont été financés par le Conseil européen de la recherche (CER) dans le cadre du programme de recherche et d’innovation Horizon 2020 de l’Union européenne (n° 803004).

Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.

Matériaux

Liste des matériaux utilisés dans cet article
NomEntrepriseNuméro de catalogueCommentaires
AcétoneHoneywell Riedel de Haë ; nUN 1090
AZnLOF 2020 résistance négativeMicrochimiques USAW176488-1BLO
AZnLOF 2070 résistance négativeMicrochimiquesUSAW211327-1FK6
AZ 726 Développeur MIFMerckDEAA195539
BOE (7:1)TechnicAF 87.5-12.5
Brij-58Sigma9004-95-9
ChromeNeycoFCRID1T00004N-F53-062317/FC79271
Dip Coater ND-R 11/2 FNadetecND-R 11/2 F
Solution de peroxyde d’hydrogène 30 %Carlo Erka Reagents DasitGroupUN 2014
H2SO4Honeywell FlukaUN 1830
Alcool isopropyliqueHoneywell Riedel de Haë ; nUN 1219
Aligneur de masqueEV GroupEVG620
PG decapantMicroChem18111026
PlatinumNeycoINO272308/F14508
Conteneur à basetéflon
Gravure ionique réactive (RIE)CorialICP Corial 200 IL
SEMFEGHitachiSu-70
Substrat SOIUniversity WaferID :3213
Chlorure de strontium hexahydratéSigma-Aldrich10025-70-4
SYLGARD TM 184 Kit d’élastomère de siliconeDow.000000840559
SYLGARD TM 184 Agent de durcissement en élastomère de siliconeDow.000000840559
Orthosilicate tétraéthyleAldrich78-10-4
Four tubulaireCarbolitePTF 14/75/450
VibromètrePolytecOFV-500D
2DXRD BrukerD8 DécouvrirÉquipé d’un détecteur Eiger2 R 500 K 2D
de

Références

  1. Vila-Fungueiriño, J. M., et al. Integration of functional complex oxide nanomaterials on silicon. Frontiers in Physics. 3, (2015).
  2. Carretero-Genevrier, A., et al. Direct monolithic integration of vertical single crystalline octahedral molecular sieve nanowires on silicon. Chemistry of Materials. 26 (2), 1019-1028 (2014).
  3. Gomez, A., et al. Crystal engineering of room-temperature ferroelectricity in epitaxial 1D hollandite oxides on silicon. arXiv:2007.03452 [cond-mat.mtrl-sci]. , (2020).
  4. Tadigadapa, S., et al. Piezoelectric MEMS sensors: state-of-the-art and perspectives. Measurement Science and Technology. 20 (9), 092001(2009).
  5. Yin, S. Integration of epitaxial piezoelectric thin films on silicon. Ecole Centrale de Lyon, France. , (2013).
  6. Isarakorn, D., et al. Epitaxial piezoelectric MEMS on silicon. Journal of Micromechanics and Microengineering. 20 (5), 055008(2010).
  7. Craighead, H. G. Nanoelectromechanical systems. Science. 290 (5496), 1532-1535 (2000).
  8. Warusawithana, M. P., et al. A ferroelectric oxide made directly on silicon. Science. 324 (5925), 367-370 (2009).
  9. Galliou, S., et al. Quality factor measurements of various types of quartz crystal resonators operating near 4 K. IEEE Transactions on Ultrasonic, Ferroelectrics, and Frequency Control. 63 (7), (2015).
  10. Danel, J. S., Delapierre, G. Quartz: a material for microdevices. Journal of Micromechanics and Microengineering. 1 (4), 187(1991).
  11. Sohn, Y. I., et al. Mechanical and optical nanodevices in single-crystal quartz. Applied Physics Letters. 111 (26), 263103(2017).
  12. Santybayeva, Z., et al. Fabrication of quartz microcylinders by laser interference lithography for angular optical tweezers. Journal of Micro/Nanolithography, MEMS, and MOEMS. 15, 3(2016).
  13. Lu, H., et al. Enhanced electro-optical lithium niobate photonic crystal wire waveguide on a smart-cut thin film. Optics Express. 20 (3), 2974-2981 (2012).
  14. Carretero-Genevrier, A., et al. Soft-chemistry-based routes to epitaxial alpha-quartz thin films with tunable textures. Science. 340 (6134), 827-831 (2013).
  15. Carretero-Genevrier, A., Gich, M. Preparation of macroporous epitaxial quartz films on silicon by chemical solution deposition. Journal of Visualized Experiments: JoVE. (106), e53543(2015).
  16. Zhang, Q., et al. Tailoring the crystal growth of quartz on silicon for patterning epitaxial piezoelectric films. Nanoscale Advances. 1 (9), 3741-3752 (2019).
  17. Zhang, Q., et al. Micro/nanostructure engineering of epitaxial piezoelectric α-quartz thin films on silicon. ACS Applied Materials & Interfaces. 12 (4), 4732-4740 (2020).
  18. Sansen, T., et al. Mapping cell membrane organization and dynamics using soft nanoimprint lithography. ACS Applied Materials & Interfaces. 12 (26), 29000-29012 (2020).
  19. Jolly, C., et al. Soft chemistry assisted on-chip integration of nanostructured quartz-based piezoelectric microelectromechanical system. arXiv:2007.07566 [physics.app-ph]. , (2020).

Accès restreint. Veuillez vous connecter ou commencer un essai pour afficher ce contenu.

Réimpressions et autorisations

Explorer plus d’articles

Couches de quartz épitaxialesMicrocantilever en quartzTechnique de dépôt par trempageLithographie par nano-empreinteGravure ionique réactiveVibromètre laser DopplerMicroscopie à force atomiqueSubstrat SOIEffet piézoélectrique
Epitaxial Nanostructured α-Quartz Films on Silicon: From the Material to New Devices
Contactez-nous
Recommander à la bibliothèque

Confidentialité

Conditions d’utilisation

Politiques

Copyright © 2026 MyJoVE Corporation. Tous droits réservés.