Articolo metodologico

Scrittura e bassa temperatura Caratterizzazione di nanostrutture di ossido

10.2K visualizzazioni

⸱

DOI:

10.3791/51886

⸱

18 luglio 2014

 ,  ,  ,  ,  ,  ,  , 
1Department of Physics, University of Pittsburgh

In questo articolo

Sommario

Le nanostrutture di ossido offrono nuove opportunità per la scienza e la tecnologia. La conducibilità interfacciale tra LaAlO3 e SrTiO3 può essere controllata con precisione quasi atomica utilizzando una tecnica di microscopia a forza atomica conduttiva. Viene dimostrato il protocollo per la creazione e la misurazione di nanostrutture conduttive alle interfacce LaAlO3/SrTiO3.

Abstract

La nanoelettronica degli ossidi è un campo in rapida crescita che cerca di sviluppare nuovi materiali con comportamento multifunzionale a dimensioni nanometriche. Le interfacce a ossido presentano un'ampia gamma di proprietà che possono essere controllate, tra cui la conduzione, il comportamento piezoelettrico, il ferromagnetismo, la superconduttività e le proprietà ottiche non lineari. Recentemente, sono stati scoperti e sviluppati metodi per controllare queste proprietà a dimensioni estreme su scala nanometrica. Di seguito sono descritte le procedure passo-passo esplicite per la creazione di nanostrutture LaAlO3/SrTiO3 utilizzando una tecnica di microscopia a forza atomica conduttiva reversibile. Vengono prima descritte le fasi di elaborazione per la creazione di contatti elettrici per l'interfaccia LaAlO3/SrTiO3. Le nanostrutture conduttive vengono create applicando tensioni a una punta di microscopio a forza atomica conduttiva e commutando localmente l'interfaccia LaAlO3/SrTiO3 in uno stato conduttivo. Un versatile kit di strumenti per nanolitografia è stato sviluppato espressamente allo scopo di controllare il percorso e la tensione della punta del microscopio a forza atomica (AFM). Quindi, queste nanostrutture vengono collocate in un criostato e vengono eseguite le misurazioni del trasporto. Le procedure qui descritte dovrebbero essere utili ad altri che desiderano condurre ricerche nel campo della nanoelettronica degli ossidi.

Introduzione

Eterostrutture Ossido 1-5 mostrano una notevole varietà di fenomeni fisici emergenti che sono sia scientificamente interessante e potenzialmente utile per le applicazioni 4. In particolare, l'interfaccia tra LaAlO 3 (LAO) e SrTiO 3 (STO) 6 può esibire isolante, conduzione, superconduttori 7, ferroelettrici come 8 e 9 comportamento ferromagnetico. Nel 2006, Thiel et al hanno dimostrato 10 che c'è una transizione netta isolante-metallo come lo spessore dello strato LAO viene aumentata, con uno spessore critico di 4 celle unitarie (4uc). Successivamente è stato dimostrato che le strutture 3uc-LAO/STO presentano una transizione isteresi che può essere controllato localmente con un conduttore microscopio a forza atomica (AFM-c) sonda 11.

Le proprietà delle interfacce ossido come LaAlO 3/3 SrTiO dipendono dalla assenza o presenza di condurreelettroni all'interfaccia. Questi elettroni possono essere controllate utilizzando migliori elettrodi di gate 12,13, schiena Portone 10, superficie adsorbati 14 strati ferroelettrici 15,16 e c-AFM litografia 11. Una caratteristica unica di c-AFM litografia è che molto piccole caratteristiche nanoscala possono essere creati.

Gating top elettrico, in combinazione con la reclusione bidimensionale, viene spesso utilizzato per creare punti quantici di semiconduttori III-V 17. In alternativa, nanofili semiconduttori quasi-unidimensionali possono essere gated elettricamente dalla vicinanza. I metodi per produrre queste strutture sono in termini di tempo e generalmente irreversibile. Al contrario, la tecnica litografia c-AFM è reversibile, nel senso che una nanostruttura può essere creato per un esperimento, e poi "cancellata" (simile ad una lavagna). Generalmente, scrittura c-AFM viene eseguita con tensioni positive applicate alla punta AFM, mentre, cancellandoviene eseguita utilizzando tensioni negative. Il tempo necessario per creare una particolare struttura dipende dalla complessità del dispositivo, ma è di solito meno di 30 min; maggior parte del tempo viene speso cancellando la tela. La risoluzione spaziale tipica è di circa 10 nanometri, ma con la sintonizzazione corretta caratteristiche piccolo come 2 nanometri possono essere creati 18.

Una descrizione dettagliata della procedura di fabbricazione su scala nanometrica segue. Il dettaglio fornito qui dovrebbe essere sufficiente a consentire esperimenti simili da eseguire da ricercatori interessati. Il metodo qui descritto presenta numerosi vantaggi rispetto agli approcci litografiche tradizionali utilizzati per creare nanostrutture elettronici nei semiconduttori.

Il metodo di litografia c-AFM qui descritto è parte di una classe molto più ampia di iniziative litografia a base di scansione a sonda, tra cui la scansione di ossidazione anodica 19, dip-pen nanolitografia 20, patterning piezoelettrico21, e così via. La tecnica c-AFM qui descritto, insieme con l'uso di interfacce ossido nuovi, può produrre alcune delle strutture elettroniche massima precisione con una varietà senza precedenti di proprietà fisiche.

Protocollo

1. Ottenere LAO / STO Eterostrutture

  1. Ottenere un eterostruttura ossido costituito da 3.4 celle elementari di LAO coltivati ​​da deposizione laser pulsata su TiO substrati STO 2-terminati. Dettagli di crescita campione sono descritti in rif. 22.

2. Fotolitografica Trattamento dei campioni

Creare contatti elettrici per l'interfaccia LAO / STO, con cuscinetti di legame per tele di cablaggio ad un chip carrier. Le singole fasi di lavorazione sono descritte in dettaglio di seguito.

  1. Spin fotosensibile
    1. Spin photoresist sui campioni a 600 rpm per 5 secondi, poi a 4000 rpm per 30 sec. Lo strato fotosensibile sarà spessore di circa 2 micron. Cuocere i campioni a 95 ° C per 1 min.
  2. Esporre photoresist utilizzando un allineatore maschera con luce 320 nm per 100 sec con una dose di 5 mW / cm 2.
  3. Sviluppare il photoresist in sviluppatore fotosensibile for 1 min.
  4. Ion fresatura
    1. Utilizzare un mulino ioni Ar + per rimuovere i 15 nm di materiale (LAO e STO) nelle zone non coperte da photoresist. Porre i campioni con un angolo di 22,5 ° rispetto alla direzione perpendicolare al fascio di ioni Ar + in entrata. Se la velocità di attacco Ar + non è tarato, eseguire una corsa di taratura per garantire la corretta quantità di materiale viene rimosso. Determinare la profondità di incisione con AFM o profilmetry equivalente.
  5. DC sputtering di Ti e Au
    1. Cassetta 4 nm Ti, poi 25 nm Au sui campioni in modo che l'Au fa contatto elettrico con lo strato STO esposto. La pressione sputtering è nell'intervallo 2-6 x 10 -7 Torr, e lo sputtering avviene con il campione a temperatura ambiente. Pre-polverizzazione catodica Ti per 10 min con otturatore chiuso a 100 W, poi otturatore aperto e polverizzazione catodica per 20 secondi a 100 W. Al termine, immediatamente pre-sputter Au per 1 min a 50 W poi polverizzare Au per 30 sec per i campioni a 50 W. CaliBrate il tempo per produrre gli spessori Ti e Au desiderati.
  6. Lift-off
    1. Utilizzare lavaggio ultrasonico Acetone / IPA per rimuovere photoresist dalla superficie dei campioni.
  7. Secondo strato
    1. Un secondo processo litografico, escluso il punto 4 (ie., Escludendo la fresatura di ioni), viene utilizzato per creare i collegamenti dei cavi d'oro ai singoli pad legame. I due modelli devono essere ben allineate per garantire che essi non producono cortocircuiti.
  8. Pulizia al plasma.
    1. Un IPC Barrel Etcher viene utilizzato per rimuovere il photoresist residuo nella trincea pattern. Lo strumento utilizzato al 100 W e 1 Torr argon per 1 min

3. Wire James Bond un campione prepararsi per la scrittura

  1. Montare il campione LAO / STO in un chip carrier (Figura 2A) con 28 pin disponibili.
  2. Struttura legame Wire

NOTA: Utilizzare un bonder filo per fare c elettricaollegamenti tra i rilievi di legame sul campione e il chip carrier. Attaccare 1 mil (25 micron) fili d'oro tra i contatti elettrici e il chip carrier. Scrivi nanostrutture

4. Scrivere Nanostrutture

  1. Creare uno schizzo informale della nanostruttura conduttrice (Figura 3A).
  2. Aprire le Scalable Vector Graphics (SVG), montaggio (Figura 3B).
    1. Utilizzare un modello o definire le dimensioni della finestra in base a quella dell'immagine AFM.
    2. Caricare l'immagine AFM del campione nell'editor SVG.
    3. Creare elementi di nanostrutture sovrapposte l'immagine AFM su.
  3. Caricare il file SVG nel programma nanolitografia.
  4. Eseguire il software di litografia per creare una nanostruttura conduttrice.
    1. Suggerimento Utilizzare V = +10 V per creare nanostrutture, e mancia V = -10 V per cancellare nanostrutture.
    2. Spostare la punta c-AFM ad una velocità compresa tra 200 nm / sec a 2 micron / sec.

5. Raffreddare dispositivo e prendere le misure

  1. Spegnere tutte le luci bianche e utilizzare filtri rosso / sorgenti luminose.
  2. Estrarre il campione dal sistema AFM.
  3. Caricare il campione in frigorifero diluizione (A).
  4. Misurare la resistenza in funzione della temperatura (B) come il campione viene raffreddato.
  5. Misurare le proprietà di trasporto a basse temperature (C).

Risultati

I risultati mostrati qui sono rappresentative del comportamento dei trasporti che può essere esposto da questa classe di nanostrutture, ed è stato descritto altrove in dettaglio 23-26. In questo esempio, una cavità nanofili è stato costruito (figura 4) da una eterostruttura LAO cella 3,3 unità / STO. Percorsi conduttivi (in verde) sono tipicamente 10 nm di larghezza, come determinato dal nanowire "tagliando" esperimenti 11. La velocità di punta e la tensione per ogni segmento è configurabile in modo indipendente dal pannello di litografia anteriore (Figura 4B), così come la velocità di scrittura di punta. "Elettrodi virtuali" che si interfacciano con i contatti interfacciali assicurano che vi sia una connessione elettrica altamente conduttivo sulle nanostrutture.

Dopo la nanostruttura è scritto, è trasferito al frigorifero diluizione. L'esposizione alla luce o al di sotto di 550 nm produrrà photoconduction indesiderato, quindi è important trasferire il dispositivo al buio o con l'ausilio di un rosso "camera oscura" luce (Figura 5A). I collegamenti elettrici devono essere effettuate a temperatura ambiente, e come con la maggior parte delle nanostrutture di semiconduttori, grande attenzione dovrebbero essere prese quando si cambia i collegamenti elettrici a temperature criogeniche. Se i dispositivi vengono sottoposti a scariche elettrostatiche, molto probabilmente diventerà isolante. Sorprendentemente, la funzionalità può essere recuperato da "bicicletta" la temperatura di 300 K e raffreddamento di nuovo.

Durante cooldown, è di routine per monitorare la resistenza a due terminali, e anche la resistenza a quattro terminali, in funzione della temperatura. Per queste misure una tensione alternata (tipicamente ~ 1 mV) viene applicato ad una bassa frequenza (<10 Hz) a uno degli elettrodi, mentre la corrente alternata è misurata con un amplificatore di transimpedenza. Lock-in demodulazione e il filtraggio viene eseguita utilizzando un amplificatore lock-in casa-sviluppato. Il cu acrrent viene monitorata in funzione della temperatura (Figura 5B).

Una volta che il dispositivo viene raffreddata alla temperatura di base del frigorifero diluizione (50 mK), misure di trasporto a quattro terminali vengono eseguite (Figura 5C). Per le misurazioni di corrente viene prelevato attraverso il canale principale del dispositivo, mentre la tensione ai capi del dispositivo viene misurata simultaneamente. Invece di misurare con un amplificatore lock-in, un pieno corrente-tensione (IV) traccia viene misurata. Questo metodo contiene più informazioni e la conduzione differenziale può essere calcolato tramite differenziazione numerica. Per il particolare dispositivo, la conduzione differenziale è misurata in funzione del lato sg-gate tensione V. Questa porta consente il potenziale chimico del dispositivo da modificare. Il trasporto attraverso il dispositivo mostra una forte dipendenza non monotona, indicando regioni in cui Coulomb blocco avviene per i valori più piccoli, e strong la superconduttività per i più grandi valori di V sg. Dettagli sulla interpretazione fisica per questa classe di dispositivi saranno descritte altrove.

figure-results-1
.. Figura 1, fasi di lavorazione fotolitografiche Fase 1: centrifuga fotosensibile. Fase 2: esporre photoresist utilizzando la maschera allineatore. Fase 3: sviluppare fotosensibile. Fase 4: fresatura di ioni. Fase 5: DC sputtering a depositare Ti e Au. Fase 6: lift-off. Fase 7: depositare il secondo strato. Fase 8: pulizia plasma.

figure-results-2
Figura 2. Immagini di lithographically fantasia eterostrutture LAO / STO. (A) Immagine che mostra 5mm x 5mm campione filo legato a un chip carrier. (B) Ottico d'immagine che mostra i rilievi di legame e una delle tele. (C) Close-up di un'unica tela. cliccate qui per vedere una versione più grande di questa figura.

figure-results-3
Figura 3. (A) progettazione informale dei LAO / STO nanostruttura. (B) disposizione precisa di nanostrutture utilizzando un open-source di grafica vettoriale scalabile (SVG) montaggio.

figure-results-4
Figura 4. (A) litografia pannello anteriore per c-AFM patterning. (B) la posizione e la tensione di punta c-AFM Screenshot dal simulatore 3D che mostra.w.jove.com/files/ftp_upload/52058/52058fig4large.jpg "target =" _blank "> Clicca qui per vedere una versione più grande di questa figura.

figure-results-5
Figura 5. (A) LAO / STO nanostruttura essendo inserito in diluizione frigorifero. (B) Controllo di resistenza campione viene raffreddato da 300 K a 50 mK. (C) Controllo di conduttanza differenziale a quattro terminali di dispositivo in funzione della Vsg tensione cancello laterale e tensione ai capi del dispositivo (V4T). Grafico di intensità visualizzato in unità di siemens (S), e le tensioni sono visualizzati in unità di volt (V).

Discussione

Il successo della creazione di nanostrutture dipende da diversi passaggi critici. È importante che i campioni LAO/STO siano cresciuti con uno spessore che è noto per essere al confine tra la fase isolante e quella conduttiva. (I dettagli della crescita del campione esulano dall'ambito di questo documento, ma sono cruciali per il successo complessivo.) In secondo luogo, è importante avere un'umidità relativa compresa tra il 25 e il 45% per una corretta scrittura c-AFM. È improbabile che valori inferiori al 25% producano nanostrutture conduttive, mentre un'umidità troppo elevata produce generalmente caratteristiche incontrollabili di grandi dimensioni. Inoltre, il controllo della temperatura dell'AFM è importante se la punta c-AFM deve raggiungere un registro preciso per lunghi periodi di tempo. Una volta create, le nanostrutture devono essere collocate in un ambiente sottovuoto se si vogliono eseguire esperimenti che durano più di qualche ora. Per gli esperimenti qui descritti, la struttura viene creata e in pochi minuti trasferita in un ambiente vuoto.

Prima di scrivere, si consiglia di eseguire un "test di scrittura" su tutti gli elettrodi pertinenti. In tale test, vengono prima creati due elettrodi virtuali e viene scritto un singolo nanofilo monitorando contemporaneamente la conduttanza. Un test simile di cancellazione può essere eseguito "tagliando" il nanofilo poco dopo. Se la nanostruttura si sta deteriorando rapidamente, il problema è molto probabilmente dovuto ai contatti interfacciali o alla tela stessa. Per distinguere tra questi due effetti, è necessario eseguire una misurazione a quattro terminali della conduttanza e la conduttanza a due terminali deve essere confrontata con la conduttanza a quattro terminali in funzione del tempo. Se la conduttanza a due terminali decade più rapidamente della conduttanza a quattro terminali, il problema è correlato ai contatti elettrici dell'interfaccia. Se la conduttanza a quattro terminali sta decadendo a una velocità comparabile, molto probabilmente la tela non è adatta e deve essere sostituita.

Ci sono limiti naturali del metodo attuale per la creazione di nanostrutture. Nello specifico, la velocità di scrittura per i dispositivi più piccoli è limitata a poche centinaia di nanometri al secondo. Velocità molto superiori a tale valore portano a risultati imprevedibili. L'uso di tecniche di scrittura parallela è possibile27,28, ma non sono molto sviluppate e hanno i loro svantaggi. La dimensione delle nanostrutture che possono essere create è naturalmente limitata dal campo di scansione dell'AFM utilizzato. Si consiglia vivamente un AFM di alta qualità con feedback a circuito chiuso nelle due direzioni di scansione. Il tracciamento di oggetti puntiformi sulla superficie del campione deve essere eseguito per monitorare la deriva temporale del campione.

Una volta padroneggiata la creazione di nanostrutture conduttive alle interfacce degli ossidi, è possibile esplorare un'ampia gamma di direzioni sperimentali. Utilizzando questa tecnica, è già stata dimostrata un'ampia varietà di nanostrutture e dispositivi, tra cui nanofili18, barriere a tunnel29, giunzioni raddrizzatori30, transistor ad effetto di campo18, transistor a singolo elettrone31, nanofili superconduttori32, rivelatori ottici su scala nanometrica33 ed emettitori e rivelatori THz su scala nanometrica34.

Dichiarazioni

Gli autori non hanno nulla da rivelare.

Ringraziamenti

La collaborazione di lunga data con Chang-Beom Eom dell'Università del Wisconsin-Madison, che ha fornito i campioni LAO/STO, è un riconoscimento di gratitudine. L'assistenza per l'editing video di Christopher Solis è molto apprezzata. Questo lavoro è supportato da NSF (DMR-1104191, DMR-1124131), ARO (W911NF-08-1-0317) e AFOSR (FA9550-10-1-0524, FA9550-12-1-0268, FA9550-12-1-0057).

Materiali

Elenco dei materiali utilizzati in questo articolo
NomeAziendaNumero di catalogoCommenti
Attrezzatura
Contatto AllineatoreKarl-SussMA6
SpinnerSolitec5110C
Ion MillCommonwealth Scientific8C
Sputtering SystemLeybold-HeraeusZ-650
Barrel EtcherBranson/IPC3000C
Wire BonderWestbond7700E
AFMRicerca AsiloMFP-3D
Diluizione FrigoriferoQuantum DesignP850
Lavatrice ad ultrasuoniFisher Scientific15-335-6
Amplificatore di correnteFemtoDLPCA-200
Materiali
LaAlO3/SrTiO3Prof. Chang-Beom Eom5 mm x 1 mm con ~3,4 celle unitarie di LAO (Vedi riferimento 18)
PhotoresistAZ Electronic MaterialsP4210
DeveloperAZ Electronic Materials400K
AcetoneFisher ScientificA929SK-4
Alcool isopropilicoFisher ScientificA459-1
Acqua deionizzataFisher Scientific23-290-065
Filo d'oroDuPont5771mm
di diametro Chip CarrierNTK TechnologiesIRK28F1-5451D
, ,, , , , , , , : 1

Riferimenti

  1. Sulpizio, J. A., Ilani, S., Irvin, P., Levy, J. i Annual Review of Materials Research, in press. , (2014).
  2. Mannhart, J., Blank, D. H. A., Hwang, H. Y., Millis, A. J., Triscone, J. M. Two-Dimensional Electron Gases at Oxide Interfaces. Mrs Bulletin. 33, 1027-1034 (2008).
  3. Langer, J. S. Annual Review of Condensed Matter Physics. Interface Physics in Complex Oxide Heterostructures. , 141-165 (2011).
  4. Bogorin, D. F., Irvin, P., Cen, C., Levy, J. i Multifunctional Oxide Heterostructures. Tsymbal, E. Y., Dagotto, E. R. A., Chang-Beom, E., Ramesh, R. 13, University Press. Oxford. (2012).
  5. Granozio, F. M., Koster, G., Rijnders, G. Functional Oxide Interfaces. MRS Bulletin. 38, 1017-1023 (2013).
  6. Ohtomo, A., Hwang, H. Y. A high-mobility electron gas at the LaAlO3/SrTiO3 heterointerface. Nature. 427, 423-426 (2004).
  7. Reyren, N., et al. Superconducting interfaces between insulating oxides. Science. 317, 1196-1199 (2007).
  8. Bark, C. W., et al. Switchable Induced Polarization in LaAlO3/SrTiO3 Heterostructures. Nano Letters. 12, 1765-1771 (2012).
  9. Brinkman, A., et al. Magnetic effects at the interface between non-magnetic oxides. Nature Materials. 6, 493-496 (2007).
  10. Thiel, S., Hammerl, G., Schmehl, A., Schneider, C. W., Mannhart, J. Tunable quasi-two-dimensional electron gases in oxide heterostructures. Science. 313, 1942-1945 (2006).
  11. Cen, C., et al. Nanoscale control of an interfacial metal-insulator transition at room temperature. Nature Materials. 7, 298-302 (2008).
  12. Singh-Bhalla, G., et al. Built-in and induced polarization across LaAlO3/SrTiO3 heterojunctions. Nature Physics. 7, 80-86 (2011).
  13. Li, L., et al. Very Large Capacitance Enhancement in a Two-Dimensional Electron System. Science. 332, 825-828 (2011).
  14. Xie, Y., Hikita, Y., Bell, C., Hwang, H. Y. Control of electronic conduction at an oxide heterointerface using surface polar adsorbates. Nature Communications. 2, 494(2011).
  15. Bark, C. W., et al. Tailoring a two-dimensional electron gas at the LaAlO3/SrTiO3 (001) interface by epitaxial strain. PNAS. 108, 4720-4724 (2011).
  16. Tra, V. T., et al. Adv Mater. 25, 3357-3364 (2013).
  17. Cronenwett, S. M., Oosterkamp, T. H., Kouwenhoven, L. P. A Tunable Kondo Effect in Quantum Dots. Science. 281, 540-544 (1998).
  18. Cen, C., Thiel, S., Mannhart, J., Levy, J. Oxide Nanoelectronics on Demand. Science. 323, 1026-1030 (2009).
  19. Kalinin, S. V., Gruverman, A. Scanning probe microscopy: electrical and electromechanical phenomena at the nanoscale. 1, Springer. (2007).
  20. Piner, R. D., Zhu, J., Xu, F., Hong, S. H., Mirkin, C. A. 'Dip-pen' nanolithography. Science. 283, 661-663 (1999).
  21. Ahn, C. H., et al. Nonvolatile Electronic Writing of Epitaxial Pb(Zr0.52Ti0.48)O3/SrRuO3 Heterostructures. Science. 276, 1100-1103 (1997).
  22. Bi, F., et al. 'Water-cycle' mechanism for writing and erasing nanostructures at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 173110(2010).
  23. Cheng, G., et al. Anomalous Transport in Sketched Nanostructures at the LaAlO3/SrTiO3 Interface. Phys Rev X. 3, 011021(2013).
  24. Veazey, J. P., et al. Nonlocal current-voltage characteristics of gated superconducting sketched oxide nanostructures. Europhys Lett. 103, 57001(2013).
  25. Veazey, J. P., et al. Oxide-based platform for reconfigurable superconducting nanoelectronics. Nanotechnology. 24, 375201(2013).
  26. Irvin, P., et al. Anomalous High Mobility in LaAlO3/SrTiO3 Nanowires. Nano Letters. 13, 364-368 (2013).
  27. Salaita, K., et al. Massively Parallel Dip–Pen Nanolithography with 55 Two-Dimensional Arrays. Angewandte Chemie. 118, 7378-7381 (2006).
  28. Li, S., et al. Parallel Conductive-AFM Lithography on LaAlO3/SrTiO3 Interfaces. Ieee T Nanotechnol. 12, 518-520 (2013).
  29. Cen, C., Bogorin, D. F., Levy, J. Thermal activation and quantum field emission in a sketch-based oxide nanotransistor. Nanotechnology. 21, 475201(2010).
  30. Bogorin, D. F., et al. Nanoscale rectification at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 013102(2010).
  31. Cheng, G., et al. Sketched Oxide Single-Electron Transistor. Nature Nanotech. 6, 343-347 (2011).
  32. Joshua, A., Ruhman, J., Pecker, S., Altman, E., Ilani, S. Gate-tunable polarized phase of two-dimensional electrons at the LaAlO3/SrTiO3 interface. PNAS. 110, 9633(2013).
  33. Irvin, P., et al. Rewritable Nanoscale Oxide Photodetector. Nature Photon. 4, 849-852 (2010).
  34. Ma, Y., et al. Broadband Terahertz Generation and Detection at 10 nm Scale. Nano Letters. 13, 2884-2888 (2013).

Ristampe e permessi

Tag

AFM conduttivoLaAlO3 SrTiO3Toolkit di nanolitografiamisure di trasportoraffreddamento con criostatoconduttanza differenzialeblocco di Kondotunneling di coppie di Coopertransizione di superconduttivit
Scrittura e bassa temperatura Caratterizzazione di nanostrutture di ossido
Contattaci
Consiglia alla biblioteca

Privacy

Termini di utilizzo

Politiche

Copyright © 2026 MyJoVE Corporation. Tutti i diritti riservati.