방법 논문

전기 필드 컨트롤의 전해질 게이팅 하 여 WS2 나노 전자 상태

10.8K 조회수

⸱

DOI:

10.3791/56862

⸱

2018년 4월 12일

 ,  ,  ,  ,  ,  ,  , 
1Quantum-Phase Electronics Center (QPEC) and Department of Applied Physics, The University of Tokyo, 2Materials Sciences Division, Lawrence Berkeley National Laboratory, 3Institute of Scientific and Industrial Research, Osaka University, 4Max Planck Institute for Solid State Research, 5RIKEN Center for Emergent Matter Science (CEMS)

이 논문에서

요약

여기, 우리는 전해질을 사용 하 여 고체에 반송파 수를 제어 하는 프로토콜을 제시.

초록

전해질 게이팅 하 여 캐리어 숫자 컨트롤의 메서드는 보여 줍니다. 우리 WS2 나노튜브의 분산 하 여 WS2 스카치 테이프 방법 또는 개별 WS2 나노튜브를 통해 가져오고 평평한 표면 가진 얇은 조각 얻이 있다. 선택 된 샘플 전자 빔 리소 그래피의 사용에 의해 장치에 날조되는 그리고 전해질은 장치에. 우리는 게이트 전압에서 소자의 전자 속성 특징 있다. 작은 게이트 전압 영역에서 전해질에서 이온은 큰 전기 잠재적인 드롭 및 결과 정전기 캐리어 인터페이스에서도 핑에 이르게 샘플의 표면에 누적 됩니다. Ambipolar 전송 곡선이 정전기도 핑 지역에서 관찰 되었다. 게이트 전압은 더욱 증가 하 고, 우리는 소스-드레인 전류 이온 WS2 의 레이어로 삽입 된는 전기 캐리어도 핑 실현을 의미의 다른 급격 한 증가 만났다. 이러한 전기 화학적도 핑 지역에서 초전도 관찰 되었습니다. 초점된 기술은 전기 출원 유도 양자 상전이 달성 하기 위한 강력한 전략을 제공 합니다.

서론

캐리어 수의 제어 솔리드1에서 양자 상전이 실현 하기 위한 핵심 기술입니다. 기존의 필드 효과 트랜지스터 (FET), 그것은 단단한 게이트1,2의 사용에 의해 이루어집니다. 이러한 장치에 전기 잠재적인 기온 변화도 이므로 유 전체 재료에 걸쳐 균일 한 인터페이스에서 그 유발된 사업자 수는 제한, 1a를 그림에 표시 된.

다른 한편으로, 우리는 이온 젤/액체 또는 폴리머 전해질3,,45,6, 단단한 유 전체 재료를 대체 하 여 인터페이스 또는 대량에서 더 높은 캐리어 밀도 달성할 수 있습니다. 7,,89,,1011 (그림 1b). 정전기도 핑 이온 액체의 사용에 의해,에서 전기 더블 레이어 트랜지스터 (EDLT) 구조는 이오니아 액체 및 강한 전기 분야를 생성 하는 샘플 사이의 인터페이스에서 형성 된다 (> 0.5 V/Å) 낮은 바이어스 전압에도. 결과 높은 캐리어 밀도 (> 1014 cm-2) 인터페이스10,,1213 원인에와 같은 새로운 전자 속성 또는 양자 위상 전환 유도 전기 분야 유도 된 강자성14, 쿨롱 봉쇄15, ambipolar 전송16,17,,1819,20, 21 , 22 , 23 , 24 , 25 , 26 , 27, p-n 접합의 결과 electroluminance28,,2930, 열전 힘31,32일의 큰 변조 형성 충전 밀도 파와 모트33,,3435, 전환 및 금속 절연체 전기 분야 유도 된 전기 분야 유도 된 초전도9 포함 하 여36,37 전환 ,10,11,38,39,40,41,,4243,44 ,45,,4647,,4849.

전해질 게이팅 (그림 1c)에 이온 형태로 EDLT, 인터페이스에만 축적 하지 하지만 또한 큰 게이트 전압에서 손상 샘플 없이 열 확산을 통해 2 차원 재료의 레이어로 삽입 된 수 수 있습니다. 선도 하는 전기 화학도 핑8,9,11,34,38,50,,5152,53 . 따라서, 우리는 크게 고체 게이트를 사용 하 여 기존 필드 효과 트랜지스터에 비해 사업자 번호를 변경할 수 있습니다. 특히, 전기 분야 유도 된 초전도9,11,34,,3850 전해질 게이팅 큰 캐리어의 지역에서의 사용에 의해 실현 번호 우리는 기존의 고체 제어 방법으로 액세스할 수 없습니다.

이 문서에서 우리 소개 캐리어 고체와 개요 번호 컨트롤의이 독특한 기술은 트랜지스터 동작 및 전기 분야 유도 된 초전도 반도체 WS에 WS2 조각, WS2 등2 샘플 나노튜브54,55,,5657.

액세스가 제한되었습니다. 이 콘텐츠를 보려면 로그인하거나 체험판을 시작하세요.

프로토콜

1. WS 2 나노튜브 (국세청) 기판에의 분산

  1. 20 분 쥡니다에 의해 WS2 NT 분말 (0.1 mg/mL)에 대 한 적절 한 희석 비율 이소프로필 알콜 (IPA, 농도 99.8% 이상)로 분산.
    참고: 오랜 쥡니다 WS2 국세청을 균일 하 게 IPA 액체와 별도 올바른된 개별 WS2 국세청 비정 질 WS2 에서 일시 중단 또는 다른 쓰레기 뿐만 아니라 WS2 국세청에 축적 쓰레기를 제거 하는 데 도움이 표면입니다. 그림 2b WS2 국세청의 마지막 정지를 보여 줍니다. 정지 쥡니다 과정에서 위로 열 될 수 있습니다, 이후 그것은 매 5 분에서 쥡니다 멈추고 1 분 후 쥡니다 계속 좋습니다.
  2. 스핀-코팅 기판에 WS2 국세청 분산 절차.
    1. Spin coater 기계 및 진공 펌프를 시작 합니다. Si/SiO2 를 넣어 (3000 Å) 척과 수정 80 L/min의 속도 펌프와 진공에 의해 그것의 센터와 20 kPa의 궁극적인 압력에서 기판 (1 ㎝ × 1 ㎝).
      참고: 진공 펌프에 연결 하는 척의 센터에 있는 구멍이 있다, 따라서 기판 진공 압력에 의해 고정 (펌핑 속도 80 L/min 이며 궁극적인 압력은 20 kPa). 진공 압력 펌프에 따라 달라질 수 있습니다.
    2. Spin coater 기계 제어 패널에 의해 절차의 관련 매개 변수를 설정 합니다.
      참고: 스핀 코팅 과정 3 단계는: (1) 천천히 처음 3 시간 500 rpm 최대 속도 s, (2) 빠르게 4000 rpm 최대 속도 및 계속 50 s, (3) 천천히 마지막 3 회전 중지 s. 이러한 매개 변수는 spin coater를 사용에 따라 달라질 수 있습니다.
    3. WS2 NT 기판 정지에 의해 완전히 덮여 때까지 기판에 피 펫 (1.1)에서 만든의 서 스 펜 션의 1 방울 (약 0.01 mL)를 두십시오 (그렇지 않으면, 더 많은 방울을 넣어). 다음 시작 스핀-코팅 (1.2.2)에 관련 된 매개 변수.

2. 스카치 테이프 방법을 통해 기판에 얇은 조각의 준비

  1. 스카치 테이프에 WS2 (화학 수증기 수송 방법을 통해 성장)의 작은 대량 샘플을 넣어. 스카치 테이프를 접어 하 고 기계적으로 대량에서 얇은 레이어를 벗 겨 지 다 천천히 그것을 전개. 여러 번, exfoliated 샘플 충분히 얇은 때까지이 절차를 반복 합니다.
    참고: 그림 2 g , 2 h 표시 WS2 의 작은 대량 샘플 초기 테이프와 마지막 테이프 여러 접는 절차 후 각각.
  2. 거꾸로 기판 위에 스카치 테이프를 붙여, 약간 테이프를 누르고 기판의 상단에서 테이프를 조심 스럽게 제거.
    참고: 테이프를 제거한 후 거기 많은 얇은 조각 기판에 남아 있습니다.

3. 장치 전자 빔 리소 그래피에 의해 제조입니다.

  1. 전자 빔 리소 그래피에 대 한 저항을 충당 하기 위해 스핀 코팅 과정.
    1. 따라 (1.2.1)에 설명 된 동일한 스핀 코팅 절차 (1.2.2).
    2. 넣어 한 방울 (약 0.04 mL) polymethyl 메타 크리 레이트 (PMMA)의 한 피 펫에 의해 기판에 기판 PMMA에 의해 완전히 덮여 때까지. 균일 하 게 공기에 노출 되지 않도록 그것을 방지 하기 위해 WS2 샘플에 PMMA를 스핀 코팅 절차를 시작 합니다.
      참고: PMMA 전자 빔 리소 그래피에 대 한 저항 중 하나입니다.
    3. 스핀-코팅, 후 기판 180 ° C에서 철판에 넣고 1 분 동안 열.
      참고: 이러한 매개 변수는 저항 유형에 따라 달라질 수 있습니다.
  2. 광학 현미경으로 샘플 선택입니다.
    1. 광학 현미경과 카메라를 시작 합니다. 무대에는 기판 위에.
    2. 단계를 이동 하 고 적절 한 확대 (20 X)와 함께 기판의 전체 영역을 스캔 반면에 적당 한 크기와 격리 된 샘플을 선택.
      참고: 총, 6 ~ 10 격리 샘플 선택할 수 있습니다 일반적으로 1 cm × 1 cm의 각 기판에 대 한.
    3. 각 선택 된 샘플의 5 배, 20 X 100 X의 다른 확대와 함께 사진을 찍어. 그 사진은 각 샘플의 위치를 식별 하는 데 사용 됩니다.
  3. 대규모 장치 패턴의 디자인입니다.
    1. AutoCAD 소프트웨어를 활성화 하 고 기판 격자의 형식을 로드 합니다. (3.2)에서 찍은 사진을 삽입 하 고 크기와 기판에 마크 따라 각 사진의 위치를 식별 합니다.
    2. 1200 µ m의 길이와 큰 광장과 각 샘플을 둘러싸고 해야 300 µ m의 길이와 작은 사각형을 삽입 합니다.
    3. 디자인 샘플 근처 미세 구조를 제외 하면 큰 광장에 게이트, 소스, 드레인, 그리고 다른 패드를 포함 한 대규모 패턴. 소규모 장치 패턴에 대 한 디자인의 최신 과정에서 샘플의 위치를 정확 하 게 식별 하는 샘플에 가까운 디자인 작은 표시 합니다.
    4. 모든 샘플 (3.3.2) (3.3.3)를 반복 합니다.
    5. 각각 각 크고 작은 광장의 중심의 좌표를 기록 합니다.
    6. 삭제 사진, 크고 작은 사각형, 그리고 기판 격자 형식으로 설계 된 큰 패턴 및 작은 삽입. 큰 패턴 및 작은으로 내보낼 dxf 파일, 각각.
  4. 첫 번째 전자 빔 리소 그래피입니다.
    1. 무대는 기판 위에 하 고 수정, 무대 기계 전자 빔 리소 그래피의 메인 챔버에 삽입.
    2. ECA 프로그램 (전자 빔 공정에 사용 되는 파일을 생성 하기 위한 프로그램)을 활성화 합니다. 작은의 리소 그래피에 대 한 300으로 필드 크기를 설정 합니다. Dxf 변환기 도구를 사용 하 여 셀 파일을 dxf 파일을 전송.
    3. (3.4.2)에서 생성 된 셀 파일을 로드 하 고, 파일 이름을 입력 하 고 원산지를 식별 한 (3.3.5)에서 언급 하는 작은 사각형의 좌표와 포인트를 식별 합니다. 마지막으로, 큰 A의 좌표를 식별 하 고 B 마크와 작은 A와 B는 각 지점에 대 한 표시.
      참고: 큰 A와 B 마크 단계 동안 작은 A와 B의 방향을 수정 하는 데 사용 됩니다 마크 소규모 패턴 디자인의 과정에서 디자인된 패턴 및 인쇄 패턴 사이의 불일치를 식별 하는 데 사용 됩니다.
    4. 콘 파일로 파일을 저장 하 고 메인 챔버 내부 압력은 5 x 10-5 아빠 보다 낮은 될 때까지 기다립니다
      참고: 전자 빔 높은 에너지 때문에 (50 kV의 가속 전압), 진공의 고품질 필요 하다.
    5. 메인 챔버의 압력 낮은 때 전자 빔 리소 그래피 과정에 대 한 충분 한 전자 빔 제어 프로그램 ESL-7500을 활성화 하 고 이후 전자 총에 설정.
    6. 스캐닝 전자 현미경 (SEM)를 켜고 무대 기판 화면에 위치를 이동. 밝기, 대비, 및 초점을 조정 합니다.
    7. 대형 A와 B의 상대 위치에서 판단 하 여 스테이지의 각도 조정 방향 오류는 5000 X의 확대에서 무시할 때까지 원래 기판에 설계 된 마크. 무대의 방향을 수정 후 등록의 큰 위치 표시.
    8. 전자 빔 리소 그래피;에 대 한의 진폭을 설정 100 pA 작은 리소 그래피입니다. 진폭 조정 위치에 무대를 이동 하 고 자리 모드는 카메라를 선택, 100 pA 암페어 미터 도달할 때까지 전자 빔의 진폭을 변경. 전자 빔의 진폭을 설정한 후 밝기, 대비, 및 초점 조정.
    9. ECA 프로그램에서 (3.4.4)에 저장 된 부하 콘 파일. 관련 매개 변수를 설정: 2 복용량 시간 300 필드 크기에 대 한 s. 마지막으로 노출 과정을 시작 합니다.
      참고: 복용량 시간은 저항에 따라 달라질 수 있습니다.
    10. 전자 빔 제어 프로그램 ESL-7500, 돌아가기 5000 X 확대를 설정 하 고 이동 무대는 큰의 등록 된 위치는 마크. 대형 A와 B의 위치를 확인 표시.
    11. 30000 X의 확대를 설정 하 고 작은 A와 B의 위치 표시 (3.3.3)에 설계 된 첫 번째 작은 표시의 리소 그래피에 대 한 확인.
      참고:는 리소 그래피 시작 후 작은 따르는 표시 및 몇 초 걸립니다.
    12. 마친 후에 리소 그래피, 모든 샘플에 대 한이 절차를 반복 합니다. 마지막으로, 노출 프로세스를 종료 하 고 ECA 프로그램을 닫습니다.
    13. (3.3.3)에 설계 하는 큰 패턴의 리소 그래피에 대 한 다른 매개 변수 (3.4.10)를 (3.4.2)에서 동일한 프로세스를 따릅니다. (3.4.2)에서 1200으로 필드 크기를 설정 합니다. (3.4.3)에 큰 A와 B의 좌표 식별 표시 작은 A와 B를 제외한 표시. (3.4.8)에 큰 패턴의 리소 그래피에 대 한 1000 pA로 전자 빔의 진폭을 설정 합니다. (3.4.9)에서 필드 크기의 1200을 선택 합니다.
      참고: (3.4.10) 과정 후 큰 패턴의 리소 그래피 시작 하 고 몇 시간 걸립니다.
    14. 큰 패턴의 리소 그래피 마무리 단계는 원래 위치로 이동 후 전자 빔 끄고 노출 과정과 ECA 프로그램 종료. 메인 챔버를 열고 꺼내 기판.
  5. 먼저 개발.
    1. 메 틸 isobutyl 케 톤 (MIBK)의 솔루션 및 IPA MIBK의 비율: IPA = 1: 3. 30에 대 한 솔루션에서 기판 찍어 s, IPA 액체에 의해 그것을 씻어 하 고 질소 총 건조.
      참고: 개발 시간 온도 습도 등 환경 조건에 따라 변경할 수 있습니다.
    2. 5 배, 20 X 100 X의 다른 확대와 함께 각 인쇄 된 패턴에 대 한 광학 현미경에 의해 사진을 찍어.
  6. 소규모 장치 패턴의 디자인입니다.
    1. (3.3)에서 동일한 프로세스를 따릅니다. (3.3.1)에서 (3.3.3)에 디자인 된 작은 표식을 포함 하 여 기판 격자 패턴을 로드 하 고 첫 번째 개발 후 찍은 사진을 삽입 합니다.
      참고: 크기와 각 사진의 위치에 따라 다릅니다 (3.3.3)에 디자인 된 작은 표 기판에 대신.
    2. 소스, 드레인 홀 바 구성, 인쇄 된 큰 패턴에 연결 되는 작은 사각형에서 다른 전극 장치 패턴의 미세 구조를 디자인 합니다. 모든 장치에 대 한 작은 패턴 설계, 후 작은 사각형의 좌표를 기록 합니다.
    3. 삽입 된 사진, 작은 사각형 및 기판 패턴, 디자인 된 작은 패턴을 떠나 삭제 합니다. 작은 패턴 dxf 파일로 내보냅니다.
  7. 두 번째 전자 빔 리소 그래피입니다.
    1. (3.6);에 설계 된 작은 패턴의 리소 그래피에 대 한 동일한 매개 변수 (3.4.11)를 (3.4.1)에서 동일한 프로세스를 수행 300 필드 크기를 설정 하 고 전자 빔의 진폭에 대 한 100 pA를 선택 합니다.
      참고: 리소 그래피 과정 각 작은 패턴에 대 일 분 정도 걸립니다.
    2. 작은 패턴의 리소 후 원래 위치로 단계를 이동 전자 빔, 노출 프로세스 종료를 끄고 ECA 프로그램을 닫습니다. 메인 챔버를 열고 꺼내 기판.
  8. 두 번째 개발.
    1. 30 같은 개발 시간으로 (3.5)에서 동일한 절차에 따라 s.
    2. 5 배, 20 X 100 X의 다른 확대와 함께 각 패턴에 대 한 광학 현미경에 의해 사진을 찍어.

4입니다. 전극 증 착

  1. 골드 전극의 증 착입니다.
    1. 수정 하는 기판 기판 홀더, 기판 홀더 전송 막대에 넣고 증발의 메인 챔버에 삽입. 시작 기판 홀더를 회전 합니다.
    2. 첫번째 5의 Cr 예금 접착 층으로 두께에 nm. 메인 챔버 내부 압력이 될 때 10-4 Pa, 높은 전압 소스를 켭니다.
    3. 신중 하 게 4의 고정된 가속 전압으로 전자 총의 전류를 증가 kV, 두께 모니터에 의해 측정 입금 속도 0.5 Å/s에 대 한 안정 될 때까지 (보통 약 5의 Cr을 미리 증발 nm).
    4. 셔터를 열고 5에 도달할 때까지 Cr을 입금 nm 두께에서. 셔터를 닫고, 천천히 0, 전자 총의 전류를 감소 하 고 높은 전압 소스를 끄십시오.
    5. 이후 적절 한 두께의 Au 입금. 현재 소스 설정 및 입금 율 두께 모니터에 의해 측정 될 때까지 안정 약 1 Å/s 30 A의 전류를 유지 하 여 30 A. Evaporate Au까지 전류를 천천히 증가 (일반적으로 사전에 약 10의 Au 증발 nm).
    6. 셔터를 열고 Au 입금을 시작 합니다. 도달 후 원하는 두께, 셔터를 닫고 천천히 전류를 0으로 감소 하 고 전류 소스를 끄십시오.
      참고: 우리가 사용 하는 60 얇은 조각 및 90 nm nt nm. 적절 한 두께 샘플에 따라 이다.
    7. 때문에 기판 증 착 과정 중가 열, 실 온 근처의 온도 아래로 냉각 하기 위하여 1 시간에 대 한 챔버 내부 기판 유지. 기판 홀더 회전을 중지 하 고 전송 막대에 의해 그것을 꺼내.
  2. SiO2 보호 층의 증 착입니다.
    1. 광학 현미경의 도움으로 커버 패드 게이트 전극 테이프에 의해.
      참고: 원칙적으로, 전극의 미세 구조만 전극 전해질 게이팅 중 화학 반응에 대 한 보호를 위한 예금 SiO2 계층에 노출 됩니다.
    2. 5의 Cr 입금 (4.1.4)를 (4.1.1)에서 동일한 프로세스에 따라 접착 층으로 두께에 nm.
    3. 이후에 동일한 프로세스를 수행 (4.1.1)에서 (4.1.4)에 입금 SiO2 20 nm 두께에서.
      참고: 입금 SiO2 의 속도가 약 1 Å/s, 중 약 10의 SiO2 증발 하면서 nm.
    4. 1 헤 기판 홀더 회전 정지에 대 한 챔버 내부 기판 아래로 냉각 하 고 전송 막대에 의해 그것을 꺼내. 현미경 아래에서 테이프를 제거 합니다.

5입니다. 장치 준공

  1. 기판 스크라이빙입니다.
    1. Scribing 기계와 50 L/min의 펌핑 속도와 궁극적인 압력 30 kPa의 진공 펌프를 켭니다. 진공 척에 의해 기판 무대에서 해결 하 고 각도 기판의 위치 조정.
    2. 작은 조각으로 기판 학자 (일반적으로 약 3 mm x 3 mm).
      참고: 각 작품의 크기는 각 샘플링 및 디자인된 패턴의 위치에 따라.
  2. 장치 이륙입니다.
    1. 한 장치를 선택 하 고 제거 중복 PMMA와 골드를 실 온에서 1 h 아세톤 (99.5% 이상 농도)에 담가. 조작된 전극 기판에 남아 있습니다.
    2. 이륙 후 ipa 기판 세척 하 고 질소 총 건조 합니다.
  3. 와이어-결합.
    1. 와이어 본딩 기계 켜십시오. 붙여넣기 은색 통해 칩 캐리어에 기판을 수정 합니다.
      참고: WS2 NT의 경우, 우리 그림 2n에 표시 된 수평 회전을 사용 합니다.
    2. 와이어 본딩 기계의 도움으로 각 전극 패드와 금 와이어와 칩 캐리어 하나의 전극 연결 합니다.
  4. 전해질 방울 퍼 팅입니다.
    1. 전해질 액체에서 수영 후는 트위터에 의해 장치 위에서 전해질 (미만 0.5 µ L)의 한 방울 넣어.
      참고: 전해질의 금액은 매우 작은; 그것은 커버 장치의 미세 구조와 게이트 패드 하지만 전극 패드를 다루는 방지 합니다. 우리 KClO4 (99% 이상 농도)에 폴 리 에틸렌 글리콜 (PEG; 해산의 전해질을 사용 하 여 Mw 600을 =) [k]: 이전 게시38에 1시 20분의 [O] 비율.

6. 전송 측정

  1. 샘플 홀더에 칩 캐리어를 해결 하 고 전송 막대에 의해 물성 측정 시스템의 챔버 안에 넣어. 높은 진공 모드에 의해 챔버를 펌프.
  2. 잠금 증폭기, 나노 전압계, 소스 미터, 및 증폭기를 포함 한 측정 시스템을 연결 합니다. AC-잠금-에서 측정을 수행 13 Hz의 주파수로 일정 한 교류 전류 (AC)를 적용 합니다.
  3. Keysight VEE 프로그램 (측정 프로그램)을 실행 합니다.
  4. 게이트 응답, 게이트 전압은 전해질에 적용 될 때의 측정에 (즉,., 소스 및 게이트 사이의 전극)에 공기의 영향을 줄이기 위해 높은 진공 조건 하에서 300 K에서 50 mV/s의 속도로 게이트 전압을 청소는 제어 성능입니다.
  5. 저항의 온도 의존의 측정에서 처음 200 k 1 K/min 높은 진공 상태에서의 냉각 속도와 멋진 다음 그 제거 상태를 변경 및 1 K/min의 냉각 속도와 10 k 냉각 유지입니다. 온도 10 K 보다 낮은 때에, 진정 하 고 0.2 K/min의 속도 함께 워밍업.
    참고: 그 제거 조건, 열 전도도 및 결과 온도 안정성은 높은 진공 상태에서 그 보다 낫다.

액세스가 제한되었습니다. 이 콘텐츠를 보려면 로그인하거나 체험판을 시작하세요.

결과

일반적인 트랜지스터 작업 개별 WS2 NT와 WS2 조각 장치 그림 3a 와 3b, 각각, 표시 됩니다 어디 소스 (나DS) 전류 (V 게이트 전압의 함수로 드레인 G) 멋지게 이전 게시58에 기존의 고체 게이트 FET에 의해 단극 게이트 응답에 놀라운 대조를 보여주는, ambipolar 모드로 동작 한다. Ambipolar 동작은 가역 하 고 반복 가능한 고려 하 고, 이러한 트랜지스터 작업은 정전기도 핑으로 인해입니다. 정전기도 핑에 이온은 큰 전기 잠재적인 드롭 및 결과 캐리어 인터페이스 (그림 1b)에서 핑에 이르게는 샘플의 표면에 누적 됩니다.

액세스가 제한되었습니다. 이 콘텐츠를 보려면 로그인하거나 체험판을 시작하세요.

토론

WS2 국세청과 조각, 우리는 성공적으로 전기 속성에 의해 제어 정전기 또는 전기 화학 캐리어도 핑.

정전기도 핑 지역에서 ambipolar 트랜지스터 동작 관찰 되었습니다. 온/오프 비율 높은 이러한 ambipolar 전송 곡선 (> 102)에서 관찰 된 낮은 바이어스 전압 튜닝이 시스템의 페르미 준위 전해질 제어 기술의 인터페이스에서도 핑 효과적인 캐리어를 나타냅니다.

이 방법으로 많은 양의 작은 게이트 바이어스에 사업자 번호를 튜닝에 대 한 유리한 비교 기존의 고체 제어 방법으로, 비록이 기술의 몇 가지 제한이 있습니다. 첫째, 액체 게이트를 통해 이동 통신사 번호 제어 실현, 때문에 그것은 전해질/이온 액체12,,2829

액세스가 제한되었습니다. 이 콘텐츠를 보려면 로그인하거나 체험판을 시작하세요.

공개 사항

저자는 공개 없다.

감사의 글

우리 인정 다음 금융 지원; 에 대 한 특정 특별히 JSP에서 연구 (No. 25000003)를 추진, 위한 선진적인 연구 활동 시작 (No.15H06133) 및 도전 연구 (탐구) (. JP17K18748) 일본의 문 부 과학성에서.

액세스가 제한되었습니다. 이 콘텐츠를 보려면 로그인하거나 체험판을 시작하세요.

재료

이 논문에 사용된 재료 목록
이름회사카탈로그 번호댓글
공급자:Sonication machineSND Co., Ltd.US-2http://www.senjyou.jp/
스핀 코팅기ACTIVE Co.,Ltd.ACT-300AIIhttp://www.acti-ve.co.jp/spincoater/standard/act300a2.html
핫 플레이트TAIYOHP131224
http://www.taiyo-kabu.co.jp/products/detail.php?product_id=431 광학 현미경 OLYMPUSBX51https://www.olympus-ims.com/ja/microscope/bx51p/
전자빔 리소그래피 기계ELIONIX INC.ELS-7500I
https://www.elionix.co.jp/index.html 스크라이빙 머신TOKYO SEIMITSU CO., LTD.A-WS-100Ahttp://www.accretech.jp/english/product/semicon/wms/aws100s.html
와이어 본딩 기계WEST· 본드 7476D-79
https://www.hisol.jp/products/bonder/wire/mgb/b.html 물리적 특성 측정 시스템Quantum DesignPPMShttp://www.qdusa.com/products/ppms.html
락인앰플리파이어Stanford Research SystemsSRS830http://www.thinksrs.com/products/SR810830.htm
소스 미터TextronixKEITHLEY 2612Ahttp://www.tek.com/keithley-source-measure-units/smu-2600b-series-sourcemeter
KClO4Sigma-Aldrich241830http://www.sigmaaldrich.com/catalog/product/sigald/241830?lang=ja®ion=JP
PEGWAKO168-09075http://www.siyaku.com/uh/Shs.do?dspCode=W01W0116-0907
IPAWAKO169-28121
http://www.siyaku.com/uh/Shs.do?dspWkfcode=169-28121 MIBKWAKO131-05645http://www.siyaku.com/uh/Shs.do?dspCode=W01W0113-0564
PMMAMicroChemPMMAhttp://microchem.com/Prod-PMMA.htm
아세톤WAKO012-26821http://www.siyaku.com/uh/Shs.do?dspWkfcode=012-26821

참고문헌

  1. Ahn, C. H., et al. Electrostatic modification of novel materials. Rev. Mod. Phys. 78, 1185-1212 (2006).
  2. Ahn, C. H., Triscone, J. M., Mannhart, J. Electric field effect in correlated oxide systems. Nature. 424, 1015-1018 (2003).
  3. Panzer, M. J., Frisbie, C. D. Polymer Electrolyte Gate Dielectric Reveals Finite Windows of High Conductivity in Organic Thin Film Transistors at High Charge Carrier Densities. J. Am. Chem. Soc. 127, 6960-6961 (2005).
  4. Panzer, M. J., Frisbie, C. D. High charge carrier densities and conductance maxima in single-crystal organic field-effect transistors with a polymer electrolyte gate dielectric. Appl. Phys. Lett. 88, 203504(2006).
  5. Misra, R., McCarthy, M., Hebard, A. F. Electric field gating with ionic liquids. Appl. Phys. Lett. 90, 052905(2007).
  6. Ono, S., Seki, S., Hirahara, R., Tominari, Y., Takeya, J. High-mobility, low-power, and fast-switching organic field-effect transistors with ionic liquids. Appl. Phys. Lett. 92, 103313(2008).
  7. Lee, J., Panzer, M. J., He, Y., Lodge, T. P., Frisbie, C. D. Ion Gel Gated Polymer Thin-Film Transistors. J. Am. Chem. Soc. 129, 4532-4533 (2007).
  8. Fujimoto, T., Awaga, K. Electric-double-layer field-effect transistors with ionic liquids. Phys. Chem. Chem. Phys. 15, 8983-9006 (2013).
  9. Du, H., Lin, X., Xu, Z., Chu, D. Electric double-layer transistors: a review of recent progress. J. Mater. Sci. 50, 5641-5673 (2015).
  10. Ueno, K., et al. Field-induced superconductivity in electric double layer transistors. J. Phys. Soc. Jpn. 83, 032001(2014).
  11. Bisri, S. Z., Shimizu, S., Nakano, M., Iwasa, Y. Endeavor of Iontronics: From Fundamentals to Applications of Ion-Controlled Electronics. Adv. Mater. 29, 1607054(2017).
  12. Yuan, H. T., et al. High-density carrier accumulation in ZnO field-effect transistors gated by electric double layers of ionic liquids. Adv. Funct. Mater. 19, 1046-1053 (2009).
  13. Yuan, H., et al. Zeeman-type spin splitting controlled by an electric field. Nat Phys. 9, 563-569 (2013).
  14. Yamada, Y., et al. Electrically induced ferromagnetism at room temperature in cobalt-doped titanium dioxide. Science. 332, 1065-1067 (2011).
  15. Shibata, K., et al. Large modulation of zero-dimensional electronic states in quantum dots by electric-double-layer gating. Nat Commun. 4, 2664(2013).
  16. Krüger, M., Buitelaar, M. R., Nussbaumer, T., Schönenbergera, C. Electrochemical carbon nanotube field-effect transistor. Appl. Phys. Lett. 78, 1291(2001).
  17. Rosenblatt, S., Yaish, Y., Park, J., Gore, J., Sazonova, V., McEuen, P. L. High Performance Electrolyte Gated Carbon Nanotube Transistors. Nano Lett. 2, 869-872 (2002).
  18. Yuan, H. T., et al. Liquid-gated ambipolar transport in ultrathin films of a topological insulator Bi2Te3. Nano Lett. 11, 2601-2605 (2011).
  19. Zhang, Y., Ye, J., Matsuhashi, Y., Iwasa, Y. Ambipolar MoS2 thin flake transistor. Nano Lett. 12, 1136-1140 (2012).
  20. Braga, D., et al. Quantitative determination of the band gap of WS2 with ambipolar ionic liquid-gated transistors. Nano lett. 12, 5218-5223 (2012).
  21. Saito, Y., Iwasa, Y. Ambipolar insulator-to-metal transition in black phosphorus by ionic-liquid gating. ACS Nano. 9, 3192-3198 (2015).
  22. Sugahara, M., et al. Ambipolar transistors based on random networks of WS2 nanotubes. Appl. Phys. Express. 9, 075001(2016).
  23. Kang, M. S., Lee, J., Norris, D. J., Frisbie, C. D. High Carrier Densities Achieved at Low Voltages in Ambipolar PbSe Nanocrystal Thin-Film Transistors. Nano Lett. 9, 3848-3852 (2009).
  24. Bisri, S. Z., et al. Low Driving Voltage and High Mobility Ambipolar Field-Effect Transistors with PbS Colloidal Nanocrystals. Adv. Mater. 25, 4309-4314 (2013).
  25. Dasgupta, S., et al. Printed and Electrochemically Gated, High-Mobility, Inorganic Oxide Nanoparticle FETs and Their Suitability for High-Frequency Applications. Adv. Funct. Mater. 22, 4909-4919 (2012).
  26. Thiemann, S., Gruber, M., Lokteva, I., Hirschmann, J., Halik, M., Zaumseil, J. High-Mobility ZnO Nanorod Field-Effect Transistors by Self-Alignment and Electrolyte-Gating. Acs Appl Mater Inter. 5, 1656-1662 (2013).
  27. Wong, A. T., et al. Impact of gate geometry on ionic liquid gated ionotronic systems. APL Mater. 5, 042501(2017).
  28. Zhang, Y. J., Oka, T., Suzuki, R., Ye, J. T., Iwasa, Y. Electrically switchable chiral light-emitting transistor. Science. 344, 725-728 (2014).
  29. Zhang, Y. J., Yoshida, M., Suzuki, R., Iwasa, Y. 2D crystals of transition metal dichalcogenide and their iontronic functionalities. 2D Materials. 2, 044004(2015).
  30. Onga, M., Zhang, Y. J., Suzuki, R., Iwasa, Y. High circular polarization in electroluminescence from MoSe2. Appl Phys Lett. 108, 073107(2016).
  31. Yoshida, M., et al. Gate-optimized thermoelectric power factor in ultrathin WSe2 single crystals. Nano Lett. 16, 2061-2065 (2016).
  32. Saito, Y., et al. Gate-tuned thermoelectric power in black phosphorus. Nano Lett. 16, 4819-4824 (2016).
  33. Yoshida, M., et al. Controlling charge-density-wave states in nano-thick crystals of 1T-TaS2. Sci. Rep. 4, 7302(2014).
  34. Yu, Y., et al. Gate-tunable phase transitions in thin flakes of 1T-TaS2. Nat Nanotechnol. 10, 270-276 (2015).
  35. Nakano, M., et al. Collective bulk carrier delocalization driven by electrostatic surface charge accumulation. Nature. 487, 459-462 (2012).
  36. Shimotani, H., Asanuma, H., Iwasa, Y. Electric Double Layer Transistor of Organic Semiconductor Crystals in a Four-Probe Configuration. Jpn. J. Appl. Phys. 46, 3613(2007).
  37. Shi, W., et al. Transport Properties of Polymer Semiconductor Controlled by Ionic Liquid as a Gate Dielectric and a Pressure Medium. Adv. Funct. Mater. 24, 2005-2012 (2014).
  38. Shi, W., et al. Superconductivity series in transition metal dichalcogenides by ionic gating. Sci. Rep. 5, 12534(2015).
  39. Saito, Y., Nojima, T., Iwasa, Y. Gate-induced superconductivity in two-dimensional atomic crystals. Supercond. Sci. Technol. 29, 093001(2016).
  40. Saito, Y., Nojima, T., Iwasa, Y. Highly crystalline 2D superconductors. Nature Rev. Mater. 2, 16094(2016).
  41. Ueno, K., et al. Electric-field-induced superconductivity in an insulator. Nat Mater. 7, 855-858 (2008).
  42. Ye, J. T., et al. Liquid-gated interface superconductivity on an atomically flat film. Nat Mater. 9, 125-128 (2010).
  43. Ueno, K., et al. Discovery of superconductivity in KTaO3 by electrostatic carrier doping. Nat Nanotechnol. 6, 408-412 (2011).
  44. Ye, J. T., et al. Superconducting dome in a gate-tuned band insulator. Science. 338, 1193-1196 (2012).
  45. Saito, Y., Kasahara, Y., Ye, J., Iwasa, Y., Nojima, T. Metallic ground state in an ion-gated two-dimensional superconductor. Science. 350, 409-413 (2015).
  46. Saito, Y., et al. Superconductivity protected by spin-valley locking in ion-gated MoS2. Nat Phys. 12, 144-149 (2016).
  47. Costanzo, D., et al. Gate-induced superconductivity in atomically thin MoS2 crystals. Nat Nanotechnol. 11, 339-344 (2016).
  48. Jo, S., Costanzo, D., Berger, H., Morpurgo, A. F. Electrostatically induced superconductivity at the surface of WS2. Nano Lett. 15, 1197-1202 (2015).
  49. Lei, B., et al. Gate-tuned superconductor-insulator transition in (Li,Fe)OHFeSe. Phys. Rev. B. 93, 060501(2016).
  50. Qin, F., et al. Superconductivity in a chiral nanotube. Nat Commun. 8, 14465(2017).
  51. Zhao, J., et al. Lithium-ion-based solid electrolyte tuning of the carrier density in graphene. Sci. Rep. 6, 34816(2016).
  52. Lei, B., et al. Tuning phase transitions in FeSe thin flakes by field-effect transistor with solid ion conductor as the gate dielectric. Phys. Rev. B. 95, 020503(2017).
  53. Zhu, C. S., et al. Tuning electronic properties of FeSe0.5Te0.5 thin flakes using a solid ion conductor field-effect transistor. Phys. Rev. B. 95, 174513(2017).
  54. Tenne, R., Margulis, L., Genut, M., Hodes, G. Polyhedral and cylindrical structures of tungsten disulphide. Nature. 360, 444-446 (1992).
  55. Rothschild, A., Sloan, J., Tenne, R. Growth of WS2 nanotubes phases. J. Am. Chem. Soc. 122, 5169-5179 (2000).
  56. Zak, A., et al. Scaling-up of the WS2 nanotubes synthesis. Fullerenes, Nanotubes and Carbon Nanostruct. 19, 18-26 (2010).
  57. Rao, C. N. R., Nath, M. Inorganic nanotubes. Dalton T. 1, 1-24 (2003).
  58. Levi, R., Bitton, O., Leitus, G., Tenne, R., Joselevich, E. Field-effect transistors based on WS2 nanotubes with high current-carrying capacity. Nano Lett. 13, 3736-3741 (2013).
  59. Shiogai, J., et al. Electric-field-induced superconductivity in electrochemically etched ultrathin FeSe films on SrTiO3 and MgO. Nat Phys. 12, 42-46 (2016).
  60. Shiogai, J., et al. Unified trend of superconducting transition temperature versus Hall coefficient for ultrathin FeSe films prepared on different oxide substrates. Phys. Rev. B. 95, 115101(2017).
  61. Jeong, J., et al. Suppression of Metal-Insulator Transition in VO2 by Electric Field-Induced Oxygen Vacancy Formation. Science. 339, 1402-1405 (2013).
  62. Schladt, T. D., et al. Crystal-Facet-Dependent Metallization in Electrolyte-Gated Rutile TiO2 Single Crystals. ACS Nano. 7, 8074-8081 (2013).
  63. Lu, N., et al. Electric-field control of tri-state phase transformation with a selective dual-ion switch. Nature. 546, 124-128 (2017).
  64. Suda, M., Kato, R., Yamamoto, H. M. Light-induced superconductivity using a photoactive electric double layer. Science. 347, 743-746 (2015).

액세스가 제한되었습니다. 이 콘텐츠를 보려면 로그인하거나 체험판을 시작하세요.

재인쇄 및 허가

이 JoVE 논문의 텍스트 또는 그림 재사용 허가 요청

허가 요청

태그

관련 논문