Artigo de método

Escrita e Caracterização baixa temperatura de óxido de Nanoestruturas

10.2K visualizações

⸱

DOI:

10.3791/51886

⸱

18 de julho de 2014

 ,  ,  ,  ,  ,  ,  , 
1Department of Physics, University of Pittsburgh

Neste artigo

Resumo

As nanoestruturas de óxido oferecem novas oportunidades para a ciência e a tecnologia. A condutividade interfacial entre LaAlO3 e SrTiO3 pode ser controlada com precisão quase atômica usando uma técnica de microscopia de força atômica condutiva. O protocolo para criar e medir nanoestruturas condutoras nas interfaces LaAlO3 / SrTiO3 é demonstrado.

Resumo

A nanoeletrônica de óxido é um campo em rápido crescimento que busca desenvolver novos materiais com comportamento multifuncional em dimensões em nanoescala. As interfaces de óxido exibem uma ampla gama de propriedades que podem ser controladas, incluindo condução, comportamento piezoelétrico, ferromagnetismo, supercondutividade e propriedades ópticas não lineares. Recentemente, métodos para controlar essas propriedades em dimensões extremas em nanoescala foram descobertos e desenvolvidos. Aqui estão descritos procedimentos passo a passo explícitos para a criação de nanoestruturas LaAlO3 / SrTiO3 usando uma técnica de microscopia de força atômica condutora reversível. As etapas de processamento para criar contatos elétricos para a interface LaAlO3/SrTiO3 são descritas primeiro. As nanoestruturas condutoras são criadas aplicando tensões a uma ponta de microscópio de força atômica condutora e alternando localmente a interface LaAlO3 / SrTiO3 para um estado condutor. Um kit de ferramentas versátil da nanolitografia foi desenvolvido expressamente com a finalidade de controlar o trajeto e a tensão da ponta do microscópio atômico da força (AFM). Em seguida, essas nanoestruturas são colocadas em um criostato e as medições de transporte são realizadas. Os procedimentos descritos aqui devem ser úteis para outras pessoas que desejam realizar pesquisas em nanoeletrônica de óxido.

Introdução

Heteroestruturas Óxido 1-5 exibem uma notável variedade de fenômenos físicos emergentes que são cientificamente interessante e potencialmente útil para aplicações 4. Em particular, a interface entre LaAlO 3 (LAO) e SrTiO3 (STO) 6 podem apresentar isolante, conduzindo, supercondutores 7, ferroeléctrico semelhante 8, e 9 comportamento ferromagnético. Em 2006, Thiel et al mostraram que 10 existe uma transição brusca isolador-metal como a espessura da camada é aumentada de LAO, com uma espessura crítica de 4 células unitárias (4uc). Posteriormente, foi demonstrado que estruturas 3uc-LAO/STO exibem uma transição de histerese, que pode ser controlado localmente com uma força condutora atómica-microscópio (c-AFM), sonda 11.

As propriedades das interfaces, tais como óxido de LaAlO 3 / SrTiO3 depender da presença ou ausência de realizaçãoelectrões na interface. Estes elétrons pode ser controlado usando top eletrodos de porta 12,13, costas portões 10, superfície adsorbatos 14, as camadas ferroelétricos 15,16 e c-AFM litografia 11. Uma característica única do c-AFM litografia é que pequenas características em nanoescala pode ser criado.

Gating topo Elétrica, combinada com confinamento bidimensional, é freqüentemente usado para criar pontos quânticos em semicondutores III-V 17. Alternativamente, nanofios semicondutores quase unidimensionais podem ser electricamente fechado por proximidade. Os métodos para a produção destas estruturas são demoradas e geralmente irreversível. Em contraste, a técnica de litografia c-AFM é reversível no sentido em que uma nanoestrutura pode ser criado para uma experiência, e em seguida "apagado" (semelhante a um quadro). Geralmente, c-AFM a escrita é realizada com tensões positivas aplicadas à ponta de AFM, enquanto, apagandoé realizada usando as tensões negativas. O tempo necessário para criar uma estrutura em particular, depende da complexidade do dispositivo, mas é geralmente inferior a 30 minutos; a maior parte desse tempo é gasto apagar a tela. A resolução espacial típica é cerca de 10 nanômetros, mas com ajuste adequado apresenta tão pequena quanto 2 nanômetros podem ser criados 18.

Uma descrição detalhada do processo de fabricação em nanoescala segue. O detalhe aqui fornecida deve ser suficiente para permitir que experiências semelhantes para ser realizada por investigadores interessados. O método aqui descrito tem muitas vantagens sobre as abordagens tradicionais litográficas utilizados para criar nanoestruturas electrónicos em semicondutores.

O método de litografia c-AFM aqui descrito é parte de uma classe muito maior de esforços baseados em litografia de varredura-sonda, incluindo varredura anódica de oxidação 19, dip-pen nanolithography 20, padronização piezoelétrico21, e assim por diante. A técnica c-AFM descrito aqui, juntamente com a utilização de interfaces de óxido de novos, podem produzir algumas das estruturas electrónicas mais alta precisão com uma variedade sem precedentes de propriedades físicas.

Protocolo

1. Obter LAO / Heteroestruturas STO

  1. Obter um heterostructure óxido consistindo de 3,4 células unitárias de LAO crescidos por deposição por laser pulsado em substratos STO TiO 2-terminados. Detalhes de crescimento amostra são descritos na referência. 22.

2. Fotolitográfica Processamento das Amostras

Criar contatos elétricos na interface LAO / STO, com almofadas de ligação para telas de fiação para uma transportadora chip. As etapas individuais de processamento são descritos em detalhe abaixo.

  1. Giro photoresist
    1. Rotação fotorresistência sobre as amostras a 600 rpm durante 5 segundos, em seguida, a 4000 rpm durante 30 segundos. A camada foto-resistente será de cerca de 2 mm de espessura. Asse as amostras a 95 ° C durante 1 min.
  2. Expor fotorresistente usando uma máscara alinhador com luz 320 nm durante 100 segundos com uma dose de 5 mW / cm 2.
  3. Desenvolver o fotorresiste em desenvolvedor fotorresiste for 1 min.
  4. Ion moagem
    1. Use um moinho de íons Ar + para remover 15 nm de material (LAO e STO) nas áreas não abrangidas por fotorresiste. Colocar as amostras a um ângulo de 22,5 ° para a direcção perpendicular ao feixe de iões de Ar + de entrada. Se a velocidade de gravação de Ar + não está calibrado, executar uma tiragem de calibração para garantir que a quantidade correcta do material é removido. Determinar a profundidade da gravura utilizando AFM ou profilmetry equivalente.
  5. DC pulverização de Ti e Au
    1. Depósito 4 nm Ti, em seguida, de 25 nm Au para as amostras, de modo que o Au faz contacto eléctrico com a camada exposta STO. A pressão de pulverização é na gama de 2-6 x 10 -7 Torr, e a pulverização realiza-se com a amostra à temperatura ambiente. Pré-sputter Ti durante 10 min com o obturador fechado, a 100 W, e obturador aberto e por pulverização catódica durante 20 segundos a 100 W. Após a conclusão, imediatamente pré-pulverização catódica Au durante 1 min a 50 W, em seguida, por pulverização catódica Au durante 30 segundos para as amostras em 50 W. Calibrar o tempo para produzir as Ti e Au espessuras desejadas.
  6. Descolagem
    1. Use Acetona / IPA lavagem de ultra-sons para remover fotorresistente a partir da superfície das amostras.
  7. Segunda camada
    1. Um segundo processo litográfico, excluindo a etapa 4 (ie., Excluindo moagem ion), é usado para criar conexões de fios de ouro para almofadas de ligação individuais. Os dois padrões tem de ser bem alinhados para assegurar que eles não produzirem curto-circuitos eléctricos.
  8. Limpeza Plasma.
    1. Um IPC tambor Etcher é usada para remover o resíduo fotorresistente no padrão trincheira. O instrumento utilizado na 100 W e 1 Torr árgon durante 1 min

3. Fio de Bond uma amostra para se preparar para Redação

  1. Montar a amostra LAO / STO em um suporte de micropastilha (Figura 2A) com 28 pinos disponíveis.
  2. Estrutura vínculo fio

NOTA: Use um fio Bonder para fazer c elétricaonnections entre almofadas de ligação sobre a amostra e o suporte de micropastilha. Anexar 1 mil (25 micrômetros) fios de ouro entre os contatos elétricos ea transportadora chip. Escrever nanoestruturas

4. Escrever Nanoestruturas

  1. Criar um esboço informal da nanoestrutura condutora (Figura 3A).
  2. Abra as Scalable Vector Graphics (SVG) editor (Figura 3B).
    1. Use um modelo ou definir o tamanho da janela para coincidir com a imagem AFM.
    2. Carregar a imagem AFM da amostra para o editor SVG.
    3. Criar elementos de nanoestrutura sobrepostos à imagem AFM diante.
  3. Carregue o arquivo SVG para o programa nanolithography.
  4. Executar o software litografia para criar uma nanoestrutura condutora.
    1. Dica Use V = +10 V para criar nanoestruturas, e ponta V = -10 V para apagar nanoestruturas.
    2. Mova a ponta c-AFM, a uma velocidade que varia de 200 nm / s a ​​2 mm / seg.

5. Dispositivo fresco e fazer medições

  1. Desligar todas as luzes brancas e usar filtros vermelho / fontes de luz.
  2. Extrai-se a amostra a partir do sistema de AFM.
  3. Coloque a amostra no refrigerador de diluição (A).
  4. Resistência contra a temperatura (B) medir quanto a amostra é arrefecida.
  5. Medir as propriedades de transporte a baixas temperaturas (de C).

Resultados

Os resultados aqui mostrados são representativos do comportamento de transporte que pode ser exibida por esta classe de nanoestruturas, e tem sido descrita em detalhe noutro local 23-26. Neste exemplo, uma cavidade nanofio foi calculado (Figura 4) a partir de uma heterostrutura LAO célula 3,3 unidade / STO. Caminhos condutores (mostrado em verde) são tipicamente de 10 nm de largura, conforme determinado pelo nanofio "corte" experiências 11. A velocidade de ponta e de tensão para cada segmento é configurável independentemente a partir do painel dianteiro da litografia (Figura 4B), como é a velocidade de ponta de escrita. "Eléctrodos virtuais" que interagem com os contactos interfaciais assegurar que há uma ligação eléctrica altamente condutora para as nanoestruturas.

Após a nanoestrutura é escrita, ela é transferida para o refrigerador de diluição. A exposição à luz a ou abaixo de 550 nm vai produzir fotocondução indesejada, de modo que é important para transferir o dispositivo no escuro ou com o auxílio de um vermelho "câmara escura" luz (Figura 5A). As ligações eléctricas devem ser feitas à temperatura ambiente, e como a maioria das nanoestruturas semicondutoras, muito cuidado deve ser tomado quando se muda as conexões elétricas em temperaturas criogênicas. Se os dispositivos é submetido a descargas eletrostáticas, ele provavelmente irá se tornar isolante. Notavelmente, a funcionalidade do dispositivo pode ser recuperado por "bicicleta" a temperatura de 300 K e arrefecimento novamente.

Durante a recarga, é de rotina para monitorizar a resistência de dois terminais, e ainda a resistência de quatro terminais, como uma função da temperatura. Para as medições de tensão de corrente alternada (tipicamente ~ 1 mV) é aplicado a uma baixa frequência (<10 Hz) a um dos eléctrodos, enquanto que a corrente alternada é medido usando um amplificador de transimpedância. Lock-in desmodulação e filtragem é realizada usando um amplificador lock-in home-desenvolvidos. O cu acrrent é monitorizada como uma função de temperatura (Figura 5B).

Uma vez que o dispositivo é arrefecida para a temperatura de base do refrigerador de diluição (50 mK), as medições de transporte de quatro terminais são realizadas (Figura 5C). Para estas medições, a corrente é obtida através do canal principal do dispositivo, enquanto a tensão sobre o dispositivo é medido simultaneamente. Em vez de medir com um amplificador lock-in, uma corrente de tensão máxima (IV) traço é medido. Este método contém mais informações e condução diferencial pode ser calculado através de diferenciação numérica. Para que o dispositivo particular, a condução diferencial é medido como uma função do sg lado portão tensão V. Esta porta permite que o potencial químico do dispositivo a ser mudado. O transporte através do dispositivo mostra uma forte dependência não-monotônica, indicando as regiões em que Coulomb bloqueio ocorre para valores menores, e strong supercondutividade para valores maiores de V sg. Os detalhes sobre a interpretação física para esta classe de dispositivo será descrito em outro lugar.

figure-results-1
.. Figura 1 as etapas de processamento de fotolitografia Passo 1: rotação photoresist. Passo 2: expor photoresist usando alinhador de máscara. Passo 3: desenvolver photoresist. Passo 4: moagem de íons. Passo 5: DC sputtering para depositar Ti e Au. Passo 6: a decolagem. Passo 7: depositar a segunda camada. Passo 8: limpeza de plasma.

figure-results-2
Figura 2. Imagens de lithographically estampados heteroestruturas LAO / STO. (A) Imagem mostrando 5 milímetros x 5 milímetros fio amostra ligado a uma transportadora chip. (B) Óptico de imagem mostrando almofadas de ligação e uma das telas. (C) Close-up de uma única tela. Clique aqui para ver uma versão maior desta figura.

figure-results-3
Figura 3. (A) Projeto Informal de LAO / STO nanoestrutura. (B) layout preciso de nanoestruturas usando um open-source gráficos vetoriais escaláveis ​​(SVG) do editor.

figure-results-4
Figura 4. (A) Litografia painel frontal para c-AFM padronização. (B) Screenshot do simulador 3D que mostra a posição ea tensão do c-AFM ponta.w.jove.com/files/ftp_upload/52058/52058fig4large.jpg "target =" _blank "> Clique aqui para ver uma versão maior desta figura.

figure-results-5
Figura 5. (A) LAO / STO nanoestrutura sendo inserido na diluição refrigerador. (B) Acompanhamento da resistência da amostra, uma vez que é arrefecido a partir de 300 K para 50 mK. (C) Avaliação da condutância diferencial de quatro terminais do dispositivo como uma função de Vsg tensão portão lateral e tensão sobre o dispositivo (V4T). Gráfico de intensidade apresentado em unidades de siemens (S), e as tensões são apresentados em unidades de volts (V).

Discussão

A criação bem-sucedida de nanoestruturas depende de várias etapas críticas. É importante que as amostras LAO/STO sejam cultivadas com uma espessura que se saiba estar no limite entre a fase isolante e a condutora. (Os detalhes do crescimento da amostra estão fora do escopo deste artigo, mas são cruciais para o sucesso geral.) Em segundo lugar, é importante ter umidade relativa dentro da faixa de 25-45% para uma escrita c-AFM bem-sucedida. Valores abaixo de 25% provavelmente não produzirão nanoestruturas condutoras, enquanto a umidade muito alta geralmente produzirá características incontrolavelmente grandes. Também, o controle de temperatura do AFM é importante se a ponta do c-AFM precisa de conseguir o registro preciso por longos períodos de tempo. Uma vez criadas as nanoestruturas, elas devem ser colocadas em um ambiente de vácuo para que sejam realizados experimentos com duração superior a algumas horas. Para os experimentos descritos aqui, a estrutura é criada e em minutos transferida para um ambiente de vácuo.

Recomenda-se, antes de escrever, que um "teste de redação" seja realizado em todos os eletrodos relevantes. Nesse teste, dois eletrodos virtuais são criados primeiro e um único nanofio é gravado enquanto monitora simultaneamente a condutância. Um teste semelhante de apagamento pode ser realizado "cortando" o nanofio logo em seguida. Se a nanoestrutura estiver se deteriorando rapidamente, o problema provavelmente se deve aos contatos interfaciais ou à própria tela. Para distinguir entre esses dois efeitos, uma medição de quatro terminais da condutância deve ser realizada, e a condutância de dois terminais deve ser comparada com a condutância de quatro terminais em função do tempo. Se a condutância de dois terminais estiver decaindo mais rapidamente do que a condutância de quatro terminais, o problema está relacionado aos contatos elétricos da interface. Se a condutância de quatro terminais estiver decaindo a uma taxa comparável, provavelmente a tela não é adequada e deve ser substituída.

Existem limitações naturais do método atual para a criação de nanoestruturas. Especificamente, a velocidade de gravação para os menores dispositivos é limitada a algumas centenas de nanômetros por segundo. Velocidades muito acima desse valor levam a resultados imprevisíveis. O uso de técnicas de escrita paralela é possível27,28, mas não são altamente desenvolvidas e têm suas próprias desvantagens. O tamanho das nanoestruturas que podem ser criadas é naturalmente limitado pela escala da varredura do AFM que está sendo usado. Um AFM de alta qualidade com feedback de circuito fechado nas duas direções de varredura é altamente recomendado. O rastreamento de objetos pontuais na superfície da amostra deve ser realizado para monitorar a deriva temporal da amostra.

Uma vez que a criação de nanoestruturas condutoras em interfaces de óxido tenha sido dominada, há uma ampla gama de direções experimentais que podem ser exploradas. Usando esta técnica, uma grande variedade de nanoestruturas e dispositivos já foi demonstrada, incluindo nanofios18, barreiras de túnel29, junções retificadoras30, transistores de efeito de campo18, transistores de elétron único31, nanofios supercondutores32, detectores ópticos em nanoescala33 e emissores e detectores THz em nanoescala34.

Divulgações

Os autores não têm nada a divulgar.

Agradecimentos

A colaboração de longa data com Chang-Beom Eom da Universidade de Wisconsin-Madison, que forneceu as amostras LAO/STO, é reconhecida com gratidão. A assistência de edição de vídeo de Christopher Solis é muito apreciada. Este trabalho é apoiado pela NSF (DMR-1104191, DMR-1124131), ARO (W911NF-08-1-0317) e AFOSR (FA9550-10-1-0524, FA9550-12-1-0268, FA9550-12-1-0057).

Materiais

Lista de materiais utilizados neste artigo
NomeEmpresaNúmero de catálogoComentários
Contato do equipamento
AlinhadorKarl-SussMA6
SpinnerSolitec5110C
Ion MillCommonwealth Scientific8C
Sputtering SystemLeybold-HeraeusZ-650
Barrel EtcherBranson/IPC3000C
Wire BonderWestbond7700E
AFMAsylum ResearchMFP-3D
Diluição GeladeiraQuantum DesignP850
Máquina de Lavagem UltrassônicaFisher Scientific15-335-6
Amplificador de CorrenteFemtoDLPCA-200
Materiais
LaAlO3/SrTiO3Prof. Chang-Beom Eom5 mm x 1 mm com ~3,4 células unitárias de LAO (ver referência 18)
FotorresistenteAZ Electronic MaterialsP4210
DesenvolvedorAZ Electronic Materials400K
AcetonaFisher ScientificA929SK-4
Álcool isopropílicoFisher ScientificA459-1
DuPont5771do ouro
Fisher23-290-065água Deionized
tecnologias de NTKportador da microplaquetaIRK28F1-5451D
Fio científico de da do de 1 milímetro

Referências

  1. Sulpizio, J. A., Ilani, S., Irvin, P., Levy, J. i Annual Review of Materials Research, in press. , (2014).
  2. Mannhart, J., Blank, D. H. A., Hwang, H. Y., Millis, A. J., Triscone, J. M. Two-Dimensional Electron Gases at Oxide Interfaces. Mrs Bulletin. 33, 1027-1034 (2008).
  3. Langer, J. S. Annual Review of Condensed Matter Physics. Interface Physics in Complex Oxide Heterostructures. , 141-165 (2011).
  4. Bogorin, D. F., Irvin, P., Cen, C., Levy, J. i Multifunctional Oxide Heterostructures. Tsymbal, E. Y., Dagotto, E. R. A., Chang-Beom, E., Ramesh, R. 13, University Press. Oxford. (2012).
  5. Granozio, F. M., Koster, G., Rijnders, G. Functional Oxide Interfaces. MRS Bulletin. 38, 1017-1023 (2013).
  6. Ohtomo, A., Hwang, H. Y. A high-mobility electron gas at the LaAlO3/SrTiO3 heterointerface. Nature. 427, 423-426 (2004).
  7. Reyren, N., et al. Superconducting interfaces between insulating oxides. Science. 317, 1196-1199 (2007).
  8. Bark, C. W., et al. Switchable Induced Polarization in LaAlO3/SrTiO3 Heterostructures. Nano Letters. 12, 1765-1771 (2012).
  9. Brinkman, A., et al. Magnetic effects at the interface between non-magnetic oxides. Nature Materials. 6, 493-496 (2007).
  10. Thiel, S., Hammerl, G., Schmehl, A., Schneider, C. W., Mannhart, J. Tunable quasi-two-dimensional electron gases in oxide heterostructures. Science. 313, 1942-1945 (2006).
  11. Cen, C., et al. Nanoscale control of an interfacial metal-insulator transition at room temperature. Nature Materials. 7, 298-302 (2008).
  12. Singh-Bhalla, G., et al. Built-in and induced polarization across LaAlO3/SrTiO3 heterojunctions. Nature Physics. 7, 80-86 (2011).
  13. Li, L., et al. Very Large Capacitance Enhancement in a Two-Dimensional Electron System. Science. 332, 825-828 (2011).
  14. Xie, Y., Hikita, Y., Bell, C., Hwang, H. Y. Control of electronic conduction at an oxide heterointerface using surface polar adsorbates. Nature Communications. 2, 494(2011).
  15. Bark, C. W., et al. Tailoring a two-dimensional electron gas at the LaAlO3/SrTiO3 (001) interface by epitaxial strain. PNAS. 108, 4720-4724 (2011).
  16. Tra, V. T., et al. Adv Mater. 25, 3357-3364 (2013).
  17. Cronenwett, S. M., Oosterkamp, T. H., Kouwenhoven, L. P. A Tunable Kondo Effect in Quantum Dots. Science. 281, 540-544 (1998).
  18. Cen, C., Thiel, S., Mannhart, J., Levy, J. Oxide Nanoelectronics on Demand. Science. 323, 1026-1030 (2009).
  19. Kalinin, S. V., Gruverman, A. Scanning probe microscopy: electrical and electromechanical phenomena at the nanoscale. 1, Springer. (2007).
  20. Piner, R. D., Zhu, J., Xu, F., Hong, S. H., Mirkin, C. A. 'Dip-pen' nanolithography. Science. 283, 661-663 (1999).
  21. Ahn, C. H., et al. Nonvolatile Electronic Writing of Epitaxial Pb(Zr0.52Ti0.48)O3/SrRuO3 Heterostructures. Science. 276, 1100-1103 (1997).
  22. Bi, F., et al. 'Water-cycle' mechanism for writing and erasing nanostructures at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 173110(2010).
  23. Cheng, G., et al. Anomalous Transport in Sketched Nanostructures at the LaAlO3/SrTiO3 Interface. Phys Rev X. 3, 011021(2013).
  24. Veazey, J. P., et al. Nonlocal current-voltage characteristics of gated superconducting sketched oxide nanostructures. Europhys Lett. 103, 57001(2013).
  25. Veazey, J. P., et al. Oxide-based platform for reconfigurable superconducting nanoelectronics. Nanotechnology. 24, 375201(2013).
  26. Irvin, P., et al. Anomalous High Mobility in LaAlO3/SrTiO3 Nanowires. Nano Letters. 13, 364-368 (2013).
  27. Salaita, K., et al. Massively Parallel Dip–Pen Nanolithography with 55 Two-Dimensional Arrays. Angewandte Chemie. 118, 7378-7381 (2006).
  28. Li, S., et al. Parallel Conductive-AFM Lithography on LaAlO3/SrTiO3 Interfaces. Ieee T Nanotechnol. 12, 518-520 (2013).
  29. Cen, C., Bogorin, D. F., Levy, J. Thermal activation and quantum field emission in a sketch-based oxide nanotransistor. Nanotechnology. 21, 475201(2010).
  30. Bogorin, D. F., et al. Nanoscale rectification at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 013102(2010).
  31. Cheng, G., et al. Sketched Oxide Single-Electron Transistor. Nature Nanotech. 6, 343-347 (2011).
  32. Joshua, A., Ruhman, J., Pecker, S., Altman, E., Ilani, S. Gate-tunable polarized phase of two-dimensional electrons at the LaAlO3/SrTiO3 interface. PNAS. 110, 9633(2013).
  33. Irvin, P., et al. Rewritable Nanoscale Oxide Photodetector. Nature Photon. 4, 849-852 (2010).
  34. Ma, Y., et al. Broadband Terahertz Generation and Detection at 10 nm Scale. Nano Letters. 13, 2884-2888 (2013).

Reimpressões e permissões

Etiquetas

AFM CondutivoLaAlO3 SrTiO3Kit de NanolitografiaMedi es de TransporteResfriamento por CriostatoCondut ncia DiferencialBloqueio de KondoTunelamento de Pares de CooperTransi o de Supercondutividade
Escrita e Caracterização baixa temperatura de óxido de Nanoestruturas
Fale conosco
Recomendar à biblioteca

Privacidade

Termos de Uso

Políticas

Copyright © 2026 MyJoVE Corporation. Todos os direitos reservados.