方法文章

使用有机磷化合物对硅表面和纳米线进行单层接触掺杂

DOI：

10.3791/50770

⸱

2013年12月2日

 ,  ,  ,  , 
1Institute of Chemistry, The Hebrew University of Jerusalem, 2Center for Nanoscience and Nanotechnology, The Hebrew University of Jerusalem

本文内容

摘要

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

提供了一种对硅界面进行表面掺杂的详细步骤。通过使用含磷单分子层并结合快速退火工艺，实现了超浅表面掺杂。该方法可用于宏观面积表面以及纳米结构的掺杂。

摘要

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

单层接触掺杂（MLCD）是一种对表面和纳米结构进行掺杂的简单方法1。MLCD 能在纳米尺度上形成高度可控、超浅且陡峭的掺杂分布。在 MLCD 工艺中，掺杂源为含有掺杂原子的单分子层。

本文展示了一种对硅基底以及硅纳米线进行表面掺杂的详细步骤。采用硅基底上的四乙基亚甲基二膦酸单层作为磷掺杂源。将含有该单层的基底与原始本征硅目标基底接触，并在接触状态下进行退火处理。使用四探针法测量目标基底的方块电阻。本征硅纳米线通过化学气相沉积（CVD）工艺，利用气-液-固（VLS）机制合成，其中金纳米颗粒作为纳米线生长的催化剂。通过温和超声处理将纳米线分散于乙醇中形成悬浮液。利用该悬浮液将纳米线滴涂至具有氮化硅介电顶层的硅基底上。这些纳米线采用与本征硅晶圆相同的方法进行磷掺杂。采用标准光刻工艺制备金属电极，以构建基于纳米线的场效应晶体管（NW-FET）。使用半导体器件分析仪和探针台对一个典型纳米线器件的电学性能进行测量。

引言

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

对具有宏观面积以及纳米尺度的半导体结构进行可控表面掺杂，对于诸如FinFet2,3等先进半导体器件结构，以及基于纳米结构的器件（如纳米线传感器和光伏器件）4-7具有重要意义。我们近期提出了单层接触掺杂（MLCD）技术，可实现对具有宏观和纳米尺度尺寸的硅界面进行可重复、均匀的表面掺杂，并能精确控制掺杂剂剂量和扩散分布1。MLCD的一个重要特征是将单层的形成限制在一种被称为"供体衬底"的基底上。MLCD简化了单层接触掺杂（MLCD）所需的部分工艺步骤，并提供了互补性的表面掺杂能力8。通过自限性表面化学反应将含掺杂剂的单层负载到供体衬底后，将该供体衬底与待掺杂的基底（称为"目标衬底"）接触，并在两者接触状态下进行退火处理。在退火过程中，掺杂原子向供体和目标衬底中扩散，并在高温下被激活。由于MLCD无需高能掺杂原子注入，因此在工艺过程中不会对半导体晶格造成结构损伤，也无需额外的退火步骤。通过调控快速热处理工艺参数，可实现对掺杂剂扩散行为的良好控制。极浅且均匀的掺杂扩散深度可轻松达到数纳米量级。将单层制备从主工艺流程中分离出来，简化了整体工艺，使工艺参数的调控更加精确，并为以往其他方法难以实现的掺杂方案开辟了新的可能性。通过连续多次执行MLCD掺杂工艺，可实现接近磷在硅中固溶度极限的高掺杂浓度。总之，传统掺杂方法在制备超浅掺杂分布方面存在固有的局限性，这源于超浅注入所需的低注入能量所导致的源浓度、总剂量和能量分布的内在统计波动。MLCD为表面掺杂提供了一种简便的方法，其优势源于该技术的独特特性：利用稳定的表面化学反应，在半导体表面通过自限性单层化学反应生成掺杂源，从而在原子尺度上精确控制掺杂剂的剂量和位置。

访问受限。请登录或开始试用以查看此内容。

方案

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

1. 表面清洁

  1. 通过将1:3的过氧化氢（30%）与浓硫酸混合，制备酸性piranha溶液。
    警告：Piranha溶液是极强且危险的氧化剂，必须极其谨慎地使用。该溶液与有机溶剂接触时可能发生爆炸。仅允许经过适当培训并配备相应安全设备的合格人员进行此操作。
  2. 将基底（后续用作供体和目标基底）放入合适的支架中，并浸入piranha溶液中处理15分钟。
  3. 用去离子水冲洗样品3次。
  4. 通过将1:1:5的氨水（25%）、过氧化氢（30%）和去离子水混合，制备碱性piranha溶液。
  5. 将基底（后续用作供体和目标基底）放入合适的支架中，浸入碱性piranha溶液中，并置于60 °C的超声波清洗器中处理8分钟。
  6. 用去离子水冲洗样品3次。
  7. 用乙醇冲洗样品，然后在氮气流下吹干。
  8. 将样品在115 °C的烘箱中干燥10分钟。

2. 单层膜的形成

  1. 在均三甲苯中配制1%（v/v）的亚甲基四乙基二膦酸酯溶液。
  2. 将供体底物放入含有亚甲基二膦酸酯均三甲苯溶液的耐压小瓶中，密封后于100 °C加热2小时。
    重要提示：在密封小瓶中加热溶剂会产生压力。必须确保所用容器能够承受所产生的压力。不得将含溶剂的密闭小瓶加热至接近或超过溶剂沸点。加热后的小瓶在冷却前不得打开。
  3. 待小瓶冷却后打开，用均三甲苯冲洗样品3次，再用二氯甲烷冲洗3次，最后用氮气流吹干。
    * 如需对纳米线进行掺杂，请继续进行步骤3；如需对晶圆进行掺杂，则跳转至步骤5。

3. 纳米线合成

  1. 将显微镜玻片在氧气等离子体中清洗 2 分钟。
  2. 在玻片上滴加数滴聚-L-赖氨酸溶液，使其完全覆盖表面，静置 5 分钟后用去离子水冲洗，并用氮气吹干。
  3. 在玻片上滴加数滴金胶体溶液，使其完全覆盖表面，静置 2 分钟后用去离子水冲洗，并用氮气吹干。
  4. 使用氧气等离子体处理 30 秒以去除有机污染物。
  5. 将带有金纳米颗粒的玻片插入化学气相沉积（CVD）腔室并抽真空。
  6. 在 440 °C、35 torr 条件下，以 50 sccm 的 H2 气流对腔室进行预平衡。
  7. 通过通入 SiH4 气体（流速为 2 sccm）启动沉积过程。进行 30 分钟的 CVD 过程，以获得长度约为 50 µm 的纳米线。
  8. 测量纳米线的长度（可通过扫描电子显微镜或使用暗场滤光片的光学显微镜进行）。若使用光学显微镜，应测量样品边缘处的纳米线长度，此处通常容易找到平行于表面伸出的纳米线。

4. 纳米线滴铸到基底上

  1. 将纳米线悬浮于乙醇中。将步骤3中制备的带有纳米线薄膜的载玻片放入一个样品瓶中，并加入乙醇，液面应高出载玻片约1 cm。
  2. 对样品瓶进行3秒超声处理，溶液应略微变浑浊。
    重要提示：由于悬浮液不稳定，悬浮的纳米线容易发生聚集；因此应在制备后尽快使用，避免发生聚集。
  3. 将Si3N4/SiO2/Si基底放置于预热至150 °C的加热板上。在加热的表面滴加数滴纳米线悬浮液。待液体完全干燥后，使用带暗场滤光片的光学显微镜检查滴涂后表面的纳米线密度。为获得高产率的单根纳米线器件，该过程应实现每1 mm2约100根纳米线的表面密度，且纳米线长度至少约为20 µm。

5. 快速热退火

  1. 将目标衬底（前序步骤中滴铸到衬底上的本征硅片或纳米线）放置在供体衬底上，使目标衬底面向供体衬底。
  2. 将两个基底放入RTA腔室中，并关闭腔室门。
  3. 抽真空以排出腔室气体，用氩气吹扫，再次抽真空。此步骤可确保腔室内无氧气或其他不希望存在的气体残留。
  4. 在所需的温度和时间内对衬底进行退火。掺杂水平（以方块电阻值表示）取决于退火时间和温度。图1）。展示了退火温度为1,000 ºC、退火时间为40秒的工艺。通常，退火时间范围为5–120秒。升温斜坡时间应尽可能短，具体取决于退火设备的性能参数。此处，从室温升至工艺温度的斜坡时间为6秒。

6. 薄层电阻测量

  1. 将掺杂MLCD的样品浸入1%的氢氟酸溶液中5分钟，以去除氧化层。
  2. 用去离子水、异丙醇冲洗，并用氮气流吹干。
  3. 使用四探针装置测量方块电阻。本示例中使用Jandel RM3-AR，其配备专用的自动方块电阻测量系统。通常施加的电流范围为1-10 µA。

7. 纳米线器件的制备与表征

  1. 将样品置于加热板上，120 °C 加热 5 分钟。
  2. 以 4,000 rpm 的转速旋涂 AZ nLOF2020 光刻胶。
  3. 使用真空加热板在 110 °C 下烘烤样品 75 秒。
  4. 使用掩模对准仪和电极图案掩模，以 365 nm 光源进行 40 mJ/cm2 的曝光。
  5. 曝光后，再次使用真空加热板在 110 °C 下烘烤样品 75 秒。
  6. 将样品在 AZ726MIF 溶液中显影 70 秒，去离子水中冲洗，并用氮气流吹干。
  7. 通过电子束蒸发仪蒸镀 100 nm 厚的镍层。
  8. 使用热的（80 °C）N-甲基-2-吡咯烷酮（NMP）溶剂进行剥离工艺。
  9. 检查基底以定位在工艺中成功形成的纳米线场效应晶体管（NW-FET）器件，并记录其位置。若已制备地址标记，可借助带暗场滤光片的光学显微镜轻松完成此步骤。
  10. 使用半导体器件分析仪和探针台装置测量所选器件的 I-V 曲线。将样品放置在与分析仪连接作为栅极端的导电载物台上。利用探针台的显微镜相机将探针针头移近器件电极，并轻轻接触电极。针头应作为源极和漏极端连接至分析仪。

访问受限。请登录或开始试用以查看此内容。

结果

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

磷-MLCD表面掺杂工艺的代表性结果如图1所示。本征硅片经磷-MLCD处理后，其方块电阻值呈现单调下降。如图1中三条曲线所示，退火时间越长、退火温度越高，方块电阻值越低。方块电阻值可与激活掺杂剂浓度相关联：较低的方块电阻值表明较高的掺杂水平，反之亦然。较高的退火温度和较长的退火时间会导致更高的掺杂水平和更低的方块电阻值。需要注意的是，进一步延长退火时间将不会导致方块电阻进一步降低，因为单层掺杂源为有限源，导致进入有限源扩散模式。事实上，当退火时间过长时，由于掺杂剂向本征硅体材料深处扩散而被稀释，常可观察到方块电阻升高。

本研究展示了本征纳米线（NW）和MLCD掺杂器件的典型NW-FET器件I-V测量结果，如图2所示。在进行磷掺杂MLCD之前，i-SiNW器件的源极-漏极沟道处于非激活状态。接触掺杂后，与本征器件相比，NW器件的电导率提高，这从I-V曲线中可见：对于中等掺杂的SiNW，在栅极电压为5 V、源-漏偏压为3 V时，饱和电流值>1 µA。与体材料表面...

访问受限。请登录或开始试用以查看此内容。

讨论

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

MLCD 是一种简单且可重复的方法。然而，必须注意表面清洁和单层膜的形成。在 MLCD 过程之前对表面进行 Piranha 清洗，不仅是为了避免可能的杂质，更是为了初始化表面，以实现可重复的单层膜形成，从而保证不同批次间结果的可重复性。Piranha 处理会导致表面基团发生羟基化，这是前驱分子与表面结合形成单层膜所必需的。表面清洁与活化也可通过氧气等离子体实现，但由于其会在表面引入带电物种，影响掺杂结果，因此不推荐使用。最终的掺杂分布可通过退火时间和温度进行调控。

分子层化学掺杂（MLCD）依赖于自限性表面化学反应，从而在供体衬底的界面处形成含有掺杂剂的单分子层（单层）。使用单层作为掺杂源可确保初始掺杂剂量明确，并将掺杂剂精确置于与目标界面接触的界面上，实现表面掺杂。MLCD 的设计使得在供体衬底上形成单层的步骤与目标衬底分离。采用独立的衬底进行单层形成，简化了整体表面掺杂过程，无需沉积和去除 SiO2 钝化层，从而允许去除目标衬底上的原生氧化层，以增强掺杂剂的掺入。此外，通过 MLCD 工艺掺杂的本征纳米线表现出高度均匀的纵向掺杂分布，这是原位化学气相沉积（...

访问受限。请登录或开始试用以查看此内容。

致谢

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,

本工作部分由光诱导过程法卡斯中心资助。

访问受限。请登录或开始试用以查看此内容。

材料

本文使用的材料清单
姓名公司目录编号评论
高纯度硅晶圆Topsil-
50 nm Si3N4/50 nm SiO2/Si 晶圆Silicon Valley Microelectronics-
98% 硫酸BioLab19550523
30% 过氧化氢J.T. Baker2190-03
25% 氨水J.T. Baker6051
乙醇J.T. Baker8025
均三甲苯SigmaM7200
二氯甲烷Macron4881-06
四乙基亚甲基二膦酸酯Aldrich359181
矿物油SigmaM3516
49% 氢氟酸J.T. Baker9564-06
异丙醇J.T. Baker9079-05
N-甲基-2-吡咯烷酮J.T. Baker9397-05
AZ nLOF2020AZ Electronic MaterialsnLOF 2020
AZ 726 MIFAZ Electronic Materials726 MIF
聚-L-赖氨酸溶液SigmaP8920
金胶体溶液Ted Pella82160-80
RTA 系统AnnealSysMicroAS
四探针方块电阻测量系统JandelRM3-AR
掩模对准器SussMA06
电子束蒸发仪VSTTFDS-141E
半导体分析仪AgilentB1500A
CVD 系统--自制

参考文献

$$\rightleftharpoonup{xx}$$ $$\longleftharp{xx}$$, $$\longrightharp{xx}$$,
  1. Hazut, O., Agarwala, A., et al. Contact doping of silicon wafers and nanostructures with phosphine oxide monolayers. ACS Nano. 6 (11), 10311-10318 (2012).
  2. Hisamoto, D., Lee, W. -C. FinFET- A self-aligned double-gate MOSFET scalable to 20 nm. IEEE Trans. Electron Devices. 47, 2320-2325 (2000).
  3. Leung, G., Chui, C. O. Variability impact of random dopant fluctuation on nanoscale junctionless FinFETs. IEEE Electron Device Lett. 33, 767-769 (2012).
  4. Ho, J. C., Yerushalmi, R., et al. Wafer-scale, sub-5 nm junction formation by monolayer doping and conventional spike annealing. Nano Lett. 9 (2), 725-730 (2009).
  5. Peercy, P. S. The Drive to Miniaturization. Nature. 406, 1023-1026 (2000).
  6. Lu, W., Lieber, C. M. Semiconductor Nanowires. J. Phys. D. 39, R387-R406 (2006).
  7. Gunawan, O., Wang, K., Fallahazad, B., Zhang, Y., Tutuc, E., Guha, S. High Performance Wire-Array Silicon Solar Cells. Prog. Photovoltaics. 19, 307-312 (2011).
  8. Ho, J. C., Yerushalmi, R., Jacobson, Z. A., Fan, Z., Alley, R. L., Javey, A. Controlled nanoscale doping of semiconductors via molecular monolayers. Nat. Mater. 7, 62-67 (2008).
  9. Koren, E., Rosenwaks, Y., Allen, J. E., Hemesath, E. R., Lauhon, L. J. Nonuniform. Doping distribution along silicon nanowires measured by kelvin probe force microscopy and scanning photocurrent microscopy. Appl. Phys. Lett. 95, 092105(2009).
  10. Wagner, R. S., Ellis, W. C. The vapor-liquid-solid mechanism of crystal growth and its application to silicon. Trans. Metall. Soc. AIME. 233, 1053-1064 (1965).
  11. Cui, Y., Lauhon, L. J., Gudiksen, M. S., Wang, J., Lieber, C. M. Diameter-controlled synthesis of single-crystal silicon nanowires. Appl. Phys. Lett. 78 (15), 2214-2216 (2001).

访问受限。请登录或开始试用以查看此内容。

重印与许可

申请许可以重复使用本 JoVE 文章的文本或图表

申请许可

标签

相关文章