片上互连堆叠中的时间相关介质击穿（TDDB）是微电子器件中最关键的失效机制之一。本文展示了以下实验流程： 原位 透射电子显微镜中的TDDB实验，为研究微电子产品的失效机制提供了可能。
需要JoVE订阅才能观看此内容。 请登录或开始免费试用
本文内容
摘要
摘要
片上互连堆叠中的时间依赖性电介质击穿（TDDB）是微电子器件中最关键的失效机制之一。器件和互连结构特征尺寸的持续微缩，给确保所需产品可靠性带来了严峻挑战。标准的可靠性测试和失效后分析仅能提供有关失效机制物理本质及退化动力学的有限信息。因此，有必要开发新的实验方法和流程，以专门研究TDDB失效机制及退化动力学。本文中，一种 原位 在透射电子显微镜（TEM）中演示了一种实验方法，用于研究铜/超低介电常数（Cu/ULK）互连堆叠中的TDDB退化与失效机制。通过高质量成像与化学分析手段研究其动力学过程。 原位 将电学测试集成到透射电子显微镜（TEM）中，以在介电材料上施加增强的电场。利用电子断层扫描技术表征铜在绝缘介电材料中的定向扩散行为。该实验方法为研究微电子器件互连堆叠中的失效机制提供了可能，并可进一步拓展至有源器件中的其他结构。
引言
自1997年铜互连首次被引入超大规模集成电路（ULSI）技术以来 1低介电常数（low-k）和超低介电常数（ULK）介质材料已被应用于芯片后端工艺（BEoL）中，作为片上互连之间的绝缘材料。新材料的结合使用， 例如， 铜用于降低电阻，低介电常数/超低介电常数（low-k/ULK）介质用于降低电容，从而克服互连尺寸缩小所导致的电阻-电容（RC）延迟增加的影响 2, 3然而，近年来微电子器件持续的激进微缩削弱了这一优势。低介电常数（low-k）/超低介电常数（ULK）材料的使用在制造工艺及产品可靠性方面带来了诸多挑战，特别是当互连节距达到约100 nm或更小时。 4-6.
TDDB 是指在电场作用下，介电材料随时间推移发生的物理失效机制。TDDB 可靠性测试通常在加速条件下进行（升高的电场和/或升高的温度）。
芯片内互连堆叠中的TDDB是微电子器件中最关键的失效机制之一，已在可靠性研究领域引起广泛关注。随着超低介电常数（ULK）介质材料因其更弱的电学和力学性能被引入先进工艺节点的器件中，这一问题将持续成为可靠性工程师关注的焦点。
为研究TDDB失效机制，已开展了一系列专门实验7-9，并投入大量努力以建立描述器件电场与寿命之间关系的模型10-13....
访问受限。请登录或开始试用以查看此内容。
方案
1. 聚焦离子束（FIB）减薄样品制备（图1）
- 使用金刚石刻划笔将整片晶圆切割成小芯片（约 10 mm × 10 mm）。
- 在芯片上标记“尖端对尖端”结构的位置。
- 使用划片机对芯片进行切割，得到尺寸为 60 µm × 2 mm 的条状结构。该条状结构中央包含“尖端对尖端”结构。
- 使用瞬干胶将目标条状结构粘附在铜制半环上。接着，同样使用瞬干胶将该条状结构固定在铜制样品台之上。然后，使用银浆确保半环与铜样品台之间的导电连接。
注意：操作样品时，务必佩戴防静电腕带，以防止静电放电对样品中敏感结构造成损伤。
2. 扫描电子显微镜中的聚焦离子束减薄（图2）
- 将步骤1中获得的样品放置于SEM样品台，并小心地将样品台放入SEM中。
- 选择沉积模式，并设定所需Pt保护层的尺寸（面积和厚度）。始终使用30 kV的离子束以保持最高精度。根据所需Pt层的尺寸调节电流，以获得满意的沉积效率。
- 沉积一条Pt线，将一个焊盘与Cu样品台（接地电位）连接。随后，在“尖对尖”结构顶部沉积一层较厚的Pt层，这对于在FIB减薄过程中最大限度减少离子损伤以及增强薄片的机械强度至关重要。这是FIB样品制备中的标准操作步骤。
- 在进行Pt沉积时，需特别注意避免通过Pt层在“尖对尖”结构顶部的两个焊盘之间引入任何导电通路。任何....
访问受限。请登录或开始试用以查看此内容。
结果
图4 显示来自明场（BF）透射电子显微镜的图像 原位 测试。在电学测试之前，ULK介质中已存在部分破裂的TaN/Ta阻挡层和预存的Cu原子。图 4A）由于在常温下长期储存所致。仅在40 V电压下持续376秒后，即开始出现介电击穿，并伴随两条主要的铜迁移路径，该铜来自M1金属层，相对于接地端具有正电位。 15-16最终击穿后的明场透射电子显微镜图像显示了ULK介质中弥散分布的Cu颗粒图4B).
在无缺陷的样品中， 即， FIB制样与TEM成像之间的快速转移（图5A），TaN/Ta 阻挡层的“尖端对尖端”结构完整，无任何损伤。对该样品施加相同的电压（40 V）。由于 TaN/Ta 阻挡层保持完整，该样品持续工作超过 50 分钟，直至发生击穿。击穿后的透射电子显微镜（TEM）图像如图所示 图5B显然，金属原子已迁移到SiO₂中。2 从M1金属.......
访问受限。请登录或开始试用以查看此内容。
讨论
TDDB 实验成功的关键前提在于良好的样品制备，尤其是 SEM 中的 FIB 切割过程。首先，必须在“尖对尖”（tip-to-tip）结构上方沉积一层较厚的 Pt 层。Pt 层的厚度和尺寸可由 SEM 操作人员调节，但必须遵循三个原则：（1）Pt 层的厚度和尺寸必须足以在整个切割过程中保护目标区域，避免可能的离子束损伤；（2）切割完成后，样品表面仍需保留一层相对较厚的 Pt 层（≥ 400 nm），以保护脆弱的样品免受内外应力影响，并在后续 TDDB 实验中将应力对介质击穿的贡献降至最低；（3）Pt 层尺寸不宜过大，否则可能导致两个用于施加电压至测试结构的焊盘之间形成导电通路。此外，最关键的步骤是确定最终切割时离子束的停止时机。一旦位于测试结构前方的特定设计的 Cu “假”互连结构在视野中消失，就必须立即中断离子束切割，因为中心 Cu 互连结构由“尖对尖”构成，其间距仅有约 60 nm。若在实时 SEM 图像中已能观察到“尖对尖”结构，则为时已晚。H 形条状 TEM 薄片的目标厚度设定为约 150 至 180 nm。该厚度可在 200 kV 加速电压下实现 TEM 中的电子透过性，同时在侧面保留相对较厚的介电层以包覆“尖对尖”结构。另一.......
访问受限。请登录或开始试用以查看此内容。
致谢
作者谨此感谢 Rüdiger Rosenkranz 和 Sven Niese（弗劳恩霍夫 IKTS-MD）在样品制备方面的协助，以及 Ude Hangen、Douglas Stauffer、Ryan Major 和 Oden Warren（Hysitron 公司）在 PI95 透射电镜样品台技术方面的支持。同时，也对德累斯顿先进电子中心（cfaed）和德累斯顿工业大学德累斯顿纳米分析中心（DCN）提供的支持表示感谢。
....访问受限。请登录或开始试用以查看此内容。
材料
| 姓名 | 公司 | 目录编号 | 评论 |
|---|---|---|---|
| 自动切割锯 | DISCO Kiru-Kezuru-Migaku Technologies | ||
| 扫描电子显微镜 | Zeiss | Zeiss Nvision 40 | |
| 纳米压痕仪 | Hysitron | Hysitron Pi95 | |
| 吉时利源表 | Keithley | Keithley 2602/237 | |
| 透射电子显微镜 | FEI | FEI Tecnai F20 | |
| 透射电子显微镜 | Zeiss | Zeiss Libra 200 |
参考文献
- Edelstein, D., et al. Full Copper Wiring in a Sub-0.25 µm CMOS ULSI Technology. IEDM Tech. Dig. , 773-776 (1997).
- List, S., Bamal, M., Stucchi, M., Maex, K. A global view of interconnects. Microelectron. Eng. 83 (11/12), 2200-2207 (2006).
- Meindl, J. D., Davis, J. A., Zarkesh-Ha, P., Pat....
访问受限。请登录或开始试用以查看此内容。
重印与许可
标签
