El artículo pretende introducir un procedimiento de fabricación estándar y fiable para el desarrollo de futura nanoelectrónica dimensional bajo.
Artículo de método
El artículo pretende introducir un procedimiento de fabricación estándar y fiable para el desarrollo de futura nanoelectrónica dimensional bajo.
Dos dimensiones materiales (2D) han atraído gran atención debido a sus propiedades y posibles aplicaciones. Desde oblea escala síntesis de materiales 2D todavía está en etapas incipientes, científicos no pueden depender totalmente técnicas semiconductores tradicionales para investigaciones relacionadas. Delicados procesos de localización de los materiales a la definición de electrodo deben ser bien controladas. En este artículo, un protocolo universal de fabricación requeridos en la fabricación de electrónica a nanoescala, como 2D cuasi-heterojunction bipolar transistores (Q-HBT) y transistores de back Country 2D están demostradas. Este protocolo incluye la determinación de la posición material, litografía por haz de electrones (EBL), definición de electrodo metal, et al. También se presentan un relato paso a paso los procedimientos de fabricación de estos dispositivos. Además, los resultados muestran que cada uno de los dispositivos fabricados ha logrado alto rendimiento con alta repetibilidad. Este trabajo revela una descripción completa del flujo de proceso para la preparación de nanoelectrónica 2D, permite a los grupos de investigación acceder a esta información y allanar el camino hacia la electrónica futuro.
Desde pasadas décadas, la humanidad ha experimentado rápido convertir el tamaño de los transistores y, en consecuencia, un aumento exponencial en el número de transistores en circuitos integrados (ICs). Esto mantiene el progreso continuo de tecnología de silicio semiconductor de óxido metálico complementario (CMOS)1. Además, esta tendencia actual en el tamaño y el funcionamiento de los dispositivos fabricados están todavía en pista con la ley de Moore, que afirma que el número de transistores en chips electrónicos, así como su rendimiento duplica aproximadamente cada dos años2. Los transistores CMOS están presentes en la mayoría, si no todos, de los dispositivos electrónicos disponibles en el mercado y por lo que es una parte integral de la vida humana. Debido a esto, hay continuas demandas para mejoras en rendimiento y tamaño de la viruta que han estado presionando a los fabricantes a seguir la pista de ley de Moore.
Desafortunadamente, la ley de Moore parece estar llegando a su fin debido a la cantidad de calor generado como más circuitería de silicio se exprime en una pequeña área2. Esto requiere nuevos tipos de materiales que pueden proporcionar el mismo, si no mejor, actuación como silicio y, al mismo tiempo, se puede implementar en una escala relativamente menor. Recientemente, nuevos materiales promisorios han sido objeto de muchas investigaciones de la ciencia de los materiales. Materiales tales como unidimensional (1D) carbono nanotubos3,4,5,6,7, grafeno 2D8,9,10, 11 , 12y metal de la transición dichalcogenides (TMDs)13,14,15,16,17,la18, son buenos candidatos que pueden ser utilizados como sustituir la CMOS basados en silicio y continuar pista de ley de Moore.
Fabricación de dispositivos de pequeña escala requiere cuidadosa determinación de la ubicación del material para proceder con éxito a las otras técnicas de fabricación tales como la definición de electrodo de metal y litografía. Por lo tanto, el método presentado en este trabajo fue diseñado para responder a esta necesidad. Comparado con la fabricación de semiconductores tradicionales técnicas19, el enfoque presentado en este trabajo es adaptar-cabido para el desarrollo de pequeños dispositivos que necesita más atención en términos de encontrar la ubicación del material. El objetivo de este método es fiable fabricar nanomateriales 2D dispositivos, tales como transistores de back Country 2D y Q-HBTs, utilizando procesos de fabricación estándar. Esto puede servir como una plataforma para desarrollos futuros nanodispositivo que allana el camino hacia la producción de nano-escala avanzada futuros dispositivos.
En la sección de procedimiento, el proceso de fabricación de dispositivos 2D materiales, a saber, el Q-HBT y 2D transistor bloqueado detrás se discute en detalle. Electrón viga patrón combinado con determinación de ubicación material y electrodos metálicos definición comprende el protocolo ya que están obligados en los dos procesos mencionados. Parte 1 discute el proceso de fabricación paso a paso de HBTs Q20; y parte 2 muestra un enfoque universal para obtener disulfuro de molibdeno (ECV) la deposición de vapor químico (MoS2) transistores cerrada detrás de la transferencia a despegue21, que se ha demostrado completamente en el artículo. Se muestra el flujo de proceso detallado (figura 1).
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
1. proceso de fabricación de transistores cuasi heterojunction 2D
2. proceso de fabricación de transistores de espalda cerrada 2D
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Los procesos de fabricación del dispositivo se han aplicado a varias de las investigaciones del autor correspondiente que involucra el desarrollo de dispositivos de material 2D. En esta parte, se presentan los resultados de algunas de estas investigaciones para demostrar la efectividad del protocolo discutido arriba. Una monocapa de WSe lateral2-MoS2 HBT Q20 es seleccionado como el primer ejemplo. Mediante los procesos de fabricación de dispos...
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
En este artículo, se demuestran los procedimientos detallados de fabricación nueva electrónica basada en materiales 2D en escala nanométrica. Puesto que los procedimientos de preparación de muestra de cada aplicación tienen diferencias entre sí, los procesos comprometidos fueron tratados como el protocolo. Electrón viga patrón combinado con determinación de ubicación material y electrodos metálicos definición sirve así como el protocolo aquí. Entre los dos tipos de dispositivos mencionados, fueron presentados el proceso ...
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Los autores no tienen nada que revelar.
Este trabajo fue financiado por el Consejo Nacional de ciencia, Taiwán bajo contrato no. MÁS 105-2112-M-003-016-MY3. Este trabajo también fue apoyado en parte por el laboratorio de la e-beam en ingeniería eléctrica de la Universidad Nacional de Taiwán y Nano dispositivo laboratorios nacionales.
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
| Nombre | Empresa | Número de catálogo | Comentarios |
|---|---|---|---|
| Evaporador de pistola E | AST | PEVA 600I | |
| Au slug, 99.99% | Bienestar Enterprise Co | N/A | |
| Ti slug, 99.99% | Bienestar Enterprise Co | N/A | |
| Sistema de litografía E-beam | Elionix | ELS7500-EX | |
| Sistema CVD de pared fría | Ciencia del azufre | SCW600S | |
| Sustrato de zafiro C-plane | Summit-Tech | X171999 | (0001) ± 0.2 ° un lado pulido |
| 100 nm SiO2/Si | Fabricado en | ||
| solución de amoníaco | BASF | Solución de amoníaco 28% Selectipur | |
| Molibdeno (Mo), 99.95% | Summit-Tech | N/A | |
| Tungsteno (W), 99.95% | Summit-Tech | N/A | |
| Azufre (S), 99.5% | Sigma-Aldrich | 13803 | |
| Polimetilmetacrilato (PMMA) | Microchem | 8110788 | Uso para el proceso de transferencia |
| Recubrimiento | Laurell | WS 400B 6NPP LITE | |
| Acetona | BASF | Acetona EL Selectipur | |
| Isopropanol (IPA) | BASF | 2-Propanol UPS | |
| Photo Resist para EBL | TOK | TDUR-P-015 | |
| Limpiador de plasma | Harrick Plasma PDC-32G | Plasma de oxígeno |
Acceso restringido. Inicie sesión o comience una prueba gratuita para ver este contenido.
Solicitar permiso para reutilizar el texto o las figuras de este artículo de JoVE
Solicitar permiso