Cu ara bağlantıları öncelikle 1997 1 ultra-büyük ölçekli entegrasyon (ULSI) teknolojisi girmiştir beri, düşük k ve ultra-düşük-k (Ulk) dielektrikler arka uç-of-line içine (BEoL) kabul edilmiştir on-chip bağlantılarının arasında yalıtım malzemesi olarak. örneğin, yeni malzemeler, kombinasyonu, Cu, indirgenmiş direnci ve daha düşük olan kapasitans düşük-k / Ulk dielektrikler, boyutsal ara bağlantı çekme 2, 3 kaynaklanan gecikme artan direnç kapasitör (RC) etkilerini ortadan kaldıran için. Bununla birlikte, bu yararı işgal edilmiştir Son yıllarda mikroelektronik cihazların devam agresif pullanma ile. imalat işleminde ve ürün güvenilirliği için çeşitli zorluklar düşük k / Ulk malzemelerinin kullanımı, ara-bağlantı sahası 100 nm ya da daha az 4-6 ulaştığında, özellikle.
TDDB zamanın bir fonksiyonu olarak bir dielektrik malzemenin fiziki başarısızlık mekanizması değinmektedirbir elektrik alanı altında. TDDB güvenilirlik testi genellikle hızlandırılmış koşullar (yüksek elektrik alanı ve / veya yüksek bir sıcaklıkta) altında gerçekleştirilir.
Bağlantı yığınlarının on-chip in TDDB zaten güvenilirlik toplumda yoğun endişelerini artırdı mikroelektronik cihazlar için en kritik arıza mekanizmalarından biridir. Hatta zayıf elektriksel ve mekanik özellikleri ileri teknoloji düğümlerinde cihazlara entegre ediliyor ile Ulk dielektriğin beri güvenilirlik mühendislerinin gündemde olmaya devam edecektir.
Adanmış deneyler TDDB hatası mekanizmasını 7-9 araştırmak için yapılmıştır, ve çaba önemli miktarda cihazlarının 10-13 elektrik alan ve ömür boyu arasındaki ilişkiyi açıklayan modeller geliştirmek için yatırım yapılmıştır. Mevcut çalışmalar mikroelektronik güvenilirlik mühendislerinin toplum yararına; Bununla birlikte, bir çok Challenges hala var ve bir çok soru hala detaylı bir şekilde cevaplanması gereken. Örneğin, kanıtlanmış modeller TDDB sürecinde fiziksel arıza mekanizması ve bozulma kinetiği tanımlamak ve ilgili deneysel doğrulama hala eksiktir. Belirli bir ihtiyaç olarak, daha uygun bir modeli konservatif √E-modeli 14 yerine gereklidir.
TDDB soruşturma çok önemli bir parçası olarak, tipik başarısızlık analizi arıza mekanizmaları ve bozulma kinetik fizik açıklamak kapsamlı ve sert kanıt sağlama, yani benzeri görülmemiş bir meydan okumayla karşı karşıya. Görünüşe göre, bu hasar mekanizmasının kinetik hakkında sadece sınırlı bilgi çok zaman alıcı olduğundan ve arıza sitesi, engel bu meydan uygun seçim değildir görüntüleme tek tek ve ex situ ile yolların ve nano ölçekli Cu hatları metre milyonlarca teftiş sağlanabilir. Bu nedenle, acil bir görev, bir geliştirmeye ortaya çıkmıştırnd deneyler optimize etmek ve TDDB başarısızlık mekanizmalarını ve bozulma kinetiğinin incelemek için daha iyi bir prosedür olsun.
Bu yazıda, yerinde deney metodoloji bir Cu / Ulk bağlantı yığınlar TDDB başarısızlık mekanizmasını araştırmak için gösterecektir. Yüksek kaliteli görüntüleme ve kimyasal analiz yeteneği ile bir TEM özel deney yapılarda kinetik sürecini incelemek için kullanılır. in situ elektriksel test dielektrikler yükseltilmiş bir elektrik alanı temin etmek TEM deney entegre edilir. Bir Ulk malzemeden tamamen kapsüllü Cu bağlantılarının oluşan ve yalıtılmış bir özelleştirilmiş "uç-to-ucu" yapı, 32 nm CMOS teknolojisi düğümünde tasarlanmıştır. Burada tarif edilen deney prosedürü, aynı zamanda, aktif cihazlarda diğer yapılara genişletilebilir.