Name: シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層の転位低減に関する理論計算と実験的検証 (動画) | JoVE Journal
Uploaded: 2020-07-17T12:30:00.000+00:00
Duration: 6 min 57 s
Description: 学ぶ シリコン上のゲルマニウムエピタキシャル層における転位低減法。半円筒空隙を用いた理論計算と実験的検証により、シリコンフォトニクスデバイスの高性能化に貢献する材料品質向上手法を解説します。

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

本研究は、文部科学省の日本学術振興会(JSPS)科研費(17J10044)の助成を受けて行われました。製造プロセスは、文部科学省の「ナノテクノロジープラットフォーム」(プロジェクト番号12024046)によってサポートされました。著者らは、東京大学の山下和彦氏と平田聡氏のTEM観測に協力してくださったことに感謝する。

1. 理論計算手順
<ol><li>TDの軌道を計算します。計算では、SEGマスクがTDD低減に対するART効果を無視するのに十分なほど薄いと仮定します。<ol><li>成長面を決定し、方程式で表します。たとえば、補足ビデオ1aおよび式(1)に示すように、SEG Ge層の丸い断面の時間発展を、時間発展パラメータn = i、SEG Geの高さ(hi)、およびSEG Ge半径(ri)で表します。 <img alt="Equation 4" src="/files/ftp_upload/58897/58897eq4.jpg" style="opacity: 0.9;"></li>
		<li>成長サーフェス上の任意の位置の法線方向を決定します。丸型断面SEG Geについては、補足動画1bに赤線で示す(xi,yi)<img alt="Equation 7" src="/files/ftp_upload/58897/58897eq7v2.jpg" style="opacity: 0.9;">の法線を次のように記述する。次に、次の連立方程式を解いて、点(xi、y i)からTDのエッジ(x i + 1、y i + 1)を取得します。 <img alt="Equation 10" src="/files/ftp_upload/58897/58897eq10.jpg" style="opacity: 0.9;"></li>
		<li>補足ビデオ 1c に示すように、TD 生成の場所 (x 0, 0) に応じて 1 TD の軌道を計算します。つまり、任意のTDの軌跡は、上述の方法により算出することができる。</li>
		<li>TDが底面に浸透し、TDDの減少に寄与すると仮定してTDDを計算します(つまり、SEG Ge層が合体するポイントより下のTDは半円筒形のボイドに閉じ込められ、上面に現れません)。</li>
	</ol></li>
</ol>2. 実験検証手順
<ol><li>SEGマスクの準備<ol><li>SEGマスクを作製する前に、設計ファイルを準備してGe成長領域を定義します。本研究では、市販のソフトウェア(AutoCADなど)を用いて、[110]方向と幅4mmの正方形状のSi窓領域に整列したラインアンドスペースパターンを準備します。</li>
		<li>ソフトウェアを使用してSEGマスク(特にWウィンドウとWマスク)の設計を決定します。Wウィンドウはウィンドウ幅(Siシード幅)、WマスクはSiO2マスク幅であり、SEG Ge層が隣接する層と合体できるようにします。WウィンドウとWマスクを決定するには、[ファイル→構造を開く]をクリックして長方形を描画し→長方形またはポリラインをクリックします。 注:長方形の幅はWウィンドウになり、長方形の間隔はWマスクになります。本研究では、Wウィンドウ とWマスク の最小値はそれぞれ0.5 μmと0.3 μmであり、採用しているEBリソグラフィシステムの分解能によって制限されています。</li>
		<li>参考として、ブランケット領域とみなす幅D4mmの正方形のSi窓領域を描く。[ ファイル→構造を四角形またはポリライン→開く ]をクリックして、正方形のSiウィンドウを描画します。図1に示す回路 図 を使用して、ラインアンドスペースパターンと4mm四方のブランケット領域を準備します。</li>
		<li>抵抗率が1〜100 Ω・cmのBドープp-Si(001)基板を準備します。本研究では、4インチのSi基板を使用します。必要に応じて、ピラニア溶液(20mLの30%H 2 O 2と80 mLの96%H 2SO4の混合物)で基板表面を洗浄します。</li>
		<li>管状炉の蓋を開け、ガラス棒を使用してSi基板を炉に装填します。本研究では、一度に10枚のSi基板を酸化します。</li>
		<li>ガスバルブを開いて乾燥N2 ガスを炉内に吹き込み始める。次に、バルブを制御してガス流量を0.5 L / mに設定します。</li>
		<li>プログラムを変更して焼鈍温度を設定します。本作業では、「パターン工程(モード2)」を使用し、工程温度を900°Cに設定する。 次に、関数を押してプログラムを実行し →実行します。</li>
		<li>温度が900°Cに達したら、ドライN 2バルブを閉じ、ドライO 2バルブ(O 2フロー= 1 L / m)を開き、2時間保持します。 注意: 黄色の部屋で手順2.1.9〜2.1.16を実行します。</li>
		<li>酸化したSi基板をスピンコーターを用いて界面活性剤(OAP)でコーティングし、ホットプレート上で110°Cで90秒間ベークします。</li>
		<li>界面活性剤塗布後、スピンコーターを用いてSi基板をフォトレジスト(ZEP520Aなど)で塗布し、ホットプレート上で180°Cで5分間ベークします。</li>
		<li>界面活性剤とフォトレジストを含むSi基板を電子ビーム(EB)ライターにロードします。</li>
		<li>EBライターで設計ファイル(手順2.1.2で用意)を読み込み、オペレーションファイル(WECファイル)を作成します。WECファイルで線量量を120μC/cm2 に設定します。基板の装填が終了したら、 単回 露光ボタンをクリックしてEB露光を行います。</li>
		<li>露光が終了したら、 ウェーハキャリー→アンロード をクリックして、EBライターから基板をアンロードします。</li>
		<li>ドラフトチャンバーでフォトレジスト現像液(ZED)と現像液用リンス液(ZMD)を準備します。露出したSi基板を現像液に室温で60秒間浸します。</li>
		<li>現像液からSi基板を取り出し、N2 ガスで基板を乾燥させます。</li>
		<li>現像したSi基板をホットプレートに載せ、110°Cで90秒間ベークします。</li>
		<li>Si基板を緩衝フッ化水素酸(BHF-63SE)に1分間浸して、EB曝露および現像の結果として空気にさらされたSiO2 層の一部を除去します。</li>
		<li>有機フォトレジスト除去剤(Hakuri-104など)に15分間浸漬して、Si基板からフォトレジストを除去します。</li>
		<li>Si基板を0.5%希フッ化水素酸に4分間浸して、窓領域の薄い自然酸化物を除去しますが、SiO2 マスクを保持します。次に、超高真空化学気相成長(UHV-CVD)チャンバーにロードしてGeを成長させます。 図2 に本研究で用いたUHV-CVDシステムを示す。</li>
	</ol></li>
	<li>エピタキシャルGe成長<ol><li>SEGマスク(ステップ2.1のように作製)を備えたSi基板をロードロックチャンバーにロードします。</li>
		<li>バッファー/主成長温度は、オペレーションコンピュータに表示される レシピ タブで設定します。SEG Ge層が隣接する層と合体するように、Geの主な成長の期間を決定します。主な成長の期間を決定するために、面内/横方向の成長を決定する{113}面上のGeの成長率を考慮してください26。本研究では、主成長の持続時間を650°Cと700°Cでそれぞれ270分と150分に設定します。</li>
		<li>メインウィンドウで 開始 をクリックすると、Si基板が自動的に成長チャンバーに転送されます。 注:エピタキシャルGe成長に関するプロトコル(ステップ2.2.4-2.2.7)は自動的に処理されます。</li>
		<li>装填したSi基板上にGeバッファーを低温(≈380°C)で成長させる。原料ガスとしてArで9%に希釈したGeH4を使用し、バッファー成長中はGeH4の分圧を0.5Paに保つ。</li>
		<li>高温でGeメイン層を成長させます。主成長中はGeH4 の分圧を0.8 Paに保ちます。本研究では、SEG Geを円形の断面と{113}面の断面25と比較するために、主成長温度に650°Cと700°Cの2つの異なる温度を使用します。 注:(001)面でのGeの成長速度は、温度とは無関係に11.7 nm / minでした。</li>
		<li>SEG Geの進化とその合体を可視化するために、別のSi基板上に厚さ10nmのSi0.3Ge0.7境界層を周期的に挿入しながらGe成長を行います。Si0.3 Ge 0.7層は、Si2H6およびGeH4ガスを用いて形成した。Si0.3Ge0.7層成長中は、Si2H6ガスの分圧を0.02Pa、GeH4ガスの分圧を0.8Paとする。</li>
		<li>Si基板は成長チャンバーからロードロックチャンバーに自動的に転送されるため、ロードロックチャンバーをベントし、Si基板を手動でアンロードします。</li>
	</ol></li>
	<li>エッチングピット密度(EPD)測定<ol><li>超音波洗浄機を用いて、32mgのI2 を67mLのCH3COOHに溶解する。</li>
		<li>I2-溶解したCH3COOH、20mLのHNO3、および10mLのHFを混合する。</li>
		<li>Ge成長したSi基板をCH3COOH / HNO3 / HF / I2 溶液に5〜7秒間浸して、エッチングピットを形成します。</li>
		<li>エッチングされたGe表面を光学顕微鏡(通常は100倍)で観察し、エッチングされたピットが正常に形成されていることを確認します。</li>
		<li>原子間力顕微鏡(AFM)を使用して、エッチングされたピットをカウントします。エッチングしたGeサンプルをAFMステージに置き、自動 アプローチをクリックしてプローブに近づきます。</li>
		<li>AFMと一体化した光学顕微鏡で観察エリアを決め、10μm×10μmの5つのエリアをスキャンします。振幅減衰係数は自動的に決定されます。</li>
	</ol></li>
	<li>電子顕微鏡観察<ol><li>集束Geイオンビーム(FIBマイクロサンプリング法)を使用して、合体/ブランケットGe層からTEM試料をピックアップします27。</li>
		<li>TeM試料をArイオンを用いたイオンミリングシステムで研磨します。本研究では、断面観察では[110]方向に150-500 nm、平面観察では[001]方向に200 nmとするTEM試料を薄くする。</li>
		<li>平面TEM試料の場合は、Ge層の上面をアモルファス層で保護し、Ge層の下(基板)側から薄くします。</li>
		<li>加速電圧200kVでTEM観察を行います。厚い(500 nm)TEM試料を観察するために、断面明視野走査TEM(STEM)観察を実行します。</li>
		<li>Si0.3 Ge 0.7境界層と合体したGeの場合、加速電圧200 kVで断面高角環状暗視野(HAADF)STEM観測を行います。</li>
	</ol></li>
</ol>

著者は開示するものは何もありません。

本研究では、4 x 107 / cm2 のTDDが実験的に示されました。さらなるTDD低減のために、プロトコル内には主にSEGマスク調製とエピタキシャルGe成長の2つの重要なステップがあります。
図4に示す我々のモデルは、APR、Wウィンドウ/(Wウィンドウ+ Wマスク)が0.1と小さい場合、合体GeでTDDを107/cm2未満に減らすことができることを示しています。さらなるTDD低減に向けて、APRの小さいSEGマスクを用意する必要があります。ステップ2.1.2で述べたように、WウィンドウとWマスクの最小値はそれぞれ0.5μmと0.3μmであり、採用されたEBリソグラフィシステムの分解能によって制限されました。APRを低減する簡単な方法の1つは、リソグラフィおよびエッチングプロセスを変更することである(例えば、別のフォトレジス...

Si上のエピタキシャルGeは、光通信範囲(1.3〜1.6μm)の光を検出/放出でき、Si CMOS(相補型金属酸化膜半導体)処理技術に適合するため、アクティブフォトニックデバイスプラットフォームとして大きな関心を集めています。しかし、GeとSiの格子不整合は4.2%と大きいため、Si上のGeエピタキシャル層では~109/cm2の密度でねじ切り転位(TD)が形成されます。Geフォトニックデバイスは、TDがGe光検出器(PD)や変調器(MOD)のキャリア生成センターとして、レーザーダイオード(LD)のキャリア再結合センターとして機能するため、TDによって性能が低下します。次に、PDおよびMOD1,2,3の逆リーク電流(Jリーク)とLD4,5,6のスレッショルド電流(Jth)を増加させます。
Si上のGeのTD密度(TDD)を低下させるための様々な試みが報告されている(補足図1)。熱アニーリングはTDの動きを刺激し、TDDを典型的には2 x 107 / cm2に減少させます。欠点は、SiとGeの混合と、リン7,8,9などのGe中のドーパントのアウトディフュージョンの可能性です(補足図1a)。SiGe傾斜バッファ層10,11,12は、臨界厚さを増加させ、TDDの生成を抑制し、TDDを典型的には2 x 106/cm2に減少させる。ここでの欠点は、バッファが厚いため、Geデバイスとその下のSi導波路との間の光結合効率が低下することです(補足図1b)。アスペクト比トラップ(ART)13,14,15は選択的エピタキシャル成長(SEG)法であり、厚いSiO 2トレンチの側壁にTDをトラップすることにより、TDを通常<1 x 10 6 / cm2に低減します。ART法では、厚いSiO 2マスクを使用して、Siのはるか上に位置し、同じ欠点を持つSiO2マスクよりもGeのTDDを低減します(補足図1b、1c)。Siピラーシード上のGe成長とアニーリング16,17,18はART法と同様であり、高アスペクト比Ge成長によるTDトラップを可能にし、<1 x 105 / cm2になります。しかしながら、Ge合一のための高温アニールは、補足図1a〜c(補足図1d)において同じ欠点を有する。
上記の方法の欠点のないSi上で低TDDのGeエピタキシャル成長を達成するために、これまでにSEGGe成長7,15,21,22,23で報告された次の2つの重要な観察結果に基づいて、合体誘起TDD低減19,20を提案しました。:1)TDは成長面に垂直になるように曲げられ(断面透過型電子顕微鏡(TEM)によって観察され)、2)SEG Ge層の合体により、SiO2マスク上に半円筒形の空隙が形成されます。
TDは成長面からのイメージ力によって曲がっていると仮定しました。Si上のGeの場合、イメージ力は、自由表面から1nm離れた距離でのねじ転位とエッジ転位に対してそれぞれ1.38GPaと1.86GPaのせん断応力を生成します19。計算されたせん断応力は、Ge24の60°転位について報告された0.5GPaのパイエルス応力よりも大幅に大きい。この計算は、定量的にGe SEG層のTDD減少を予測し、SEG Geの成長19とよく一致しています。TDのTEM観測は、Si20上で提示されたSEG Ge成長におけるTD挙動を理解するために行われる。画像力誘起TDD低減は、熱アニーリングや厚いバッファ層がないため、フォトニックデバイスアプリケーションに適しています。
本稿では、TDD低減法の提案に採用されている理論計算と実験的検証の具体的手法について述べる。

<table><tbody><tr><td>AFM</td><td>SII ナノテクノロジー</td><td>SPI-3800N</td><td></td></tr><tr><td>BHF</td><td>DAIKIN</td><td>BHF-63U</td><td></td></tr><tr><td>CAD設計</td><td>AUTODESK</td><td>AutoCAD 2013</td><td>ソフトウェア</td></tr><tr><td>CH3COOH</td><td>関東化学</td>エレクトロニクス<td>用酢酸</td><td></td></tr><tr><td>CVD</td><td>キヤノン アネルバ</td><td>I-2100 SRE</td><td></td></tr><tr><td>開発者</td><td>ジオン</td><td>ZED</td><td></td></tr><tr><td>現像液リンス</td><td>ジオン</td><td>ZMD</td><td></td></tr><tr><td>EBライター</td><td>アドバンテスト</td><td>F5112+VD01</td><td></td></tr><tr><td>炉</td><td>光洋サーモシステム</td><td>KTF-050N-PA</td><td></td></tr><tr><td>HF, 0.5 %</td><td>関東化学</td><td>0.5% HF</td><td></td></tr><tr><td>HF 50 %</td><td>HF</td> HF <td>50 % HF</td><td></td></tr><tr><td>HNO3 61 %</td><td>関東化学</td><td>HNO31.38</td><td>エレクトロニクス</td></tr><tr><td>用 I2</td><td>関東化学</td><td>ヨウ素 100g</td><td></td></tr><tr><td>フォトレジスト</td><td>ジオン</td><td>ZEP520A</td><td></td></tr><tr><td>フォトレジスト除去剤</td><td>東京応化</td><td>白栗-104</td><td></td></tr><tr><td>界面活性剤</td><td>東京応化</td><td>OAP</td><td></td></tr><tr><td>TEM</td><td>JEOL</td><td>JEM-2010HC</td><td></td></tr></tbody></table>

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層の転位低減に関する理論計算と実験的検証

Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon

シリコン(Si)上のエピタキシャルゲルマニウム(Ge)のねじ切り転位密度(TDD)の低減は、モノリシックに統合されたフォトニクス回路の実現にとって最も重要な課題の1つです。本稿では,TDD低減のための新規モデルの理論計算方法と実験的検証の手法について述べる.理論計算方法は、転位像力の観点から、選択的エピタキシャル成長(SEG)のTDと非平面成長面の相互作用に基づくねじ切り転位(TD)の曲げを記述します。計算は、SiO2 マスク上のボイドの存在がTDDの減少に役立つことを明らかにしています。実験的検証は、超高真空化学気相成長法を用いたゲルマニウム(Ge)SEGによる、エッチングおよび断面透過型電子顕微鏡(TEM)による成長したGeのTD観察によって記述される。TDDの減少は、SiO2 SEGマスク上の半円筒空隙の存在と成長温度によるものであることが強く示唆されています。実験的検証のために、半円筒形のボイドを有するエピタキシャルGe層が、Ge層のSEGおよびそれらの合体の結果として形成される。実験的に得られたTDDは、理論モデルに基づいて計算されたTDDを再現します。断面TEM観察により、TDの終端と生成の両方が半円筒形の空隙で発生することが明らかになりました。平面図TEM観察により、半円筒形のボイドを持つGe中のTDのユニークな挙動が明らかになりました(つまり、TDはSEGマスクとSi基板に平行になるように曲がっています)。

理論計算
図3は、6種類の合体Ge層におけるTDの計算軌跡を示しています。 ここでは、開口率(APR)をWウィンドウ/(Wウィンドウ+Wマスク)と定義します。図3aは、APR=0.8のGeが合体した丸型SEG原点を示す。ここでは、2/6TDがトラップされています。図3bは、APR = 0.8の{113}面のSEG原点合体Geを示しています。ここでは、0/6 TDがトラップされます。図3cは、APR=0.1のGeを合体させた丸型SEG原点を示す。ここでは、5/6TDがトラップされています。<strong class="x...

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層におけるねじ切り転位(TD)密度の低減について、理論計算と実験的検証が提案されています。像力によるTDと表面の相互作用に基づく計算、TD測定、TDの透過型電子顕微鏡観察を示します。

Reduction of threading dislocation density (TDD) in epitaxial germanium (Ge) on silicon (Si) has been one of the most important challenges for the ...

高性能シリコンフォトニックチップを実現するためには、低スレッド転位ゲルマニウムが非常に重要です。ゲルマニウム-シリコーン界面のボイドは、転位が沈むときに機能し、ねじ切り転位密度を低下させます。その手順を実演するのは、私の研究室の修士課程の学生であるMohammed Faizです。まず、商用ソフトウェアを使用して、線と空間のパターン、および正方形のシリコン窓領域を含む設計ファイルを準備して、ゲルマニウムの成長領域を定義します。次に、ウィンドウの幅とマスク幅を決定して選択的なエピタキシャル成長マスクを準備し、ソフトウェアを使用してファイルを開く、次に構造、および長方形またはポリラインオプションをクリックして長方形を描画します。1〜100Ωセンチメートルの抵抗率を持つホウ素ドープpシリコン基板を作製するには、管状炉の蓋を開け、ガラス棒を使用してシリコン基板を炉に装填します。ガスバルブを開いて、乾燥窒素ガスを炉に吹き込み始めます。次に、バルブを制御してガス流量を毎分0.5リットルに設定します。プログラムを変更してアニーリング温度を設定します。温度が摂氏900度に達したら、乾燥窒素バルブを閉じます。乾燥酸素バルブを開き、2時間保管します。酸化したシリコーン基材にスピンコーターで界面活性剤を塗布し、ホットプレート上で110°Cで90秒間焼きます。界面活性剤コーティング後、前述のようにスピンコーターを使用してシリコン基板をフォトレジストでコーティングします。その後、ホットプレートで摂氏180度で5分間焼きます。フォトレジスト現像液を調製し、ドラフトチャンバーで現像液用のすすぎを行った後、露光したシリコーン基質を現像液に室温で60秒間浸します。次に、開発したシリコーン基板をホットプレートに置き、摂氏110度で90秒間焼きます。次に、電子ビームの曝露と現像の結果として空気に曝露された二酸化ケイ素層の一部を除去するために、シリコーン基板を緩衝フッ化水素酸に1分間浸します。シリコーン基板からフォトレジストを除去するには、有機フォトレジストリムーバーに15分間浸し、次に0.5%希釈フッ化水素酸に4分間浸して、窓領域の薄い天然酸化物を除去しますが、二酸化シリコーンマスクは保持します。エピタキシャルゲルマニウム成長のためには、選択的エピタキシャル成長マスクを塗布したシリコーンをロードロックチャンバーにロードします。操作用コンピュータに表示されるレシピタブでバッファの主成長温度を設定します。ゲルマニウムの主な成長の持続時間を決定して、選択的なエピタキシャル成長ゲルマニウム層が隣接するゲルマニウム層と合体するようにした後、メインウィンドウで[開始]をクリックすると、シリコーン基板が自動的に成長チャンバーに移されます。シリコーン基板は成長チャンバーからロードロックチャンバーに自動的に移されるため、ロードロックチャンバーをベントし、シリコーン基板を手動でアンロードします。エッチングピット密度の測定には、超音波洗浄機を使用して32ミリグラムのヨウ素を67ミリリットルの酢酸に溶解します。ヨウ素溶解酢酸を20ミリリットルの硝酸と10ミリリットルのフッ化水素酸と混合します。ゲルマニウム成長シリコーン基質を酸性カクテル溶液に5〜7秒間浸して、エッチングピットを形成します。エッチングされたゲルマニウム表面を光学顕微鏡で観察し、エッチングされたピットが正常に形成されていることを確認します。エッチングされたピットをカウントするには、エッチングされたゲルマニウムサンプルをAFMステージに置き、自動アプローチをクリックしてプローブに近づきます。AFMと一体化した光学顕微鏡で観察エリアを決定し、10×10マイクロメートルの5種類のエリアをスキャンします。113ファセットおよび円形の選択的エピタキシャル成長ゲルマニウムに由来する合体ゲルマニウムのねじ切り転位密度を計算し、ねじ切り転位の発生は界面でのみ発生し、転位密度は開口比とともに減少する必要があることを実証しました。合体したゲルマニウム層または合体していないゲルマニウム層のSEM画像と分布図が得られ、窓幅が1マイクロメートル未満の場合に合体が起こったことが示されています。合体ゲルマニウムとブランケットゲルマニウムの糸通し転位密度をAFMで調べたところ、摂氏700度で成長したゲルマニウム層の厚さが減少したことが示されています。糸状転位と表面との相互作用は、合体したゲルマニウム層のSTEM画像とTEM画像によって監視され、半円筒形の空隙の上部でひずみの蓄積が発生し、成長中または成長後のエネルギーを最小限に抑えるために、空隙の地下層でひずみが緩和されることを示しました。合体ゲルマニウム層とブランケットゲルマニウム層のTEM像は、合体ゲルマニウムの欠陥線の長さがブランケットの欠陥線よりも長いことを示しています。傾斜転位については、ねじ切り転位密度の高い小さな領域のTEM像が得られ、回折ベクトルGを変更するとねじ転位が消失したことが示されました。混合転位は消えませんでしたが、どの回折ベクトルGが選択されても。この手順で最も重要なプロトコルは、リソグラフィーによる基板パターニングと、それに続くゲルマニウムエピタキシャル成長です。そして残念ながら、マシンの違いにより、プロトコルを直接表示することはできません。電子ビームライターを使用する代わりに、i-lineステップは、パターニングを行い、異なるタイプの第2基板上のゲルマニウムエピタキシャルに適用できるマシンの1つでもあります。

theoretical-calculation-experimental-verification-for-dislocation

Research

JoVE Journal

Engineering

工学

均一な筐体を実現するために2つのシリコンウェーハを永久に接着する方法が記載されている。これには、ウエハー製剤、洗浄、RTボンディング、およびアニーリングプロセスが含まれます。得られた結合されたウェーハ(細胞)は、エンクロージャ〜1%1,2の均一性を有する。結果として得られる幾何学は限られた液体およびガスの測定を可能にする。...

シリコン直接ウェハー接合による均一ナノスケールキャビティの作製

III-V/Siヘテロ指数薄膜の欠陥を特徴付けるための走査型電子顕微鏡での電子チャネリングコントラストイメージングの使用が説明されています。この方法は、平面透過型電子顕微鏡と同様の結果をもたらしますが、必要なサンプル調製が不足しているため、大幅に短時間で済みます。...

迅速なIII-Vヘテロ特徴付けのための電子チャネリングコントラストイメージング

バルクシリコンの欠陥の再結合活性を調べるRT液体表面パッシベーション技術が記載されています。 1分間15％のフッ酸と、（iii）照明（I）において、化学洗浄及びシリコンのエッチング、シリコンの（ii）の浸漬：技術を成功させるには、3つの重要な手順が必要です。...

ライト強化フッ酸不動態化：バルクシリコン欠陥を検出するための高感度テクニック

半導体材料の転位および粒界の光学的、電気的、構造的特性は、走査型電子顕微鏡で行われる実験によって決定することができます。電子顕微鏡は、陰極発光、電子ビーム誘起電流、および反射電子の回折を調べるために使用されてきました。...

走査型電子顕微鏡による半導体材料における拡張欠陥の総合的な特性評価

この論文は、ナノ測定と分子動力学シミュレーションによって検査および検証されたフラーレンSi基板のナノ材料製造を報告します。...

Cプロービング<sub&gt; 84</sub&gt;走査型プローブ顕微鏡および分子動力学を用いたSi基板を-embedded

この作品は、原子層堆積によりゲルマニウム基板上に直接結晶のSrTiO 3の成長と特性評価のための手順を詳しく説明しています。手順は、モノリシック金属酸化物半導体デバイスのための半導体の上に酸化物を統合するためのすべての化学的成長法の能力を示しています。...

原子層堆積法を介してゲルマニウム上のペロブスカイト型チタン酸ストロンチウムのエピタキシャル成長

0.75Ga0.25に基づく平面および弾道ジョセフソン接合部(JJ)の配列からなる量子集積回路(QIC)は、2次元電子ガス(2DEG)として実証される。2次元(2D)JJとQICの製造のための2つの異なる方法について議論し、その後、サブケルビン温度における量子輸送測定のデモンストレーションを行う。...

超伝導2次元電子ガスプラットフォーム上のスケーラブル量子集積回路

高品質ショットキー接触の達成はヘテロ構造電界効果トランジスタ (Hfet) の効率的なゲート変調を実現するために不可欠です。プラズマ援用分子線エピタキシによる GaN テンプレート上に成長した高密度 2 次元電子ガス (2 deg) と Zn 極性 BeMgZnO/酸化亜鉛ヘテロ構造をショットキー...

プラズマ援用分子線エピタキシー法により成長した Zn 極性 ZnO/BeMgZnO へテロ構造をショットキー ダイオードの作製

ここでは、高 Si 少数キャリア寿命の高性能ギャップ/Si ヘテロ接合太陽電池を開発するためのプロトコルを提案する.

高パフォーマンス ギャップ/Si ヘテロ接合太陽電池の開発

提示された方法では、二次イオン質量分析に関連する測定アーチファクトを特定して解決する方法と、固体材料中の不純物/ドーパントの現実的な3D分布を取得する方法について説明します。...

二次イオン質量分析を用いた分離不純物の3D深さプロファイル再構成(英語)

ここでは、レーザー走査型顕微鏡を使用して、試験対象の金属ラインを介して電気移動した体積を測定するワークフローについて説明します。異なる実験変数を変化させることで、エレクトロマイグレーションに関する多数の情報を取得することができます。この研究では、エレクトロマイグレーションの開始の長さが決定されます。...

レーザー走査型顕微鏡を使用して二珪化モリブデン中のエレクトロマイグレーションを測定

学ぶ シリコン上のゲルマニウムエピタキシャル層における転位低減法。半円筒空隙を用いた理論計算と実験的検証により、シリコンフォトニクスデバイスの高性能化に貢献する材料品質向上手法を解説します。

シリコン上に半円筒空隙を有するゲルマニウムエピタキシャル層の転位低減に関する理論計算と実験的検証

さらに動画を探す