Name: 硅上半圆柱空隙锗外延层位错还原的理论计算和实验验证 (视频) | JoVE Journal
Uploaded: 2020-07-17T12:30:00.000+00:00
Duration: 6 min 57 s
Description: 了解利用硅上半圆柱空隙降低锗外延层位错密度的计算方法。本研究结合理论计算与实验验证，通过透射电子显微镜观察，为高性能硅光子芯片的材料质量提升提供新途径。

ai_agent_IP

ai_agent

maintenance

instantTrialDurationMinutes

isBiopharma

enableNewMyJoveSectionDesign

educationFeatures

seoMetaApi

ai_copilot_institution_blacklist

ai_chat_institution_blacklist

freeAccessWindow

ssoRoleCapture

scheduledMaintenanceBanner

joveLabsFeatures

disable_autoplay_for_bots

extended_trial_duration

5 minutes

本工作由日本文部科学省（MEXT）日本学术振兴会（JSPS）科研费（KAKENHI）（17J10044）提供资金支持。 fabrication processes 由 &#34;纳米技术平台&#34; （项目编号 12024046），日本文部科学省。作者谨此感谢东京大学的 K. Yamashita 先生和 S. Hirata 女士在透射电子显微镜观察方面提供的帮助。

1. 理论计算步骤
<ol>
	<li>计算位错（TD）的轨迹。在计算过程中，假设选择性外延生长（SEG）掩膜足够薄，可忽略其对位错密度（TDD）降低的退火再结晶（ART）效应。
	<ol>
		<li>确定生长表面，并用方程表达。例如，用时间演化参数 n = i、SEG Ge 层高度（hi）和 SEG Ge 半径（ri）表示圆形截面 SEG Ge 层的时间演化，如补充视频 1a和公式（1）所示： 
		<img alt="圆的方程，数学公式，半径平方，数学教育概念" src="/files/ftp_upload/58897/58897eq4.jpg" style="opacity: 0.9;" data-altupdatedat="1788250015000" data-alt="公式 4"></li>
		<li>确定生长表面上任意位置的法线方向。对于圆形截面的 SEG Ge 层，将点（xi , yi）处的法线表示为 <img alt="线性方程公式，y=(yi-(hi-ri)/xi)x+hi-ri，用于说明数学概念" src="/files/ftp_upload/58897/58897eq7v2.jpg" style="opacity: 0.9;" data-altupdatedat="1788250015000" data-alt="公式 7">，如补充视频 1b中红色线条所示。然后通过求解以下联立方程，从点（xi , yi）得到位错（TD）的边缘位置（xi+1 , yi+1）： 
		<img alt="静态平衡图中公式（2a）和（2b）的数学公式" src="/files/ftp_upload/58897/58897eq10.jpg" style="opacity: 0.9;" data-altupdatedat="1788250015000" data-alt="公式 10"></li>
		<li>根据位错生成位置（x0, 0）计算单个位错的轨迹，如补充视频 1c所示。换言之，任意位错的轨迹均可通过上述方法计算得出。</li>
		<li>计算位错密度（TDD），假设位错穿透至底部表面并有助于降低位错密度（即：在 SEG Ge 层合并点以下的位错被半圆柱形空隙捕获，不会出现在表面）。</li>
	</ol>
	</li>
</ol>
2. 实验验证流程
<ol>
	<li>SEG掩模制备
	<ol>
		<li>在制备SEG掩模之前，需通过设计文件确定Ge的生长区域。在本研究中，使用商用软件（例如AutoCAD）制备沿[110]方向排列的线-空间图案，以及宽度为4 mm的方形Si窗口区域。</li>
		<li>使用软件确定SEG掩模的设计（特别是Wwindow和Wmask）。Wwindow为窗口宽度（即Si籽晶宽度），Wmask为SiO2掩模宽度，以确保SEG Ge层能够与相邻层实现融合。通过点击打开文件 → 结构 → 矩形或多段线绘制矩形来确定Wwindow和Wmask。 
		注：矩形的宽度即为Wwindow，矩形之间的间隔即为Wmask。在本研究中，Wwindow和Wmask的最小值分别为0.5 µm和0.3 µm，受限于所用电子束光刻系统的分辨率。</li>
		<li>作为参考，绘制宽度为4 mm的方形Si窗口区域D，视为全覆盖区域。点击打开文件 → 结构 → 矩形或多段线绘制方形Si窗口。参考图1中的示意图制备线-空间图案和4 mm的方形全覆盖区域。</li>
		<li>准备电阻率为1–100 Ω∙cm的B掺杂p型Si (001)衬底。在本研究中，使用4英寸Si衬底。根据需要使用Piranha溶液（由20 mL 30% H2O2和80 mL 96% H2SO4混合而成）清洗衬底表面。</li>
		<li>打开管式炉盖，使用玻璃棒将Si衬底装入炉内。在本研究中，一次性氧化10片Si衬底。</li>
		<li>打开气体阀门，开始向炉内通入干燥N2气体，然后通过调节阀门将气体流速设定为0.5 L/min。</li>
		<li>通过更改程序设置退火温度。在本研究中，选择“模式2（图案步进）”，并将工艺温度设为900 °C。然后点击功能 → 运行启动程序。</li>
		<li>当温度升至900 °C时，关闭干燥N2阀门，打开干燥O2阀门（O2流速 = 1 L/min），并保持2小时。 
		注：步骤2.1.9–2.1.16需在黄光室中进行。</li>
		<li>使用旋涂仪在已氧化的Si衬底上涂覆表面活性剂（OAP），然后在热板上于110 °C烘烤90秒。</li>
		<li>完成表面活性剂涂覆后，使用旋涂仪在Si衬底上涂覆光刻胶（例如ZEP520A），然后在热板上于180 °C烘烤5分钟。</li>
		<li>将带有表面活性剂和光刻胶的Si衬底装入电子束（EB）曝光系统。</li>
		<li>在EB曝光系统中读取设计文件（步骤2.1.2中制备），生成操作文件（WEC文件）。在WEC文件中设定剂量为120 µC/cm2。完成衬底装载后，点击单次曝光按钮进行EB曝光。</li>
		<li>曝光完成后，点击晶圆搬运 → 卸载将衬底从EB曝光系统中取出。</li>
		<li>在通风橱中准备光刻胶显影液（ZED）及冲洗液（ZMD）。将曝光后的Si衬底浸入显影液中，在室温下显影60秒。</li>
		<li>将Si衬底从显影液中取出，然后用N2气体吹干。</li>
		<li>将显影后的Si衬底置于热板上，于110 °C烘烤90秒。</li>
		<li>将Si衬底浸入缓冲氢氟酸（BHF-63SE）中1分钟，以去除因EB曝光和显影而暴露在空气中的部分SiO2层。</li>
		<li>将Si衬底浸入有机光刻胶去除剂（例如Hakuri-104）中15分钟，以去除光刻胶。</li>
		<li>将Si衬底浸入0.5%稀释氢氟酸中4分钟，以去除窗口区域的薄原生氧化层，同时保留SiO2掩模。然后将衬底装入超高真空化学气相沉积（UHV-CVD）腔室进行Ge生长。图2展示了本研究中使用的UHV-CVD系统。</li>
	</ol>
	</li>
	<li>外延Ge生长
	<ol>
		<li>将带有SEG掩模的Si衬底（按步骤2.1制备）装入负载锁室。</li>
		<li>在操作计算机上显示的工艺配方选项卡中设置缓冲层/主生长温度。确定主生长阶段的持续时间，以使SEG Ge层与相邻层实现融合。在确定主生长持续时间时，应考虑Ge在{113}晶面上的生长速率，该速率决定了面内/横向方向的生长26。在本研究中，主生长持续时间分别设为650 °C下270分钟和700 °C下150分钟。</li>
		<li>点击主界面中的开始按钮，Si衬底将自动转移至生长腔室。 
		注：外延Ge生长流程（步骤2.2.4–2.2.7）将自动执行。</li>
		<li>在装载的Si衬底上低温（约380 °C）生长Ge缓冲层。使用Ar中稀释至9%的GeH4作为源气体，在缓冲层生长期间保持GeH4的分压为0.5 Pa。</li>
		<li>在较高温度下生长Ge主层。在主生长期间保持GeH4的分压为0.8 Pa。在本研究中，采用650 °C和700 °C两种不同温度进行主生长，以比较具有圆形截面和{113}晶面截面的SEG Ge25。 
		注：Ge在(001)晶面上的生长速率为11.7 nm/min，与温度无关。</li>
		<li>为观察SEG Ge的演化过程及其融合行为，可在另一Si衬底上周期性插入10 nm厚的Si0.3Ge0.7标记层进行Ge生长。Si0.3Ge0.7层通过Si2H6和GeH4气体形成。在Si0.3Ge0.7层生长期间，设定Si2H6气体的分压为0.02 Pa，GeH4气体的分压为0.8 Pa。</li>
		<li>当Si衬底自动从生长腔室转移至负载锁室后，对负载锁室进行放气，并手动卸载Si衬底。</li>
	</ol>
	</li>
	<li>蚀坑密度（EPD）测量
	<ol>
		<li>使用超声清洗机将32 mg I2溶解于67 mL CH3COOH中。</li>
		<li>将含I2的CH3COOH溶液、20 mL HNO3和10 mL HF混合。</li>
		<li>将生长Ge的Si衬底浸入CH3COOH/HNO3/HF/I2溶液中5–7秒，以形成蚀坑。</li>
		<li>使用光学显微镜（通常为100倍）观察蚀刻后的Ge表面，确认蚀坑已成功形成。</li>
		<li>使用原子力显微镜（AFM）计数蚀坑。将蚀刻后的Ge样品置于AFM样品台上，点击自动接近使探针靠近样品。</li>
		<li>使用与AFM集成的光学显微镜确定观察区域，并扫描五个不同的10 µm × 10 µm区域。振幅阻尼因子将自动确定。</li>
	</ol>
	</li>
	<li>透射电子显微镜（TEM）观察
	<ol>
		<li>采用聚焦Ge离子束（FIB微取样法）27从融合/全覆盖Ge层中提取TEM样品。</li>
		<li>在离子研磨系统中使用Ar离子对TEM样品进行抛光。在本研究中，用于截面观察的TEM样品在[110]方向减薄至150–500 nm，用于平面观察的样品在[001]方向减薄至200 nm。</li>
		<li>对于平面观察的TEM样品，先用非晶层保护Ge层的顶面，然后从Ge层底部（衬底侧）进行减薄。</li>
		<li>在200 kV加速电压下进行TEM观察。对较厚（500 nm）的TEM样品进行截面明场扫描透射电子显微镜（STEM）观察。</li>
		<li>对于含有Si0.3Ge0.7标记层的融合Ge样品，在200 kV加速电压下进行截面高角环形暗场（HAADF）STEM观察。</li>
	</ol>
	</li>
</ol>

作者无任何利益冲突需要披露。

本研究中，实验测得的穿通位错密度（TDD）为 4 × 107/cm2。为进一步降低 TDD，该方案中主要有两个关键步骤：选择性外延生长（SEG）掩模的制备和外延锗（Ge）的生长。
如图4所示，我们的模型表明，当占空比APR（即Wwindow/(Wwindow + Wmask)）小至0.1时，共熔Ge中的穿线位错密度（TDD）可降低至107/cm2以下。为进一步降低TDD，应制备具有更小APR的选区外延生长（SEG）掩模。如步骤2.1.2所述，受限于所用电子束光刻系统的分辨率，Wwindow和Wmask的最小值分别为0.5 µm和0.3 µm。降低APR的一种简单方法是优化光刻和刻蚀工艺（例如，更换光刻胶、采用更高分辨率的光刻系统、使用更薄的SiO2层并进行更浅的BHF刻蚀等）。成熟的光刻与刻蚀工艺可实现宽度...

由于锗（Ge）能够在光通信波段（1.3–1.6 µm）探测和发射光，并且与硅基CMOS（互补金属氧化物半导体）工艺技术兼容，因此硅上外延生长的锗材料作为有源光子器件平台已引起广泛关注。然而，由于锗与硅之间的晶格失配高达4.2%，在硅上生长的锗外延层中会形成密度约为~109/cm2的贯穿位错（TDs）。这些贯穿位错会显著降低锗光子器件的性能，因为在锗光电探测器（PDs）和调制器（MODs）中，TDs充当载流子产生中心；而在激光二极管（LDs）中，TDs则充当载流子复合中心。这将导致PDs和MODs中的反向漏电流（Jleak）增加1、2、3，以及LDs中的阈值电流（Jth）升高4、5、6。
已有多种尝试被报道用于降低硅上锗（Ge on Si）中的位错密度（TDD）（补充图1）。热退火可促进位错的移动，从而降低TDD，通常可降至 2 × 107/cm2。其缺点是可能导致硅与锗之间的互扩散，以及锗中掺杂剂（如磷）的外扩散7,8,9（补充图1a）。SiGe梯度缓冲层10,11,12可增加临界厚度并抑制位错的产生，从而降低TDD，通常可降至 2 × 106/cm2。其缺点在于较厚的缓冲层会降低锗器件与下方硅波导之间的光耦合效率（补充图1b）。高宽比陷阱法（Aspect ratio trapping, ART）13,14,15是一种选择性外延生长（SEG）方法，通过将位错限制在厚SiO2沟槽的侧壁上，从而减少位错，TDD通常可降至 &#60;1 × 106/cm2。ART方法采用厚SiO2掩膜，以降低SiO2掩膜上方锗区域的TDD，但该区域远离硅衬底，同样存在上述缺点（补充图1b,1c）。在硅柱种子上生长锗并进行退火的方法16,17,18与ART方法类似，通过高宽比的锗生长实现位错捕获，TDD可降至 &#60;1 × 105/cm2。然而，为实现锗层融合而进行的高温退火仍存在与补充图1a-c相同的缺点（补充图1d）。
为实现无上述方法缺陷的低TDD锗在硅上的外延生长，我们提出了融合诱导的TDD降低方法19,20 基于迄今为止在SEG Ge生长中报道的以下两个关键观察结果7,15,21,22,23：1）位错环（TDs）弯曲至垂直于生长表面（通过横截面透射电子显微镜（TEM）观察到）；2）选择性外延生长（SEG）的Ge层发生合并，在SiO₂上形成半圆柱形空洞2 口罩
我们假设位错（TD）因生长表面的镜像力作用而发生弯曲。以硅上生长锗（Ge on Si）为例，当螺型位错和刃型位错距离自由表面1 nm时，镜像力分别产生1.38 GPa和1.86 GPa的剪切应力19。计算得到的剪切应力显著高于锗中60°位错报道的派尔斯应力（0.5 GPa）24。该计算从定量角度预测了锗选择性外延（SEG）层中位错密度（TDD）的降低，并与SEG锗的生长结果吻合良好19。通过透射电子显微镜（TEM）对位错进行观测，以深入了解在硅基底上进行的SEG锗生长过程中位错的行为特征20。这种由镜像力引起的位错密度降低无需任何热退火或厚缓冲层，因此更适用于光子器件的应用。
本文介绍了在提出TDD降低方法过程中所采用的理论计算与实验验证的具体方法。

<table><tbody><tr><td>原子力显微镜（AFM）</td><td>SII NanoTechnology</td><td>SPI-3800N</td><td></td></tr><tr><td>背侧抛光设备（BHF）</td><td>DAIKIN</td><td>BHF-63U</td><td></td></tr><tr><td>CAD 设计</td><td>AUTODESK</td><td>AutoCAD 2013</td><td>软件</td></tr><tr><td>CH&lt;sub&gt;3&lt;/sub&gt;COOH</td><td>Kanto-Kagaku</td><td>乙酸</td><td>电子级</td></tr><tr><td>化学气相沉积设备（CVD）</td><td>Canon ANELVA</td><td>I-2100 SRE</td><td></td></tr><tr><td>显影液</td><td>ZEON</td><td>ZED</td><td></td></tr><tr><td>显影冲洗液</td><td>ZEON</td><td>ZMD</td><td></td></tr><tr><td>电子束光刻机（EB writer）</td><td>ADVANTEST</td><td>F5112+VD01</td><td></td></tr><tr><td>炉管设备</td><td>Koyo Thermo System</td><td>KTF-050N-PA</td><td></td></tr><tr><td>氢氟酸，0.5 %</td><td>Kanto-Kagaku</td><td>0.5 % HF</td><td></td></tr><tr><td>氢氟酸，50 %</td><td>Kanto-Kagaku</td><td>50 % HF</td><td></td></tr><tr><td>HNO&lt;sub&gt;3&lt;/sub&gt;, 61 %</td><td>Kanto-Kagaku</td><td>HNO3 1.38</td><td>电子级</td></tr><tr><td>I&lt;sub&gt;2&lt;/sub&gt;</td><td>Kanto-Kagaku</td><td>碘 100g</td><td></td></tr><tr><td>光刻胶</td><td>ZEON</td><td>ZEP520A</td><td></td></tr><tr><td>光刻胶去除剂</td><td>Tokyo Ohka</td><td>Hakuri-104</td><td></td></tr><tr><td>表面活性剂</td><td>Tokyo Ohka</td><td>OAP</td><td></td></tr><tr><td>透射电子显微镜（TEM）</td><td>JEOL</td><td>JEM-2010HC</td><td></td></tr></tbody></table>

基于硅上含半圆柱形孔隙锗外延层的位错减少的理论计算与实验验证

Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon

在硅（Si）上外延生长锗（Ge）时，降低穿通位错密度（TDD）一直是实现单片集成光子电路最重要的挑战之一。本文介绍了一种用于降低TDD的新模型的理论计算方法及其实验验证。理论计算方法基于穿通位错（TDs）与选择性外延生长（SEG）非平面生长表面之间相互作用的位错像力，描述了穿通位错的弯曲行为。计算结果表明，SiO2掩膜上的空洞有助于降低TDD。实验验证通过超高真空化学气相沉积法进行锗（Ge）选择性外延生长，并利用腐蚀法和横截面透射电子显微镜（TEM）观察所生长Ge中的位错。结果强烈表明，TDD的降低主要归因于SiO2 SEG掩膜上方存在的半圆柱形空洞以及生长温度的影响。在实验验证中，通过Ge层的选择性外延生长及其合并，形成了具有半圆柱形空洞的外延Ge层。实验测得的TDD与基于该理论模型的计算结果相符。横截面TEM观察显示，位错的终止和生成均发生在半圆柱形空洞处。平面TEM观察揭示了具有半圆柱形空洞的Ge中位错的独特行为（即位错被弯曲至平行于SEG掩膜和Si衬底）。

理论计算
图3展示了6种融合Ge层中位错（TDs）的计算轨迹：此处定义孔径比（APR）为Wwindow/(Wwindow + Wmask)。图3a显示了APR = 0.8的圆形选择性外延生长（SEG）起源的融合Ge层，其中有2/6的位错被俘获。图3b显示了APR = 0.8的{113}晶面化SEG起源的融合Ge层，其中有0/6的位错被俘获。图3c显示了APR = 0.1的圆形SEG起源的融合Ge层，其中有5/6的位错被俘获。图3d显示了APR = 0.1的{1...

提出了一种通过理论计算和实验验证来降低在硅上具有半圆柱形空隙的锗外延层中贯穿位错（TD）密度的方法。展示了基于贯穿位错与表面之间通过像力相互作用的计算结果、贯穿位错密度的测量结果以及透射电子显微镜对贯穿位错的观测结果。

在硅（Si）上外延生长的锗（Ge）中降低穿通位错密度（TDD）一直是该领域最重要的挑战之一

低线位错密度的锗对于实现高性能硅基光子芯片至关重要。锗与硅界面处的空洞可作为位错的吸收中心，从而降低线位错密度。本次实验操作将由我实验室的硕士研究生 Mohammed Faiz 进行演示。首先，使用商用软件创建包含线-空间图案和方形硅窗口区域的设计文件，以确定锗的生长区域。然后，通过确定窗口宽度和掩模宽度，并在软件中依次点击“打开文件”、“结构”以及“矩形”或“多段线”选项绘制矩形，来制备选择性外延生长掩模。为制备电阻率为1至100欧姆·厘米的硼掺杂p型硅衬底，打开管式炉的炉盖，使用玻璃棒将硅衬底装入炉内。打开气体阀门，开始向炉内吹入氮气。然后通过调节阀门将气体流速设置为 0.5 升每分钟。通过更改程序设定退火温度。当温度升至900摄氏度时，关闭干燥氮气阀门。打开干燥氧气阀门，并保持两小时。使用旋涂仪在氧化的硅基底上涂覆表面活性剂，然后在热板上于110摄氏度烘烤90秒。表面活性剂包被后，使用旋涂仪将光刻胶涂覆在硅基底上，操作方法如前所述。然后在热板上于180摄氏度烘烤5分钟。在通风橱中配制好光刻胶显影液及显影后冲洗液后，将曝光后的硅基底于室温下浸入显影液中60秒。然后将制备好的硅基底置于加热板上，在110摄氏度下烘烤90秒。接着，将硅基底浸入缓冲氢氟酸中1分钟，以去除因电子束曝光和显影而暴露在空气中的部分二氧化硅层。为了从硅基底上去除光刻胶，将其浸入有机光刻胶去除剂中15分钟，随后浸入0.5%稀释的氢氟酸中4分钟，以去除窗口区域的薄原生氧化层，同时保留二氧化硅掩模。对于外延锗的生长，将带有选择性外延生长掩模的硅片装入负载锁室中。在操作计算机上显示的“工艺程序”选项卡中设定缓冲主生长温度。确定锗主生长的持续时间，以使选择性外延生长的锗层与相邻层合并后，点击主窗口中的“开始”按钮，硅衬底将自动转移至生长室中。当硅胶基底从生长室自动转移至负载锁室时，对负载锁室进行放气，并手动取出硅胶基底。进行蚀坑密度测量时，使用超声波清洗机将32毫克碘溶解于67毫升乙酸中。将溶解了碘的乙酸与20毫升硝酸和10毫升氢氟酸混合。将生长有锗的硅胶基底浸入酸混合溶液中5到7秒，以形成蚀刻坑。使用光学显微镜观察蚀刻后的锗表面，确保蚀刻坑已成功形成。为了计数蚀刻坑，将蚀刻后的锗样品放置在原子力显微镜（AFM）载物台上，然后点击“自动接近”使探针接近样品表面。使用与原子力显微镜（AFM）集成的光学显微镜确定观察区域，并扫描五个不同的10×10微米区域。计算了由113晶面和圆形选择性外延生长锗在融合区域产生的贯穿位错密度，结果表明，贯穿位错仅在界面处生成，且位错密度应随孔径比的减小而降低。获得了融合或未融合锗层的扫描电子显微镜（SEM）图像及分布图，结果显示当窗口宽度小于1微米时，锗层发生融合。通过原子力显微镜（AFM）研究了融合态与连续态锗的穿通位错密度，结果表明，在700摄氏度下生长的锗层厚度有所降低。利用融合态锗层的扫描透射电子显微镜（STEM）和透射电子显微镜（TEM）图像监测了穿通位错与表面的相互作用，显示在半圆柱形孔洞顶部发生应变累积，而在孔洞的次表面层发生应变弛豫，以在生长过程中或生长后最小化其能量。融合态与连续态锗层的透射电子显微镜图像显示，融合态锗中缺陷线的长度长于连续态锗中的缺陷线。对于具有高穿通位错密度的小区域，获得了倾斜位错的透射电子显微镜（TEM）图像，结果表明，当衍射矢量G改变时，螺位错消失；而无论选择何种衍射矢量G，混合位错均未消失。该实验流程中最重要的步骤是首先通过光刻技术对衬底进行图形化处理，随后进行锗的外延生长。遗憾的是，由于设备差异，我们无法直接展示该方案。除了使用电子束光刻机外，i线光刻机也是可用于在不同类型第二衬底上进行锗外延图案化的设备之一。

theoretical-calculation-experimental-verification-for-dislocation

Research

科研

JoVE Journal

Engineering

工程

硅上半圆柱空隙锗外延层位错还原的理论计算和实验验证

介绍了一种用于永久键合两个硅晶圆以实现均匀封装的方法。该方法包括晶圆制备、清洗、室温键合和退火过程。所得的键合晶圆（单元）封装均匀性约为1%1,2。这种结构可用于对受限液体和气体进行测量。...

通过硅直接晶圆键合技术制备均匀纳米级腔体

介绍了在扫描电子显微镜中使用电子沟道衬度成像技术来表征III-V族/Si异质外延薄膜中的缺陷。该方法可获得与透射电子显微镜平面观察相似的结果，但由于无需复杂的样品制备过程，所需时间显著缩短。...

电子沟道衬度成像用于快速表征III-V族异质外延材料

介绍了一种通过室温液体表面钝化技术来研究体相硅缺陷复合活性的方法。该技术的成功实施需要三个关键步骤：（i）硅的化学清洗与腐蚀，（ii）将硅浸入15%的氢氟酸中，（iii）光照1分钟。...

光增强氢氟酸钝化：一种检测体相硅缺陷的灵敏技术

半导体材料中位错和晶界的光学、电学及结构特性可通过扫描电子显微镜中的实验来确定。电子显微技术已被用于研究阴极荧光、电子束感应电流以及背散射电子的衍射。...

利用扫描电子显微镜对半导体材料中扩展缺陷的全面表征

本文报道了通过纳米测量和分子动力学模拟检测与验证的富勒烯硅基底纳米材料的制备。...

使用扫描探针显微镜与分子动力学研究嵌入 C84 的硅基底

本研究详细阐述了通过原子层沉积法在锗衬底上直接生长和表征结晶态 SrTiO3...

通过原子层沉积在锗上外延生长钙钛矿型钛酸锶

展示了基于 In0.75Ga0.25As 二维电子气（2DEG）的平面弹道 Josephson 结（JJs）阵列构成的量子集成电路（QICs）。讨论了两种不同的二维（2D）Josephson...

基于超导二维电子气平台的可扩展量子集成电路

高质量肖特基接触的实现对于异质结构场效应晶体管（HFETs）中实现高效栅极调制至关重要。本文介绍了在等离子体辅助分子束外延法于GaN模板上生长的Zn极性BeMgZnO/ZnO异质结构上制备的高密度二维电子气（2DEG）肖特基二极管的制备方法及其特性。...

采用等离子体辅助分子束外延法生长的Zn极性BeMgZnO/ZnO异质结构上肖特基二极管的制备

本文介绍了一种制备高性能GaP/Si异质结太阳能电池的方案，该电池具有较高的Si少子寿命。...

开发高性能GaP/Si异质结太阳能电池

本文所述方法介绍了如何识别和解决与二次离子质谱相关的测量伪影，并获得固态材料中杂质/掺杂剂的真实三维分布。...

利用二次离子质谱法重建偏析杂质的三维深度分布轮廓

本文介绍了一种利用激光扫描显微镜测定待测金属线中电迁移体积的工作流程。通过改变不同的实验变量，可以获得大量关于电迁移的信息。本研究中确定了电迁移起始阶段的长度。...

使用激光扫描显微镜测定二硅化钼中的电迁移

了解利用硅上半圆柱空隙降低锗外延层位错密度的计算方法。本研究结合理论计算与实验验证，通过透射电子显微镜观察，为高性能硅光子芯片的材料质量提升提供新途径。

基于硅上含半圆柱形孔隙锗外延层的位错减少的理论计算与实验验证

探索更多视频