走査プローブ単電子容量分光

本実験の全体的な目的は、非導電性表面の下に位置するナノスケール導電システムにおける単一電子の充放電を観察し、空間的に分解することです。これは、試料を極低温走査型プローブ顕微鏡にロードして低温および低ノイズレベルを実現し、単一電子挙動の観察を可能にすることで達成されます。次のステップとして、顕微鏡を走査型トンネル顕微鏡モードで使用し、チップを試料の最上層表面から約1 nmまで近づけます。これにより、容量測定を行うために適切な位置にチップを配置します。

次に、極めて感度の高い電荷検出回路を備えた静電容量モードの顕微鏡を用い、サブサーフェス（表面下）システムにおける電子の移動によってチップに誘導される像電荷を検出します。これにより、サブサーフェス量子システムの電子構造を決定することが可能になります。その結果、個々の電子がナノスケールのサブサーフェスシステムへトンネリングし、またそこから脱出する様子が示されます。

ピークおよび電圧に対する容量曲線は、電子の付加エネルギーを示しています。量子システムにおいて、半導体デバイスは小型化が進んでいます。可能な限り最小のデバイスは、単一のドナー原子または不純物原子です。

提案されている多くのデバイスでは、少数の相互作用するドットが関与しています。本手法を用いることで、これらの微小な系の基本的な電子構造を解明することが可能です。この手法は、その核心において、表面下、ドーパント、および半導体試料の電子構造に関する知見を提供できます。

これは静電容量法であり、表面誘電特性や仕事関数マッピングなどのさまざまな低温局所測定に拡張可能です。これらの実験は、関連する電子回路を備えた極低温対応の走査型プローブ顕微鏡を用いて行われます。バイアス、電圧、およびトンネル電流用の同軸電線に加えて、電子回路ラックから顕微鏡のチップ領域まで、少なくとも2本の追加の同軸電線と1本の接地線が配線されていることを確認してください。

これらは極低温アンプの信号伝送に使用されます。次に、高電子移動度トランジスタ（HEMT）に基づいた極低温アンプ回路の組み立てを開始します。スクライバーを使用して、ガリウム砒素ウェハーから約1 cm × 1 cmのチップを切り出します。

次に、蒸着を用いて、表面に約1 mm × 1 mmの金パッドを数箇所形成します。ここで、貴金属線を用いて鋭いチップを作製します。極低温対応のエポキシ樹脂を用いて、斜め切りカッターでPt-Ir（白金イリジウム）線（80:20）を切断します。

ガリウム砒素チップ上の各金パッドに金線を接続します。このチップには追加の配線がなされています。現時点で不要な場合は簡単に取り除くことができますが、迷走電荷の混入を防ぐために十分な注意を払ってください。

ヘンプエポキシを用いて、バイアス抵抗、チップ、およびヘンプをガリウム砒素融解チップ上に固定します。エポキシが適切に硬化した後、金線を装着したワイヤボンダーを使用し、ヘンプのソース、ドレイン、およびゲート素子をチップボンドの個別の金パッドにボンディングします。ゲートがソース・ドレインチャネルに対して帯電しないように、ゲートとソースまたはドレインパッドを接続する一時的なワイヤを設置します。

マウンティングチップを顕微鏡に取り付けるには、まずチップからのワイヤをはんだ付けする顕微鏡側の同軸ワイヤを接地します。次に、スキャニングピエゾチューブの上にマウンティングチップを固定します。インジウムはんだを使用して、チップ上の金ワイヤを適切な同軸ワイヤに接続します。

試験後、ヘンプマウントに試料を固定します。この試料はバカスタイルのランプに設置されており、支持ピエゾチューブに印加された電圧に応じて、試料を出し入れすることが可能です。顕微鏡およびSTMモードを用いて、試料とチップが正常に接近できるよう、試料を測定範囲内に移動させます。

テストが成功した後、顕微鏡の操作中にチップを保護するため、サンプルを測定範囲の外まで遠ざけます。より低温での動作に備え、顕微鏡を研究室のベンチトップからクライオスタットへ移動させます。クライオスタットは、顕微鏡の目標ベース温度である4.2 kelvin以下を達成できるものである必要があります。

顕微鏡内を数µTorrの真空まで排気した後、顕微鏡をクライオスタット内に1〜2インチずつ下げ、温度が平衡に達するまで待ちます。これには最大で数十分かかる場合があります。顕微鏡が所定の位置に配置されるまで、一度に1〜2インチずつ下げる操作を繰り返します。

完全な浸漬プロセスには、ほぼ1日かかる場合があります。その後、顕微鏡を熱的に平衡状態にするまで放置してください。最後に、クライオスタットと顕微鏡の組み立てユニットを振動から遮断します。

本実験では、クライオスタットに取り付けられたバンジーコード懸架システムを使用します。この懸架システムを用いて、アセンブリを地面から数インチ持ち上げ、その高さを維持してください。クライオスタットが沈下し、再懸架が必要かどうかを確認するため、高さを監視してください。

STMスキャン後、チップを後退させた状態でSTMコントローラーのフィードバックループを無効にし、キャパシタンスモード測定を開始します。STM測定位置から数十ナノメートル離れた、最近スキャンしていないサンプルの領域にチップの水平位置をオフセットさせます。配線構成をキャパシタンスモードに切り替えるには、まずすべての同軸線を接地してヘンプを保護してください。

Tコネクタを用いて配線を終端させることで、他の接続作業中も配線が接地された状態を維持できます。次に、同軸ケーブルを対応する電圧源、抵抗器、ロックインアンプ、およびファンクションジェネレータに接続します。すべての電圧源をゼロに設定し、電源を入れます。

ゲート線から確実に接地を解除するように注意しながら、同軸線の接地を解除します。最後にHEMPを保護するため、電圧源を目的のレベルまで上げます。HEMPとアンプを調整し、最適なパフォーマンスが得られるように固定します。

その後、ヘンプが安定するまで待ちます。この時点で、スキャニング、電荷蓄積イメージング、および容量電圧分光法を行うことが可能です。これは電荷蓄積イメージの一例です。

サンプルは、4.2 kelvinにおいて、表面から15 nanometers下のデルタドープ層に、面密度1.7 × 10¹⁵ per meter squaredのホウ素アクセプタをドープしたシリコンを用いた。スケールで示されている通り、色が明るいほどチャージ量が増加していることを示す。明るいスポットは、個々のサブサーフェスホウ素原子の位置を示していると解釈される。

青い点は、点C対V分光法を実施した特定の輝点を表しています。C対Vデータの最大のピークは、チップの直下にあるドットに電荷が流入したことによるものと解釈されます。近傍のピークは、付近にあるドットに起因します。それらの中心はシフトしており、メインピークに比べて振幅が減少しています。

DOピンの間隔が広がっているため、電圧軸に沿ってピークが広がっています。これは、モデル曲線とデータの整合性から示される通り、構築されたモデルで考慮された影響によるものです。ここに示したC対V分光データは、表面下60 nmに面密度1.25×10¹⁶/m²のシリコンドナー層を持つガリウム arsenide デルタドープについて、300 mKで測定したものです。

また、一連の充電ピークも見られ、そのほとんどは多数の電子がドットに出入りすることに一致しています。赤色の矢印で単一電子ピークが示されています。右側のデータは、左側のプロットで赤色の矢印で示されたピークの繰り返し測定によるものです。データを平均化し、フィッティングを行った結果をここに緑色で示します。

このフィッティング曲線は、実験条件下における単一電子ピークに期待される形状と一致しています。このビデオを視聴することで、走査型単一電子容量測定を行う際の実践的な側面について十分に理解できたはずです。この手順を試みる際は、ゲートとソース・ドレインチャネル間の静電蓄積を防ぐための予防措置を講じ、繊細なHEMTを破壊しないように注意することが重要です。