실리콘에 반원통형 공극이 있는 게르마늄 에피택셜 층의 전위 감소에 대한 이론적 계산 및 실험적 검증
July 17th, 2020
실리콘에 반원통형 공극이 있는 게르마늄 에피택셜 층에서 나사산 전위(TD) 밀도를 줄이기 위해 이론적 계산 및 실험적 검증이 제안됩니다. 이미지 힘을 통한 TD와 표면의 상호 작용, TD 측정 및 TD의 투과 전자 현미경 관찰을 기반으로 한 계산이 제공됩니다.
저스레딩 전위 게르마늄은 고성능 실리콘 포토닉 칩을 구현하는 데 매우 중요합니다. 게르마늄-실리콘 계면의 공극은 전위가 가라앉을 때 작동하여 스레딩 전위 밀도를 줄입니다. 이 절차를 시연하는 사람은 제 연구실의 석사 과정 학생인 Mohammed Faiz입니다.
시작하려면 상용 소프트웨어를 사용하여 선 및 공간 패턴과 사각형 모양의 실리콘 창 영역이 포함된 설계 파일을 준비하여 게르마늄 성장 영역을 정의합니다. 그런 다음 창 너비와 마스크 너비를 결정하여 선택적 에피택셜 성장 마스크를 준비하고, 소프트웨어를 사용하여 파일 열기, 구조, 사각형 또는 폴리라인 옵션을 클릭하여 사각형을 그립니다. 저항률이 1에서 100옴 센티미터인 붕소 도핑된 p-실리콘 기판을 준비하려면 관로의 뚜껑을 열고 유리 막대를 사용하여 실리콘 기판을 용광로에 로드합니다.
가스 밸브를 열어 건조 질소 가스를 용광로에 불어 넣기 시작합니다. 그런 다음 밸브를 제어하여 가스 유량을 분당 0.5리터로 설정합니다. 프로그램을 변경하여 어닐링 온도를 설정하십시오.
온도가 섭씨 900도에 도달하면 건조 질소 밸브를 닫으십시오. 건조 산소 밸브를 열고 2시간 동안 유지합니다. 산화된 실리콘 기판을 스핀 코터를 사용하여 계면활성제로 코팅한 다음 핫 플레이트에서 섭씨 110도에서 90초 동안 굽습니다.
계면활성제 코팅 후, 앞에서 설명한 대로 스핀 코팅기를 사용하여 실리콘 기판을 포토레지스트로 코팅합니다. 그런 다음 핫 플레이트에서 섭씨 180도에서 5분 동안 굽습니다. 드래프트 챔버에서 포토레지스트 현상액과 현상액을 위한 헹굼을 준비한 후 노출된 실리콘 기판을 실온에서 60초 동안 현상액에 담그십시오.
그런 다음 현상된 실리콘 기판을 핫 플레이트에 올려 섭씨 110도에서 90초 동안 굽습니다. 다음으로, 전자빔 노출 및 발달의 결과로 공기에 노출 된 이산화 규소 층의 일부를 제거하기 위해 실리콘 기판을 완충 된 불화 수소산에 1 분 동안 담그십시오. 실리콘 기판에서 포토레지스트를 제거하려면 유기 포토레지스트 제거제에 15분 동안 담근 다음 0.5% 희석된 불산에 4분 동안 담궈 창 영역의 얇은 천연 산화물을 제거하지만 이산화규소 마스크는 유지합니다.
에피택셜 게르마늄 성장의 경우, 선택적 에피택셜 성장 마스크가 있는 실리콘을 로드 록 챔버에 로드합니다. 작동 컴퓨터에 표시된 레시피 탭에서 버퍼 주 성장 온도를 설정합니다. 선택적 에피택셜 성장 게르마늄 층이 인접한 층과 합쳐지도록 게르마늄의 주요 성장 기간을 결정한 후 메인 창에서 시작을 클릭하면 실리콘 기판이 자동으로 성장 챔버로 전송됩니다.
실리콘 기질이 성장 약실에서 짐 자물쇠 약실에 자동적으로 옮겨지기 때문에, 짐 자물쇠 약실을 배출하고 실리콘 기질을 수동으로 내리십시오. 에칭 피트 밀도 측정의 경우, 초음파 세척 기계를 사용하여 32mg의 요오드를 67ml의 아세트산에 용해시킵니다. 요오드에 용해된 아세트산을 20ml의 질산 및 10ml의 불산과
혼합합니다.게르마늄 성장 실리콘 기판을 산성 칵테일 용액에 5-7초 동안 담그어 에칭된 구덩이를 형성합니다. 광학 현미경으로 에칭된 게르마늄 표면을 관찰하여 에칭된 피트가 성공적으로 형성되었는지 확인합니다. 에칭된 피트를 계산하려면 에칭된 게르마늄 샘플을 AFM 스테이지에 놓은 다음 자동 접근을 클릭하여 프로브에 접근합니다.
AFM과 통합된 광학 현미경을 사용하여 관찰 영역을 결정하고 5개의 서로 다른 10 x 10 마이크로미터 영역을 스캔합니다. 113개의 패싯 및 원형 선택적 에피택셜 성장 게르마늄에서 유래한 coalesce germanium의 나사산 전위 밀도를 계산하여 나사산 전위 생성이 계면에서만 발생하고 전위 밀도가 조리개 비율에 따라 감소해야 함을 보여주었습니다. 합체되거나 합체되지 않은 게르마늄 층의 SEM 이미지와 분포 지도가 얻어졌으며, 이는 창 너비가 1마이크로미터보다 작을 때 합체가 발생했음을 보여줍니다.
AFM은 유착 및 블랭킷 게르마늄에 대한 스레딩 전위 밀도를 연구했으며, 이는 게르마늄 층의 두께가 섭씨 700도에서 성장한 층에서 감소했음을 보여줍니다. 나사산 전위와 표면의 상호 작용은 병합된 게르마늄 층의 STEM 및 TEM 이미지로 모니터링되었으며, 이는 성장 중 또는 성장 후에 에너지를 최소화하기 위해 반원통형 공극의 맨 위에서 변형 축적이 발생하고 공극의 지하 층에서 변형 완화가 발생함을 보여주었습니다. 합체된 게르마늄 층과 블랭킷 게르마늄 층의 TEM 이미지는 유착된 게르마늄의 결함 선의 길이가 블랭킷의 결함 선보다 길다는 것을 보여줍니다.
경사 전위에 대해 높은 스레딩 전위 밀도를 가진 작은 영역의 TEM 이미지를 얻었으며, 이는 회절 벡터 G가 변경되었을 때 스크류 전위가 사라졌음을 나타냅니다. 혼합 전위는 사라지지 않았지만 회절 벡터 G가 선택되었습니다. 이 절차에서 가장 중요한 프로토콜은 리소그래피에 의한 기판 패터닝이며, 그 다음에는 게르마늄 에피택셜 성장이 수행됩니다.
불행히도 기계 차이로 인해 프로토콜을 직접 보여줄 수 없습니다. 전자빔 라이터를 사용하는 대신 i-line step은 패터닝을 수행하고 다른 유형의 두 번째 기판에 게르마늄 에피택셜에 적용할 수 있는 기계 중 하나입니다.
View the full transcript and gain access to thousands of scientific videos
개요
이 연구는 실리콘 위의 반원통형 공극을 사용하여 게르마늄 에피택셜 층에서 나선형 불일치 밀도를 감소시키는 방법을 제시합니다. 이 접근법은 실리콘 포토닉 애플리케이션을 위한 게르마늄의 품질을 향상시키기 위해 이론적 계산과 실험적 검증을 결합합니다.
주요 연구 구성 요소
과학 분야
- 재료 과학
- 반도체 물리학
- 포토닉 장치
배경
- 나선형 불일치는 반도체 재료의 성능에 상당한 영향을 미칠 수 있습니다.
- 게르마늄은 고성능 실리콘 포토닉 칩에 중요합니다.
- 게르마늄-실리콘 경계면의 공극은 불일치 싱크로 작용합니다.
- 불일치 밀도를 감소시키는 것은 재료 품질을 향상시키는 데 필수적입니다.
연구 목적
- 게르마늄 층에서 나선형 불일치 밀도를 감소시키는 방법을 입증합니다.
- 이론적 계산을 실험 결과로 검증합니다.
- 실리콘 포토닉 장치의 성능을 향상시킵니다.
사용된 방법
- 이미지 힘을 통한 나선형 불일치와 표면의 상호작용을 기반으로 한 이론적 계산.
- 나선형 불일치 밀도의 측정.
- 나선형 불일치의 투과 전자 현미경 관찰.
- 선택적 에피택셜 성장 마스크 및 붕소 도핑된 p-실리콘 기판의 준비.
주요 결과
- 게르마늄 층에서 나선형 불일치 밀도의 성공적인 감소.
- 실험적 관찰을 통한 이론 모델의 검증.
- 공극이 불일치 싱크로 효과적임을 입증합니다.
- 포토닉 애플리케이션을 위한 게르마늄의 품질 향상.
결론
- 제안된 방법은 나선형 불일치 밀도를 효과적으로 감소시킵니다.
- 이 연구 결과는 반도체 재료 품질 향상을 위한 공극 사용을 지지합니다.
- 이 연구는 실리콘 포토닉 기술의 발전에 기여합니다.
자주 묻는 질문
Executive Industry Relevance
Reducing threading dislocation density (TDD) in germanium epitaxial layers on silicon is critical for advancing monolithic integration in photonic device manufacturing. This work demonstrates a validated approach for TDD reduction using semicylindrical voids, directly impacting material quality and device reliability at the discovery-to-development interface. The method supports predictive confidence in substrate engineering, enabling risk-adjusted progression of photonic and semiconductor portfolios.
Strategic Applications in Biopharma R&D
Early Discovery & Target Validation
- Enables quantitative interrogation of defect reduction mechanisms in engineered substrates.
- Supports mechanistic de-risking by clarifying the role of voids as dislocation sinks.
- Facilitates functional validation of substrate modifications for downstream device integration.
Screening & Assay Development
- Provides standardized protocols for measuring TDD via etch pit density and TEM imaging.
- Enables reproducible assessment of substrate quality for high-throughput screening of growth conditions.
- Supports platform scalability by defining mask and growth parameters for consistent results.
Translational & Preclinical Research
- Aligns substrate engineering with translational requirements for photonic device fabrication.
- Ensures continuity from theoretical modeling to experimental verification, reducing late-stage risk.
- Improves predictive value for material performance in preclinical device prototypes.
Pipeline & Workflow Integration
This method integrates at the substrate engineering and early device development stages, bridging theoretical modeling with experimental validation for photonic and semiconductor workflows.
- Discovery Biology: Quantifies the impact of void-induced dislocation bending and termination on substrate quality.
- Screening: Standardizes TDD measurement for comparative analysis of growth conditions and mask designs.
- Analytics: Delivers quantitative outputs via etch pit density and TEM, supporting data-driven decision-making.
- Translational Research: Provides a validated substrate modification strategy for preclinical device integration.
- Enterprise Reuse: Establishes a reusable protocol for substrate quality improvement across photonic and semiconductor projects.
Operational & Enterprise Impact
- Scientific Value: Increases predictive confidence in substrate engineering and defect management.
- Operational Value: Enhances reproducibility and standardization of TDD reduction protocols.
- Strategic Value: Reduces risk of device failure due to substrate defects, supporting efficient go/no-go decisions.
- Portfolio Impact: Enables risk-adjusted prioritization of substrate and device development programs.
Implementation Considerations
- Requires expertise in substrate patterning, selective epitaxial growth, and advanced microscopy.
- Demands access to ultra-high vacuum CVD, lithography, and TEM/AFM instrumentation.
- Necessitates cross-team standardization of mask design and growth parameters.
- Adaptable to different substrate types with appropriate patterning and process adjustments.
- Dependent on precise control of growth temperature and mask geometry for optimal TDD reduction.
