The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.
As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.
Silicon is the material of choice for most of the modern microelectronics. Its properties, combined with advanced lithographic techniques, have allowed the semiconductor industry to achieve very large-scale integration and deliver billions of transistors per chip. The metal-oxide-semiconductor (MOS) technology1 has been the key of this relentless technological progress2. In brief, it is based on a selectively doped Si substrate which is thermally oxidized to grow a high quality SiO2 gate oxide on which a metal gate electrode is deposited. Recently, it has been shown that the use of a stack of gate oxides could be beneficial3 . While present industry standards have reached minimum feature sizes for gate lengths below 20 nm, it is becoming increasingly evident that, at this level of miniaturization, detrimental quantum mechanical phenomena come into play that may complicate further downscaling4.
Remarkably, silicon is also an excellent host material to exploit the quantum properties of the electron charge and spin5. This has broadened its range of applicability to entirely new fields such as quantum computing6 and quantum electrical metrology7. Among other approaches5, the use of a multi-gate MOS technology8,9 has led to electrostatically-defined quantum dots (QD) whose occupancy can be controlled down to single-electron level10. Unlike the conventional MOS process where just one gate per transistor is needed1, these QDs are defined via a three-layer stack of Al/AlyOx gates which are used to selectively accumulate electrons at the Si/SiO2 interface, as well as provide lateral and vertical confinement11.
Although these devices had been originally developed for quantum computing applications, they have also recently shown promising performances as metrological tools12,13. In the field of quantum electrical metrology, a long-standing goal is the redefinition of the unit ampere in terms of the elementary charge (e) 14. In particular, the emphasis is on the realization of nano-scale charge pumps to clock the transfer of individual electrons timely and accurately. These devices generate macroscopic quantized electric currents, I=nef, where f is the frequency of an external driving oscillator and n is an integer. To date, the best performance has been achieved with a GaAs-based pump by yielding a current in excess of 150 pA with a relative uncertainty of 1.2 parts per million15. Recently, silicon MOS QDs have also stood out for the implementation of highly accurate single-electron pumps thanks to the capability of finely tuning the charge confinement13.
Here, we discuss the protocol used for the fabrication of silicon MOS QDs. Furthermore, the cryogenic set-up used to test the integrity of the devices after fabrication and the one to perform charge pumping experiments are described. Finally, representative measurements of quantized electric current are reported.
Av protokollen angitt i dette dokumentet beskriver teknikker for å fremstille silisium MOS QDS, så vel som de eksperimentelle prosedyrer for å teste deres funksjonelle integritet og drive dem som enkelt elektron pumper. Bemerkelsesverdig ved å skreddersy porten design, fabrikasjon den samme prosess kan anvendes for å fremstille apparater som er egnet for quantum bit avlesning og kontroll 17, samt lade pumpe 12,13. Vi merker oss at mange av de prosessparametre som er oppgitt i denne artikkelen kan variere, avhengig av fabrikasjons verktøyene som brukes (kalibrering, merke eller modell), så vel som av typen av silisium substrat (tykkelse og bakgrunnsdopetetthet). Mengder så som litografi eksponeringsdose eller utviklingstid, etsing eller oksydasjon varighet, må være nøye kalibrert og testet for å sikre en pålitelig utbytte. Videre er det viktig å unngå kryssforurensning som oppstår ved bruk av de samme fremstillingsverktøy for forskjellige prosesser. For dette formål er en rekke crerkritisk trinn utføres med utstyr utelukkende dedikert til silisium bearbeiding som metallfordampere, oksygen ovner og HF bad.
Mer generelt er silisium tegne en økende interesse som materiale av valget for å realisere ladepumper 18-20. Dette er delvis på grunn av den attraktive perspektivet med å implementere en ny kvante-basert elektrisk strøm standard med en industri-kompatibel silisium prosessen. Dette vil dra nytte av godt etablerte og pålitelige integrasjons teknikker for skalerbarhet, parallellisering og kjøring overhead. Viktigere, en full komplementær MOS (CMOS) teknologi, uten tradisjonelle metall som gate materiale, har vist sterkt redusert bakgrunnslade svingninger i enkelt elektron enheter 21. Slike svingninger kan være skadelig i å oppnå metrologiske nøyaktighet.
Protokollen diskutert her er begrenset til realisering av MOS nano-enheter med metall porter. Derfor, for å achiehar full industriell kompatibilitet og redusere lade svingninger, vil det være nødvendig å endre port avsetning teknikker og bruker svært dopet polykrystallinsk silisium som gate materiale.
I konklusjonen, har MOS QD pumpene diskutert her nylig kombinert den teknologiske fordelen av silisium med svært god ytelse i form av nøyaktige nåværende generasjon 13. Dette stammer fra høy fleksibilitet av design og fabrikasjon prosess som tillater en å stable flere gate lag som fører til en kompakt og allsidig system. Den resulterende fint tunability av elektrosperring av prikken sammen med potensial til å redusere bakgrunnslade svingninger setter scenen for å overvinne hovedutfordringene observert i andre halvledere pumper 22,23.
The authors have nothing to disclose.
Vi takker KY Tan, P. Se og GC Tettamanzi for nyttige diskusjoner. Vi erkjenner økonomisk støtte fra det australske forskningsrådet (Grant No. DP120104710), Finlands Akademi (Grant No. 251748, 135794, 272806) og støtte fra Australian National Fabrication Facility for enheten fabrikasjon. AR erkjenner økonomisk støtte fra University of New South Wales Early Career Researcher Grant ordningen. Bestemmelsen av anlegg og teknisk støtte ved Aalto University at Micro Nanofabrication Centre er også anerkjent.
Silicon wafers | TOPSIL | 4 inch | |
Electron-beam lithography machine | Raith gmbh | Raith 150two | |
E-beam resist | MicroChem gmbh | PMMA | |
Photoresist | MicroChem gmbh | nLOF2020 | |
Mask aligner | Quintel | Q6000 | |
Photoresist developer | MicroChem gmbh | AZ826MIF |