Summary
走査プローブ単電子容量分光法は、ローカライズされた地下の地域での単一電子の運動の研究を促進する。敏感な電荷検出回路は、半導体試料の表面の下にドーパント原子の小規模システムを調査するために極低温走査型プローブ顕微鏡に組み込まれる。
Abstract
半導体中の個々の原子ドーパントを含む - 低温走査プローブ技術と単電子容量分光法の統合は、小規模なシステムの電子の量子構造を研究するための強力なツールを表します。ここでは、イメージの個別の原子ドーパントに十分な空間分解能を達成しながら単電子帯電を解消することが可能である地下電荷蓄積（SCA）イメージング、として知られている静電容量ベースの方法を提示。静電容量方式の使用は、半導体材料1,2,3の表面の下に多数のナノメートル埋め込 みドーパントとして地下特徴の観察を可能にする。原則的に、この技術は、絶縁表面直下の動きを解決するために、任意のシステムに適用することができる。
他の電界の影響を受けやすいスキャンしたプローブ技法4に示すように、測定の横方向の空間分解能はcurvaturの半径に部分的に依存するプローブ先端の電子。小さな曲率半径でのヒントを使用すると、数十ナノメートルの空間分解能を有効にすることができます。この細かい空間分解能は地下ドーパント1,2の小さな数の調査を（下1）になります。電荷分解能は電荷検出回路の感度に大きく依存し、低温でそのような回路における高電子移動度トランジスタ（HEMT）を使用して0.3 K 5で約0.01エレクトロン/ Hzの半の感度を可能にする。
Introduction
地下電荷蓄積（SCA）イメージングは、単電子チャージングイベントを解決することのできる低温法である。半導体中のドーパント原子の研究に適用された場合、本方法は、これらの微小系の量子井戸構造の特徴付けを可能にして、ドナーまたはアクセプター原子を入力して個々の電子を検出することができる。その中心には、SCAイメージングはローカル容量測定6極低温動作に適しています。静電容量、電界に基づいているので、表面06の下に絶縁帯電解決することができる長距離効果である。低温動作は、単一電子の動きや室温1,2で解決できないだろう量子レベル間隔の調査を可能にします。技術は、埋め込 みインターフェイス7における二次元電子系における充電ダイナミクスを含む、絶縁表面下の電子の運動が重要である任意のシステムに適用することができ、簡潔にするために、ここでの焦点は、半導体ドーパントの研究になります。
現実的な分析は、先端8,9の曲率を考慮して、より詳細な説明を必要とするものの、ほとんどの回路図レベルでは、この技術は、平行平板コンデンサの一方のプレートとして、スキャンしたヒントを扱います。 図1に示すように、このモデルの他のプレートは、下にある導電層のナノスケール領域である。本質的に、電荷が周期的な励起電圧に応答してドーパントに入ると、それは先端に近づくが、この動きは、センサ回路5によって検出されるチップ上に複数の画像電荷を誘導する。同様に、ドーパント充電が終了すると、先端のイメージ電荷は減少する。従って、励起電圧に応答して周期的な充電信号が検出された信号である - 基本的には静電容量であるので、この測定は、しばしば、システムのCV特性を決定することと呼ばれる。
テントは ">静電容量測定時には、唯一のネットトンネリングは、下にある導電層とドーパント層の間にある - 。直接チップ上にチャージ決してトンネル測定中に、または先端からトンネリング直接の欠如は、この重要な違いです。技術とより身近な走査型トンネル顕微鏡、多くのハードウェア、このシステムのためには、走査型トンネル顕微鏡のものと本質的に同一ですが。それはSCAイメージングは静電気に直接小文字が区別されないことに注意することも重要です。静電気の調査のためにディストリビューションは、ケルビンプローブ顕微鏡または静電気力顕微鏡が適切であるにも優れた電子及び空間分解能を有する局所的な電子現象が存在する調べるための追加の極低温法;。例えば、単一電子トランジスタの顕微鏡は、充電分を検出することができる別の走査型プローブ法である効果は4,10。SCAイメージングはもともとテスマー、Glicofridis、Ashoori、および共同研究者7によってMITで開発され、また、ここで説明する方法はAshooriおよび共同研究者11によって開発された単電子静電容量分光法の走査プローブ版として考えることができる。測定の重要な要素は、高電子移動度トランジスタ（HEMT）を用いて精巧に敏感な電荷検出回路5,12であり、それは0.01エレクトロン/ Hz程度の低いノイズレベルを達成することができる半 0.3°K、クライオスタットのベース温度リファレンス5インチこのような高感度、地下システムにおける単電子帯電の観察を可能にします。この方法は、平面幾何学2 10 15メートル-2のオーダーで、典型的なドーパント面密度と、半導体中のドーパントの個人や小グループの電子または正孔ダイナミクスの研究に適しています。実験のこのタイプの典型的なサンプルの構成の一例を図1に示すSubscription Required. Please recommend JoVE to your librarian.
Protocol
1。 PROTOCOL
- 顕微鏡と電子機器の初期設定
- 関連する制御エレクトロニクスと極低温対応の走査型プローブ顕微鏡で始まる。研究に使用される顕微鏡は、試料に向かって"歩く"する慣性変換を使用して、離れて傾斜路13に沿って先端から（例えば、銅、真鍮、ステンレス鋼等の導電性材料から作られ、それらをにバイアス電圧を伝達することを可能にする、ここで説明図2に概略的に示さBesocke設計STM 14の一部としてサンプル）。
- バイアス電圧とトンネル電流同軸配線に加えて、敏感な電荷検出用の極低温増幅回路を動作させるために、顕微鏡の先端部付近まで電子機器ラックから延びる少なくとも2つの他の同軸線とアース線を提供する。参考文献5,12、および15に詳細に記載増幅回路の要素を組み立てると、その上には電子収容されているlectronicsラック、これは図2の影付きのボックスの外側回路の一部である。回路のこの部分は、実験を通して室温のままになります。
- チップとHEMT回路（ 図2の斜線ボックス）用のチップ実装を組み立て、HEMT回路が最適なエネルギー分解能を得るために、極低温に下げられます。
- クリーブは、正方形のチップは、約1cmのスクライブを使用したGaAsウェハから×1センチの大きさ、センサ回路とチップはこのチップにマウントされます。デポジットHEMTからワイヤには、いくつかの金パッドを形成するためのGaAsチップ上にシャドーマスクを介して層を貼りチタンの上に金を100nm程度、各サイズの約1mm×1 mmとし、抵抗器が結合されるバイアス。パッドの寸法は重要ではない。
- 斜めのカッターを使用してのIrワイヤー：機械的に80:20のPtを切断することによって鋭いSTM探針を準備します。チップはまた、化学エッチング○で調製することができるR別の方法や、市販で購入することができます。走査型電子顕微鏡を介して、先端の曲率半径を決定し、曲率半径が実験のために必要な空間分解能のオーダーであるべきである。
- エポキシ極低温に耐えることができる導電性エポキシを使用して、金パッドのそれぞれの上に金線、これらのワイヤは、顕微鏡で同軸線にチップ実装上の回路の要素を接続します。金線を容易にパッド上にそれらが必要とされない場合、次のステップ、エポキシいくつかの冗長金線後に除去することができるからである。エポキシHEMT、バイアス抵抗、およびチップを搭載GaAsの上にSTM探針。その製品情報シートに示されるように、エポキシ樹脂を治す。 （詳細については、以下の材料の表を参照してください。）
- 金ワイヤ、ボンドがロードワイヤボンダを使用して、ソース、ドレイン、及びGaAsのチップ上に金のパッドを分離するHEMTのゲート素子。ゲートとソースと、oを接続するボンドワイヤを一時的rは、ゲートがソース - ドレインチャネルに対して帯電しないようにパッドを切る。 HEMTを操作中に追加の安全のためにアースストラップを使用して、それはHEMTを破壊する可能性が浮遊静電荷を導入するのを避けるための予防措置を取ることが重要です。
- ゲートと電気的にHEMTを短絡を避けるために相互に接続HEMTのソース - ドレインチャネルに接続線でプリペアチップ実装に保管してください。前のステップで説明した一時的な線が削除されている場合、優しく一緒にワイヤーをねじる。互いにすべての配線を接続するのが最も簡単である。
- 顕微鏡に取り付けチップを取り付けます。
- これは、HEMTのゲートとソース·ドレイン間のチャネル間の破壊的な短絡を防ぐためです。ゲートとソース·ドレイン間のチャネルはフローティングされることはありませんことを確認してください。チップからの配線がハンダ付けされますように顕微鏡で同軸線を接地してください。
- 貼りトン頂上にチップ実装図2に示すように、彼は、piezotubeを走査する。
- はんだチップ実装からインジウム半田を使用して適切な同軸線まで伸びる金線。
- 電子機器ラックの同軸配線に接続されているカーブトレーサを用いたHEMTの整合性をチェックします。本質的に、カーブトレーサーは、ソース - ドレイン電流 - 電圧特性を示す。最も一般的な故障モードでは、HEMTゲートとゲート電圧に鈍感であるソース·ドレイン特性をもたらす、そのソース·ドレインチャンネル間の短絡である。
- サンプルをマウントします。サンプルが正常に先端に近づくことを保証するためにSTMモードで構成され顕微鏡で範囲に入る。
- 現在の測定値をトンネリングSTMに使用プリアンプにワイヤーTを接続し、ワイヤーBにDCバイアス電圧V DCを添付（すべての接続は電子機器ラックで作られています。）
- サンプルと先端がトンネルの範囲内になるまでの中を歩く。ときRAのNGE、スキャニングpiezotubeはスキャニングpiezotubeを接地すると、先端がその範囲内の拡張子から退避するようになりますようにその平衡位置から少し延長ままにしてください。これは、サンプルが正常に先端に近づくことができるかどうかを確認します。次のアクションの中に先端を保護するために、これをやった後、範囲外歩く。
- 最終的な低温動作のための実験室ベンチからデュワーに顕微鏡を転送します。この時点で、テスト段階が完了し、実験段階で開始することができる。
- 少数microtorrの真空顕微鏡を汲み出す。クライオスタットの取扱説明書で説明した手順に従って、最適なエネルギー分解能については、以下の4.2 Kまで顕微鏡を冷却するか、または。
- そのベース温度に顕微鏡を冷却した後、顕微鏡十分な時間が熱平衡に達するように、同じ面積の反復、長いスキャンが行われるので、熱ドリフトを最小化することが重要である。 （ドリフトは試料に対する先端の平衡位置のずれ）。
- できるだけ建物の機械的結合へと真空ポンプ、顕微鏡とデュワーに接続されている他の機器に起因する振動から顕微鏡を分離するためにデュワーを中断します。これは、参考文献15のように、または空気ばね又は類似の方法を用いて、バンジーコードサスペンションシステムを用いて行うことができる。
- 顕微鏡を冷却した後、データ収集を行う前に、再度カーブトレーサーを用いたHEMTの整合性を検証する。
- トンネリング（STM）モードでサンプルをスキャンします。
- 範囲に入る。破片からの実質的な高さや導電率の変化から自由である試料表面のある領域を見つけ、先端が安定していることを確認してください。
- サンプルの任意の傾きを補正するため、静電容量のスキャンはフィードバックループを無効にして実行されるので、これは特に重要です、こうして先端が表面にクラッシュする可能性があればscannる面は試料の表面に対して平行ではない。原理的には、一チップを走査しながら一定の容量を維持するようにフィードバックを容量信号を使用することができるが、実際には、信号は、フィードバックが使用される場合、クラッシュを防止するのに十分に頑強ではない。
- それは先端がオフセット再配置することによって補償することができるように、任意の熱ドリフトを観察します。トンネリングモードの範囲内で、タッチポイントとして、このプロトコルに言及しながら先端の延長量に注意してください。
- サンプルの非摂動面積、STMモードでスキャンされていなかったものに移動します。
- STMコントローラ内のフィードバックループを無効にします。フィードバックループが無効になっている場合、先端のマニュアル動きが誤ってクラッシュを引き起こす可能性があることを思い出してください。先端を動かしながら細心の注意は、したがって、注意が必要です。
- 先端のタッチポイントから数十ナノメートルを撤回。
- サンプルWHIの周辺エリアに先端の横方向の位置をオフセットchが最近STMスキャンの半導体試料をトンネリングできるようにするために必要なバイアス電圧が誘起されている可能性があり（例えば、半導体ドーパント部位の帯電のような）任意の摂動を回避するために、スキャンされていない。
- 平衡延長から先端の変位は、タッチポイントに大きさが近くなるまで慎重に表面に向かって先端を延長する。
- 静電容量モードに配線構成を切り替えます。
- HEMTを保護するために、すべての同軸線を接地してください。
- 図2に示すように、該当する電圧源と抵抗およびロックイン増幅器と関数発生器と同軸配線を接続する。
- すべての電圧源をオンにします。 HEMTに衝撃を与えないようにするには、0での電圧ソース出力で始まるV.
- 未粉砕同軸配線、ゲート及びHEMTを保護するために、可能な限り相互に接続HEMTのソース - ドレイン経路を維持するために思い出す。
- Vを設定分圧器抵抗（線D）のoltageソース。
- V チューンを調整しながらマルチメータワイヤーLの両端の電圧を監視することによって、その最も敏感な領域にHEMTをチューニングします。その後、ロックインアンプにワイヤーLを取り付けます。
- ロックインアンプが増える上に、同相信号までV チューンを増やし、高原に始まり、先端に印加される電圧V チューン 、この値を記録します。これはワイヤーL.漏れるのではなく、HEMTに行くために測定値からすべての電荷を可能に
- ロックインアンプのautophase能力とレコード位相値を使用しての内部位相を最適化します。
- 有意な熱の影響（これは多くの場合、最大2時間かかります）がないことを確認するために安定させるためにHEMTのを待ちます。
- 唯一の関心の信号はロックインアンプに行くことを保証するために標準のコンデンサに信号を調整することにより、HEMTのバランスをとる。上の信号の調整標準コンデンサはどちらV バランスの振幅またはV バランス V 励起との間の相対的な位相に行うことができます。 HEMTは、バランスを考えた場合に、同相信号ロックインアンプ手順のこの段階で最小化される。
- スキャニング電荷蓄積イメージングを実行します。
- サンプルのDCバイアス電圧V DCを設定します。
- リファレンスとしてタッチポイントを使用して、表面の内1 nmの先端を拡張します。
- ロックインデータ収集ソフトウェアを用いて増幅器の出力を記録し、これは、関心のある信号である。
- サンプルをスキャンします。優れた分解能を得るために、スキャンは、画素ごとに十分な信号平均化を可能にするために、画像の隣接する画素を横切る信号のスミアリングを防ぐために、1回のスキャン数時間の割合で取得する必要があるかもしれない。いくつかの同じ領域にわたってスキャン、および平均これらは信号対雑音比を改善するために一緒にスキャンを行う。
- 前のステップの間に取得された電荷蓄積画像の関心の地下特徴上記静止チップで容量（CV）分光法を実行します。
- ランプV DCとロックインデータ収集ソフトウェアを用いて増幅器の出力を記録する。
- 信号対雑音比を向上させるために同じ場所に複数の容量 - 電圧（CV）曲線、一緒に、これらの曲線の平均を取る。一般的に、いくつかの曲線が平均化されています。平均化曲線が原因でスキャン中にドリフト電位の信号対雑音比を改善しながら、連続する走査のほんの一握りを一緒に平均化されるべきである。
- トンネリング（STM）モードに戻ります。
- その平衡拡張と再構成STM用電子機器へのヒントを撤回。フィードバック·ループを再度有効にして先端の現在の範囲内の拡張子（タッチポイント）を記録。
- トップの機能を探すためにトンネリングモードでの領域をスキャン容量イメージングと容量分光法におけるアーティファクトを生成した可能性がありography。
- リファレンス9およびリファレンス1でサポート情報に続いて、データを分析し、解釈する。
Subscription Required. Please recommend JoVE to your librarian.
Representative Results
成功した測定の主な指標は、多くの他の走査プローブ法のように、再現性である。繰り返し測定は、この理由のために非常に重要である。ポイント静電容量分光法については、同じ場所で連続して多数の測定を行うと、信号対雑音比を増加させ、スプリアス信号を識別するのに役立ちます。
その他の機能は電荷蓄積画像内で識別されており、静電容量分光が行われた後、CVデータの解釈は、電圧レバーアームを決定することから始まる。電圧レバーアームは、印加V DCへのドーパントの位置で実際のポテンシャルを関連スケールファクタです。それは本質的にドーパント層から先端の非ゼロ距離のために、直接、先端直下位置からドーパントのオフセットを任意の横を占めている。電圧レバーアームは、CV分光データ1,8にローレンツ関数をフィッティングにより求められる</>（商標）。絶対電圧スケールが望まれる場合、接触電位（試料からの電界線が先端で終端しない程度の電圧）はケルビンプローブ測定1,2,3,7を介して決定されるべきである。
図3（a）に示された時点で取得されたCV分光法による電荷蓄積画像の一例を示す図である。サンプルは、デルタドーピング層で1.7×10 15メートル-2表面下15nmの面密度を持つホウ素アクセプタがドープされたシリコン、だった。明るい色は、充電に増加を示しています。輝点は、個々の地下ホウ素原子の位置をマーキングとして解釈される。青い点は、 図3（b）に示すように、点CV分光1実施した特定の明るいスポットを示す。最大のピークは、電荷を直接先端下ドーパントを入力すると解釈されます。近所のピークが近くドーパントによるものである。その中心がシフトと振幅デれ先端からこれらのドーパントの増加した距離は、それらのレバーアームパラメタを変更するための主ピークに対して増加。ピークは本質的に4つのエフェクトによって電圧軸に沿って広がっている：（1）レバーアーム、（2）熱広がり、励起電圧の（3）の振幅、ロックイン増幅器（4）出力フィルタ。オーバーレイモデル曲線1とデータの間の良好な合意によって示されるようにこれらの効果は、モデル内で会計処理されている。
図4は、図3（a）（b）から同様充電する一連のピークを示す。この場合、サンプルは、デルタ·ドープ層に1.25×10 16メートル-2表面下60nmの面密度を有するシリコンドナーがドープされたGaAsであった。高いドーパント密度のために、この実験における分光機能のほとんどは多くの電子のグループを反映している。ピークはフィッティングによって識別されます;歌うに帰属するものとしてピークの解釈ル電子は、単電子ピークの予想される形と形と大きさで、その一貫性から来ている。単一電子ピークの握りをこの実験2、赤矢印で示されうち1で解決された。 図4（b）および図4（c）は、単一の予想される形状を有することを示し、このピークに焦点を当てる電子効果。 図4のフィットは、（c）は 、上記のピークの広がりの影響を占め機能で畳み込ま半楕円16です。ピークの中心とレバーアーム：このフィットには2つの自由パラメータを持っています。 図4の3のCV曲線（b）は同じ機能のシーケンシャル分光測定である。 図4のデータのばらつきの量（b）が典型的である。一緒に、いくつかの曲線を平均すると、 図4（a）で行われるように、上に複数のCV曲線を行っている理由をより容易に識別できるピーク構造をもたらす同じ機能は、信号対雑音比を向上させるために非常に重要である。
図1。典型的なサンプルの回路図 、走査プローブ単電子キャパシタンス実験のための典型的なサンプルの模式図。試料は、表面からのバイアス及び励起電圧が印加されると、既知の深さに下地導電層を有する半導体である。ドーパントの二次元層は、表面から深さでも知られ、埋め込まれている。電子は、システムの容量を変更し、荷電敏感装置により測定される先端た画像電荷を誘導し、導電層とドーパント層の間のトンネル。十分に高いバイアス電圧は、電子、並びにドーパント層と表面状態の間にトンネル電子を可能にするSTMによる表面でのそれらの検出をnabling。
図2。顕微鏡とチャージセンシング装置の概略。文献5に記載されており、文献12に基づいてアンプの回路図。チップ実装は、ランプ13とサンプルとBesocke設計14走査型プローブ顕微鏡（正確な縮尺ではない）の概略の所定の位置に示されています。ワイヤーBは地下ドーパントとの間でトンネリングを扇動するために使用されるAC励起電圧を含むサンプルバイアス電圧を提供します。線Cは、標準的なコンデンサとHEMTの分散を可能にする可変AC電圧源に接続されている。ワイヤL Dがavの作成に抵抗を介して電圧源に接続されているロックインアンプ容量信号が記録されているから、ワイヤに接続されoltage分周器、分圧器の出力は、ロックインアンプに送信される信号である。キャパシタンス測定の際に、ワイヤTは、この経路をダウン漏れるの先端にAC充電を防止するために大きな抵抗を介して調整可能な電圧源に接続されている。 （STM）トンネリングモードでは、ワイヤTはトンネル電流線（その電圧源が切断された状態）になり、線Bは、DC電圧源に接続されたままとなり、他のすべてのワイヤは接地されている。ワイヤーD上の分圧器抵抗のための典型的な選択は、+1.25 Vの標準容量の選択は約20 fFである背景先端と試料の相互キャパシタンスを打ち消すはずの線Dの電圧と100kΩです。ワイヤーTにバイアス抵抗がMΩ20の近傍にあるべきである。これらの選択肢は、最も敏感な政権にHEMTソース - ドレインチャネルの抵抗を調整することを目指します。
SRC = "/ files/ftp_upload/50676/50676fig3.jpg" / "を/ files/ftp_upload/50676/50676fig3highres.jpg">
図3。アクセプタがドープされたSi上SCAイメージとCV分光面密度のホウ素アクセプタ1.7×10 15メートル-2 1面下に配置さ15nmの層がドープされたシリコン試料（A）の走査型電荷蓄積画像; V DC = 75 mVの、V 励起 = 3.7 mVで、温度だった4.2 K.（b）の CV分光法（a）は、青い点で示される時点で取得しました。ピーク構造に焦点を当て、グラウンドラインを差し引いた。ゼロが最大ピークの中心になるように電圧スケールがシフトされている、まだケルビンプローブ測定は、絶対電圧規模を決定するために、この実験の間に行われなかったので、このオフセットは便宜の問題である。
load/50676/50676fig4highres.jpg "SRC =" / files/ftp_upload/50676/50676fig4.jpg "/>
図4。ドナードープGaAs上のCV分光分析（）CV分光法は、面密度のシリコンドナー1.25×10 16メートル-2面2以下の位置60nmの層をドープし、GaAsの上取得; V 励起 = 15 mVの;温度0.3 K.だった赤い矢印がさらに調べたピークを迎えるピークを中心とした電圧とで指示ピーク（）の（b）の詳細な個々のCV分光測定; V 励起 = 3.8 mVの（c）に 。複数の曲線の平均データの（b）に示す。緑で示さフィット、ピークを広げる4つのエフェクトを占める：レバーアーム、熱広がり、励起電圧の振幅は、ロックイン増幅器の出力フィルタ。 の（b）および（c） 、（）とは異なりC =ΔQ チップ / V 励起がなされていない介して容量値への変換;>、先端に検出された充電信号を、縦軸にプロットされている。
Subscription Required. Please recommend JoVE to your librarian.
Discussion
この実験的な方法のための理論的基礎の詳細な説明は参考資料8と9に与えられ、参考2で地下ドーパントのシナリオに関して説明され、ここで紹介する概要は、したがって、簡潔かつ概念的になります。チップは、一コンデンサのプレートと、サンプルが他のプレートを備える基礎となる導電層として扱われる。 DC電圧が印加された場合、そのような電子は、先端に向かって引っ張られ、追加料金を収容できるように下地導電層、チップ間に位置するドーパント原子が存在する場合は、電子はドーパントに入り、従って近づける先端。静電気から、この電子の動きは、先端に反対符号の映像電荷を誘導する必要があります。直流電圧に加算される正弦波励起電圧（V 励起 ） が電子基板層とドーパントとの間に共振するようになります。次に、画像は、wを充電するHEMTを利用して敏感な電荷検出回路によって検出され、さらに、ロックインアンプで増幅された交流信号を与えて、病気にも共振する。この充電信号は、その後、静電容量に変換することができる。
この実験の最も一般的な故障モードでは、敏感な電荷検出を可能にするHEMT回路への損傷を伴う。 HEMTゲートは非常に小さいので、わずかな静電荷の蓄積は、通常、ソース - ドレインチャネルとゲート間のショートの形態で、HEMTの故障を引き起こす可能性があります。 HEMTが短絡した場合、単電子容量測定はそれを交換することなく継続することができません。かなりの時間は、一般に、特にそのベース温度に顕微鏡を冷却で、実験を調製するのに費やされているので、これらの実験に用いたHEMTは、ゲートとソース - ドレイン間のチャネルがどちら接続することにより、フローティング決してしないようにすることで、保護されるべきであるこれらは、互いにつながる（wheのnは、チップ上の小さな金線での作業）または（同軸線接続で作業する場合）、それらを接地することにより。余分な注意が完全にそれを短絡するか、それが電荷をトラップする原因のいずれかによってHEMTを台無しにすることができます実験者の方からも、軽度の静電気など、特に乾燥した天候で、チップ実装または顕微鏡のハードウェアの処理中にアースストラップを身に着けていることによって撮影することができますそれは非常に安定することがないような方法である。 HEMTの健康について疑問がある場合は、一方は印加されるゲート電圧（しばしば "ファン"と呼ばれる）を使用して、ソース·ドレイン特性の予想される変化を探すためにカーブトレーサを使用する必要があります。
チップ搭載の金パッドの寸法は、それらが回路に過剰容量のカップリングを避けるためにミリメートルよりもはるかに小さい成功したワイヤーボンディングを可能にするのに十分な大きさで、まだ但し、非常に重要ではない。 HEMTまたは先端を取り付ける前に、テストボンドelsewを行うことが役に立つかもしれませんここでチップ実装上のボンディングがそのチップ上で動作するように期待することができる方法もテストする。チップ実装には、いくつかの余分な金パッドを含む場合にもチップの一部有用であることは、チップ上の他の領域よりも接着により適しています。接合プロセスは、パッドの金の色見本をオフに引っ張っているように見える場合は、金属層が敷設されたか、金は年齢とともに劣化しているかもしれない前に、GaAsのチップは十分にきれいではなかったかもしれない。ワイヤボンダで用いられる超音波電力を小さくすると、この場合には役に立つかもしれません。
インジウムはんだは極低温で、その優れた特性の同軸線につながる金を添付するために使用されます。同様に、GaAsのは、それ自体がGaAs基板上に製造されるHEMTにおける熱収縮誘起歪の原因を避けるためにチップ搭載用の材料として使用される。 GaAsのは、圧電材料であるため、基板上の機械的なひずみが、短いとその結果としての故障の原因となりますHEMT。
参考文献1および2の実験で使用される半導体の場合、試料表面のSTMようなシステムを用いて撮像することができる。装置はSTMモードに設定されたときつまり、電子は確かに先端に直接トンネルすることができます。それが表面に先端をクラッシュすることなく、サンプルに近い先端を持参する方法を提供しますので、これは非常に便利です。数ボルト〜数程度のバイアス電圧が安定したトンネル電流を確立するために必要とされる。十分に高いバイアス電圧が、電荷は表面での電荷の導電水たまりを形成するために、試料の絶縁領域にわたる基礎導電層からプルされます。先端がスキャンされるように、この水たまりは、チップに従います。したがって、表面は単に標準STMのように画像化することができる。トンネリングモードでは、以降の測定のための電子損傷を引き起こす可能性があります。例えば、電位は、いままでに必要な大きなバイアス電圧によって影響されるサンプルが存在するGEの表面近傍の欠陥の可能性誘導、トンネリングモードでサンプルを半導体過渡充電。プロトコールに記載されているようにこれを解決するために、人は、（典型的にフィードバックを使用せずに）大きな電圧を除去し、離れた領域に数百ナノメートルの先端を相殺することができる。あるいは、試料への損傷の存在はCV分光法を実行することで又はケルビンプローブ測定2を実行して検出することができる。
実験の形状は、特定の特性は、試料の開発のために目的とするべきである意味する。過度に厚いドーパント層はレバーアームの決定に曖昧さが追加されますようにトンネリングの方向に沿ったドーパント層の局在は、重要です。換言すれば、ドーパント層の厚さは、できるだけ近い単一原子面に対してあるべきである。この配置は、と呼ばれる "デルタドーピング。"例えば、特許文献1での実験では、ドーパント層は約2であったnanom厚いeters。
関心のある容量性特徴を見つけるために行わ成功した電荷蓄積イメージングスキャンは数時間のオーダーで時々、かなりの量の時間がかかること。速度をスキャンするに関しては、画像の各画素は、V 励起の数周期に相当する時間を取る必要があり、ロックイン増幅器の出力フィルタが画素当たりの時間とほぼ同じ値に設定されるべきである。少数分STMスキャンの過程で顕著ではなかった顕微鏡でドリフトは実質的に長い期間電荷蓄積画像の不鮮明に貢献することができます。
トンネリングおよびキャパシタンス実験のための使用されたのと同じチップがそれぞれの測定機構の距離依存性のために別の効果的な形状を有する。トンネリングが良い近似に、距離に応じて指数関数的に依存しているので、唯一のシングルチップ原子が現在のほとんどを受け取ります。したがって番目ナノメートルスケールの先端の電子形状が頂部が機械的に安定である限り、ほとんど無関係である。 SCAイメージングにおいて、対照的に、先端に検出された電荷が容量に起因ある大まかに言えば、それは、距離に反比例し、チップのより高い部分は、実際に信号のかなりの割合を受け取ることができる。これにより、先端部の曲率ナノスケールの半径が静電容量測定技術に関連することを意味する。空間分解能を損なうことなく、信号の振幅を最大化するために、先端半径、面8,9の下にドーパント層の深さとほぼ等しくなければならない。
Subscription Required. Please recommend JoVE to your librarian.
Disclosures
著者は、彼らが競合する経済的利益を持っていないことを宣言します。
Acknowledgments
ここで説明する研究は量子科学ミシガン州立大学研究所と国立科学財団DMR-0305461、DMR-0906939、及びDMR-0605801によってサポートされていました。 KWは教育GAANN学際バイオエレクトロニクストレーニングプログラムのフェローシップの米国務省の支援を認めるものです。
Materials
| Name | Company | Catalog Number | Comments |
| Equipment | |||
| Besocke-design STM | Custom | References 14 and 15 | |
| Control electronics for STM | RHK Technology | SPM 1000 Revision 7 | |
| Lock-in amplifier | Stanford Research Systems | SR830 | |
| Curve tracer | Tektronix | Type 576 | |
| Oscilloscope | Tektronix | TDS360 | |
| Multimeter | Tektronix | DMM912 | |
| Wire bonder | WEST·BOND | 7476D | with K~1200D temperature controller |
| Soldering iron | MPJA | 301-A | |
| Cryostat | Oxford Instruments | Heliox | |
| Material | |||
| Pt/Ir wire, 80:20 | nanoScience Instruments | 201100 | |
| GaAs wafer | axt | S-I | For the mounting chip |
| 99.99% Au wire, 2 mil diameter | SPM | For the mounting chip | |
| 99.99% Au wire, 1 mil diameter | K&S | For wire bonding | |
| Indium shot | Alfa Aesar | 11026 | |
| Silver epoxy | Epo-Tek | EJ2189-LV | Any low-temperature-compatible conductive epoxy is acceptable |
| HEMT | Fujitsu | Low Noise HEMT | |
References
- Gasseller, M., DeNinno, M., Loo, R., Harrison, J. F., Caymax, M., Rogge, S., Tessmer, S. H. Single-Electron Capacitance Spectroscopy of Individual Dopants in Silicon. Nano Lett. 11, 5208-5212 (2011).
- Kuljanishvili, I., Kayis, C., Harrison, J. F., Piermarocchi, C., Kaplan, T. A., Tessmer, S. H., Pfeiffer, L. N., West, K. W. Scanning-probe spectroscopy of semiconductor donor molecules. Nat. Phys. 4, 227-233 (2008).
- Tessmer, S. H., Kuljanishvili, I., Kayis, C., Harrison, J. F., Piermarocchi, C., Kaplan, T. A. Nanometer-scale capacitance spectroscopy of semiconductor donor molecules. Physica B. 403, 3774-3780 (2008).
- Yoo, M. J., Fulton, T. A., Hess, H. F., Willett, R. L., Dunkleberger, L. N., Chichester, R. J., Pfeiffer, L. N., West, K. W. Scanning Single-Electron Transistor Microscopy: Imaging Individual Charges. Science. 276, 579-582 (1997).
- Urazhdin, S., Tessmer, S. H., Ashoori, R. C. A simple low-dissipation amplifier for cryogenic scanning tunneling microscopy. Rev. Sci. Instrum. 73 (2), 310-312 (2002).
- Williams, C. C., Hough, W. P., Rishton, S. A. Scanning capacitance microscopy on a 25 nm scale. Appl. Phys. Lett. 55 (2), 203-205 (1989).
- Tessmer, S. H., Glicofridis, P. I., Ashoori, R. C., Levitov, L. S., Melloch, M. R. Subsurface charge accumulation imaging of a quantum Hall liquid. Nature. 392, 51-54 (1998).
- Tessmer, S. H., Kuljanishvili, I. Modeling single- and multiple-electron resonances for electric-field-sensitive scanning probes. Nanotechnology. 19, 445503-445510 (2008).
- Kuljanishvili, I., Chakraborty, S., Maasilta, I. J., Tessmer, S. H., Melloch, M. R. Modeling electric-field-sensitive scanning probe measurements for a tip of arbitrary shape. Ultramicroscopy. 102, 7-12 (2004).
- Martin, J., Akerman, N., Ulbricht, G., Lohmann, T., Smet, J. H., von Klitzing, K., Yacoby, A. Observation of electron-hole puddles in graphene using a scanning single-electron transistor. Nat. Phys. 4, 144-148 (2008).
- Ashoori, R. C.
- Ashoori, R. C., Stormer, H. L., Weiner, J. S., Pfeiffer, L. N., Pearton, S. J., Baldwin, K. W., West, K. W. Single-electron capacitance spectroscopy of a few electron box. Physica B. 189, 117-124 (1993).
- Frohn, J., Wolf, J. F., Besocke, K., Teske, M. Coarse tip distance adjustment and positioner for a scanning tunneling microscope. Rev. Sci. Instrum. 60 (6), 1200-1201 (1989).
- Besocke, K. An easily operable scanning tunneling microscope. Surf. Sci. 181, 145-153 (1987).
- Urazhdin, S., Maasilta, I. J., Chakraborty, S., Moraru, I., Tessmer, S. H. High-scan-range cryogenic scanning probe microscope. Rev. Sci. Instrum. 71 (11), 4170-4173 (2000).
- Ashoori, R. C., Stormer, H. L., Weiner, J. S., Pfeiffer, L. N., Pearton, S. J., Baldwin, K. W., West, K. W. Single-electron capacitance spectroscopy of discrete quantum levels. Phys. Rev. Lett. 68 (20), 3088-3091 (1992).
