Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
JoVE Journal Engineering
Click here for the English version

Engineering

लेखन और आक्साइड nanostructures की कम तापमान विशेषता

Published: July 18, 2014 doi: 10.3791/51886
Automatic Translation
1, 1, 1, 1, 1, 1, 1, 1
1Department of Physics, University of Pittsburgh

Introduction

ऑक्साइड heterostructures 1-5 निशंक दोनों वैज्ञानिक दिलचस्प और अनुप्रयोगों 4 के लिए संभावित रूप से उपयोगी हैं जो आकस्मिक भौतिक घटना का एक उल्लेखनीय विस्तृत विविधता. विशेष रूप से, LaAlO 3 (लाओ) और SrTiO 3 (STO) 6 के बीच इंटरफेस, 8 ferroelectric की तरह, और ferromagnetic 9 व्यवहार 7 superconducting, संचालन, इन्सुलेट प्रदर्शन कर सकते हैं. 2006 में, थिएल एट अल लाओ परत की मोटाई के रूप में एक तेज इन्सुलेटर को धातु संक्रमण है कि वहाँ 10 से पता चला 4 इकाई कोशिकाओं (4uc) की एक महत्वपूर्ण मोटाई के साथ वृद्धि हुई है. यह बाद में 3uc-LAO/STO संरचनाओं एक प्रवाहकीय परमाणु बल सूक्ष्मदर्शी (C-AFM) जांच 11 के साथ स्थानीय रूप से नियंत्रित किया जा सकता है कि एक hysteretic संक्रमण है कि प्रदर्शन दिखाया गया था.

ऐसे LaAlO 3 / SrTiO 3 के रूप में ऑक्साइड इंटरफेस के गुणों का आयोजन की अनुपस्थिति या उपस्थिति पर निर्भरइंटरफेस में इलेक्ट्रॉनों. इन इलेक्ट्रॉनों वापस शीर्ष गेट इलेक्ट्रोड 12,13, फाटकों 10 का उपयोग कर नियंत्रित किया जा सकता है, सतह 14 adsorbates, ferroelectric परतों 15,16 और C-AFM लिथोग्राफी 11. C-AFM लिथोग्राफी की एक अनूठी विशेषता बहुत छोटे nanoscale सुविधाओं बनाया जा सकता है.

दो आयामी कारावास के साथ संयुक्त इलेक्ट्रिकल शीर्ष gating,, अक्सर III-V अर्धचालकों 17 में क्वांटम डॉट्स बनाने के लिए प्रयोग किया जाता है. वैकल्पिक रूप से, अर्ध एक आयामी semiconducting nanowires विद्युत निकटता से gated किया जा सकता है. इन संरचनाओं का निर्माण करने के लिए तरीकों समय लेने वाली और आम तौर पर अपरिवर्तनीय हैं. इसके विपरीत, C-AFM लिथोग्राफी तकनीक एक nanostructure एक प्रयोग के लिए बनाया है, और फिर (एक व्हाइटबोर्ड के समान) "मिट" किया जा सकता है कि समझ में प्रतिवर्ती है. मिटाकर, जबकि आम तौर पर, C-AFM लेखन, AFM टिप करने के लिए लागू सकारात्मक voltages के साथ किया जाता हैनकारात्मक voltages का उपयोग किया जाता है. एक विशेष संरचना बनाने के लिए आवश्यक समय डिवाइस की जटिलता पर निर्भर करता है, लेकिन आम तौर पर कम से कम 30 मिनट है; उस समय के सबसे कैनवास मिटाकर खर्च किया जाता है. ठेठ स्थानिक संकल्प के बारे में 10 नैनोमीटर है, लेकिन 2 नैनोमीटर 18 बनाया जा सकता है के रूप में साथ उचित ट्यूनिंग के रूप में छोटे सुविधाएँ.

Nanoscale निर्माण प्रक्रिया का एक विस्तृत विवरण इस प्रकार है. यहाँ प्रदान की विस्तार से इसी तरह के प्रयोगों रुचि शोधकर्ताओं द्वारा किया जा करने के लिए अनुमति देने के लिए पर्याप्त होना चाहिए. यहाँ वर्णित विधि अर्धचालकों में इलेक्ट्रॉनिक nanostructures के बनाने के लिए इस्तेमाल पारंपरिक lithographic दृष्टिकोण पर कई फायदे हैं.

यहाँ वर्णित C-AFM लिथोग्राफी विधि स्कैनिंग anodic ऑक्सीकरण 19, डुबकी पेन Nanolithography 20, piezoelectric patterning सहित स्कैनिंग जांच के आधार पर लिथोग्राफी प्रयासों का एक बहुत व्यापक वर्ग का हिस्सा है21, और इतने पर. उपन्यास ऑक्साइड इंटरफेस का उपयोग के साथ मिलकर यहां वर्णित C-AFM तकनीक, भौतिक गुणों का एक अभूतपूर्व किस्म के साथ उच्चतम परिशुद्धता इलेक्ट्रॉनिक संरचनाओं में से कुछ का उत्पादन कर सकते हैं.

Protocol

1. लाओ / STO heterostructures प्राप्त

  1. TiO 2 समाप्त STO substrates पर स्पंदित लेजर बयान से बढ़ी लाओ 3.4 इकाई कोशिकाओं से मिलकर एक ऑक्साइड heterostructure प्राप्त करते हैं. नमूना विकास का विवरण रेफरी. 22 में वर्णित हैं.

नमूने के 2. Photolithographic प्रसंस्करण

एक चिप वाहक के लिए तारों कैनवस के लिए संबंध पैड के साथ लाओ / STO इंटरफ़ेस करने के लिए बिजली के संपर्क बनाएं. व्यक्तिगत प्रसंस्करण कदम नीचे विस्तार में वर्णित हैं.

  1. स्पिन photoresist
    1. फिर 30 सेकंड के लिए 4000 rpm पर, 5 सेकंड के लिए 600 rpm पर नमूने पर photoresist स्पिन. photoresist परत के बारे में 2 माइक्रोन मोटी हो जाएगा. 1 मिनट के लिए 95 डिग्री सेल्सियस पर नमूने सेंकना.
  2. 5 मेगावाट / 2 सेमी की एक खुराक के साथ 100 सेकंड के लिए 320 एनएम प्रकाश के साथ एक मुखौटा aligner का उपयोग photoresist बेनकाब.
  3. के लिए photoresist डेवलपर में photoresist का विकास1 मिनट आर.
  4. आयन मिलिंग
    1. Photoresist द्वारा कवर नहीं क्षेत्रों में 15 सामग्री की एनएम (लाओ और sto) को हटाने के लिए एक एर + आयन चक्की का प्रयोग करें. आने वाले ए आर + आयन बीम को सीधा दिशा में एक 22.5 डिग्री कोण पर नमूने रखें. ए आर + नक़्क़ाशी दर calibrated नहीं है, तो सामग्री का सही राशि निकाल दिया जाता है कि यह सुनिश्चित करने के लिए एक अंशांकन चलाने के प्रदर्शन. AFM या समकक्ष profilmetry का उपयोग नक़्क़ाशी गहराई का निर्धारण.
  5. तिवारी और Au के डीसी sputtering
    1. जमा 4 एनएम तिवारी, तो Au उजागर STO परत के साथ बिजली के संपर्क नमूने पर 25 एनएम Au बनाता सकें. sputtering दबाव श्रृंखला 2-6 x 10 -7 Torr में है, और sputtering आरटी पर नमूने के साथ जगह लेता है. तिवारी शटर के साथ 10 मिनट के लिए खुला शटर तो, 100 डब्ल्यू पर बंद पूर्व धूम और पूरा होने पर 100 डब्ल्यू पर 20 सेकंड के लिए धूम, तुरंत 50 डब्ल्यू पर 1 मिनट के लिए Au पूर्व धूम तो कम से नमूने के लिए 30 सेकंड के लिए Au धूम 50 डब्ल्यू कैलीवांछित तिवारी और Au मोटाई का उत्पादन करने के लिए समय brate.
  6. लिफ़्ट
    1. नमूने की सतह से photoresist दूर करने के लिए एसीटोन / आईपीए अल्ट्रासोनिक धोने का उपयोग करें.
  7. दूसरी परत
    1. चरण 4 (यानी., को छोड़कर आयन मिलिंग) को छोड़कर कोई दूसरा lithographic प्रक्रिया, व्यक्तिगत संबंध पैड के लिए सोने के तार कनेक्शन बनाने के लिए प्रयोग किया जाता है. दो पैटर्न वे बिजली शॉर्ट्स का उत्पादन नहीं करते, यह सुनिश्चित करने के लिए अच्छी तरह से गठबंधन किया जाना चाहिए.
  8. प्लाज्मा सफाई.
    1. एक भारतीय दंड विधान बैरल नक़्क़ाश पैटर्न खाई में photoresist अवशेषों को हटाने के लिए प्रयोग किया जाता है. 1 मिनट के लिए 100 डब्ल्यू और 1 Torr आर्गन पर इस्तेमाल साधन

3. तार बॉन्ड एक नमूना लेखन के लिए तैयार करने के लिए

  1. 28 उपलब्ध पिन के साथ एक चिप वाहक (2A चित्रा) में लाओ / STO नमूना माउंट.
  2. वायर बंधन संरचना

नोट: विद्युत ग बनाने के लिए एक तार bonder का प्रयोग करेंनमूना पर संबंध पैड और चिप वाहक के बीच onnections. बिजली के संपर्क और चिप वाहक के बीच 1 लाख (25 माइक्रोमीटर) सोने के तारों देते हैं. Nanostructures के लिखें

4. Nanostructures लिखें

  1. प्रवाहकीय nanostructure (चित्रा 3) की एक अनौपचारिक स्केच बनाएं.
  2. स्केलेबल वेक्टर ग्राफिक्स (एसवीजी) संपादक (3B चित्रा) खोलें.
    1. एक टेम्पलेट का उपयोग करें या AFM छवि की कि मैच के लिए खिड़की के आकार को परिभाषित.
    2. एसवीजी संपादक में नमूना AFM छवि लोड करें.
    3. AFM छवि पर मढ़ा nanostructure तत्वों बनाएँ.
  3. नैनोलिथोग्राफी कार्यक्रम में एसवीजी फ़ाइल लोड.
  4. एक प्रवाहकीय nanostructure बनाने के लिए लिथोग्राफी सॉफ्टवेयर चलाएँ.
    1. उपयोग वी टिप = 10 के nanostructures बनाने के लिए वी, और वी टिप = nanostructures के मिटा -10 वी.
    2. लेकर एक गति से C-AFM टिप हटो 20 से2 माइक्रोन / सेक 0 एनएम / सेक.

5. डिवाइस कूल और नाप लो

  1. सभी सफेद लाइट बंद करें और लाल फिल्टर / प्रकाश स्रोतों का उपयोग करें.
  2. AFM प्रणाली से नमूना निकालें.
  3. कमजोर पड़ने रेफ्रिजरेटर (ए) में नमूना लोड.
  4. नमूना ठंडा किया जाता है के रूप में तापमान (बी) बनाम प्रतिरोध उपाय.
  5. कम तापमान (सी) में परिवहन गुणों को मापने.

Representative Results

परिणाम यहाँ दिखाया गया है nanostructures के इस वर्ग द्वारा प्रदर्शित किया जा सकता है कि परिवहन व्यवहार के प्रतिनिधि हैं, और कहीं विस्तार 23-26 में वर्णित किया गया है. इस उदाहरण में, एक nanowire गुहा एक 3.3 यूनिट सेल लाओ / STO heterostructure से (चित्रा 4) का निर्माण किया गया है. प्रयोगों 11 "काटने" nanowire द्वारा निर्धारित रूप में (हरे रंग में दिखाया गया है) प्रवाहकीय पथ, व्यापक आम तौर पर 10 एनएम हैं. टिप लेखन गति के रूप में प्रत्येक खंड के लिए टिप गति और वोल्टेज, लिथोग्राफी सामने पैनल (चित्रा 4 बी) से स्वतंत्र रूप से विन्यास है. "आभासी इलेक्ट्रोड" interfacial संपर्कों के साथ कि इंटरफेस nanostructures के लिए एक उच्च प्रवाहकीय विद्युत कनेक्शन सुनिश्चित करते हैं कि.

Nanostructure लिखा है, के बाद यह कमजोर पड़ने रेफ्रिजरेटर को सौंप दिया है. 550 एनएम पर या नीचे प्रकाश के संपर्क अवांछित photoconduction उत्पादन होगा, तो यह छोटा सा भूत हैortant अंधेरे में या एक लाल "darkroom" प्रकाश (चित्रा 5A) की सहायता से डिवाइस स्थानांतरित करने के लिए. विद्युत कनेक्शन आरटी पर बनाया जाना चाहिए, और क्रायोजेनिक तापमान पर बिजली के कनेक्शन बदलने पर सबसे अर्धचालक nanostructures के साथ के रूप में, महान ध्यान रखा जाना चाहिए. उपकरणों electrostatic छुट्टी के अधीन है, तो यह सबसे अधिक संभावना इन्सुलेट बन जाएगा. उल्लेखनीय है, डिवाइस कार्यक्षमता "साइकिल" 300 कश्मीर का तापमान और नीचे फिर ठंडा करके ठीक किया जा सकता है.

Cooldown के दौरान यह दो टर्मिनल प्रतिरोध नजर रखने के लिए आम बात है, और यहां तक ​​कि चार टर्मिनल प्रतिरोध, तापमान के एक समारोह के रूप में. एसी चालू एक transimpedance एम्पलीफायर का उपयोग मापा जाता है, जबकि इन मापों के लिए एक एसी वोल्टेज (आमतौर पर ~ 1 एम वी), इलेक्ट्रोड से एक के लिए एक कम आवृत्ति (<10 हर्ट्ज) पर लागू किया जाता है. Demodulation में ताला और छानने के एक घर से विकसित की लॉक इन एम्पलीफायर का उपयोग किया जाता है. एसी घनrrent तापमान के एक समारोह (चित्रा 5 ब) के रूप में नजर रखी है.

डिवाइस कमजोर पड़ने रेफ्रिजरेटर (50 एम) के आधार तापमान पर ठंडा हो जाने के बाद चार टर्मिनल परिवहन माप (चित्रा 5C) प्रदर्शन कर रहे हैं. युक्ति भर में वोल्टेज एक साथ मापा जाता है, जबकि इन मापों के लिए, वर्तमान, युक्ति के मुख्य चैनल के माध्यम से sourced है. इसके बजाय एक ताला में एम्पलीफायर, एक पूर्ण वर्तमान वोल्टेज के साथ मापने के (चतुर्थ) ट्रेस मापा जाता है. इस विधि में अधिक जानकारी है और अंतर चालन संख्यात्मक भेदभाव के माध्यम से गणना की जा सकती. विशेष डिवाइस के लिए, अंतर चालन पक्ष गेट वोल्टेज वी एसजी के एक समारोह के रूप में मापा जाता है. इस फाटक डिवाइस के रासायनिक संभावित परिवर्तित करने की अनुमति देता है. डिवाइस के माध्यम से परिवहन Coulomb नाकाबंदी छोटे मूल्यों के लिए जगह लेता है, और stro जिसमें क्षेत्रों का संकेत है, एक मजबूत गैर monotonic निर्भरता से पता चलता हैवी एसजी के बड़े मानों के लिए superconductivity एनजी. डिवाइस के इस वर्ग के लिए शारीरिक व्याख्या के बारे में विवरण कहीं वर्णित किया जाएगा.

चित्रा 1
.. चित्रा 1 photolithographic प्रसंस्करण कदम चरण 1: स्पिन photoresist. चरण 2: मुखौटा aligner का उपयोग photoresist बेनकाब. चरण 3: photoresist का विकास. चरण 4: आयन मिलिंग. चरण 5: डीसी तिवारी और Au जमा करने के लिए sputtering. चरण 6: लिफ्ट बंद. चरण 7: दूसरी परत जमा. चरण 8: प्लाज्मा सफाई.

चित्रा 2
चित्रा 2. पत्थर के छापे से छापने से नमूनों लाओ / STO heterostructures की छवियाँ. एक चिप वाहक को बंधुआ 5mm x 5mm नमूना तार दिखा (ए) छवि. (बी) संबंध पैड और कैनवस की एक दिखा ऑप्टिकल छवि. (सी) एक कैनवास के ऊपर बंद. इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें.

चित्रा 3
चित्रा 3. लाओ / STO nanostructure के (ए) अनौपचारिक डिजाइन. (बी) एक खुला स्रोत स्केलेबल वेक्टर ग्राफिक्स (एसवीजी) संपादक का उपयोग nanostructure की सटीक लेआउट.

चित्रा 4
चित्रा 4. सी AFM patterning के लिए (ए) लिथोग्राफी सामने पैनल. (बी) 3 डी सिम्युलेटर से स्क्रीनशॉट स्थिति और C-AFM टिप का वोल्टेज दिखा.w.jove.com/files/ftp_upload/52058/52058fig4large.jpg "लक्ष्य =" _blank "> यह आंकड़ा का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें.

चित्रा 5
चित्रा 5. (ए) लाओ / STO nanostructure कमजोर पड़ने रेफ्रिजरेटर में डाला जा रहा है. (बी) नमूना प्रतिरोध की निगरानी में यह 50 एम के लिए 300 कश्मीर से ठंडा किया जाता है के रूप में. डिवाइस के चार टर्मिनल अंतर प्रवाहकत्त्व (सी) की निगरानी के एक समारोह के रूप में डिवाइस (V4T) के पार पक्ष गेट वोल्टेज VSG और वोल्टेज. सीमेंस (एस) की इकाइयों, और voltages में प्रदर्शित तीव्रता ग्राफ वोल्ट (वी) की इकाइयों में प्रदर्शित कर रहे हैं.

Materials

Name Company Catalog Number Comments
Equipment
Contact Aligner Karl-Suss MA6
Spinner Solitec 5110C
Ion Mill Commonwealth Scientific 8C
Sputtering System Leybold-Heraeus Z-650
Barrel Etcher Branson/IPC 3000C
Wire Bonder Westbond 7700E
AFM Asylum Research MFP-3D
Dilution Refrigerator Quantum Design P850
Ultrasonic Wash Machine Fisher Scientific 15-335-6
Current Amplifier Femto DLPCA-200
Materials
LaAlO3/SrTiO3 Prof. Chang-Beom Eom 5 mm x 1 mm with ~3.4 unit cells of LAO (See Reference 18)
Photoresist AZ Electronic Materials P4210
Developer AZ Electronic Materials 400K
Acetone Fisher Scientific A929SK-4
Isopropyl Alcohol Fisher Scientific A459-1
Deionized Water Fisher Scientific 23-290-065
Gold Wire DuPont 5771 1 mm diameter
Chip Carrier NTK Technologies IRK28F1-5451D

DOWNLOAD MATERIALS LIST

References

  1. Sulpizio, J. A., Ilani, S., Irvin, P., Levy, J. i Annual Review of Materials Research, in press. , (2014).
  2. Mannhart, J., Blank, D. H. A., Hwang, H. Y., Millis, A. J., Triscone, J. M. Two-Dimensional Electron Gases at Oxide Interfaces. Mrs Bulletin. 33, 1027-1034 (2008).
  3. Langer, J. S. Annual Review of Condensed Matter Physics. Interface Physics in Complex Oxide Heterostructures. , 141-165 (2011).
  4. Bogorin, D. F., Irvin, P., Cen, C., Levy, J. i Multifunctional Oxide Heterostructures. Tsymbal, E. Y., Dagotto, E. R. A., Chang-Beom, E., Ramesh, R. 13, University Press. Oxford. (2012).
  5. Granozio, F. M., Koster, G., Rijnders, G. Functional Oxide Interfaces. MRS Bulletin. 38, 1017-1023 (2013).
  6. Ohtomo, A., Hwang, H. Y. A high-mobility electron gas at the LaAlO3/SrTiO3 heterointerface. Nature. 427, 423-426 (2004).
  7. Reyren, N., et al. Superconducting interfaces between insulating oxides. Science. 317, 1196-1199 (2007).
  8. Bark, C. W., et al. Switchable Induced Polarization in LaAlO3/SrTiO3 Heterostructures. Nano Letters. 12, 1765-1771 (2012).
  9. Brinkman, A., et al. Magnetic effects at the interface between non-magnetic oxides. Nature Materials. 6, 493-496 (2007).
  10. Thiel, S., Hammerl, G., Schmehl, A., Schneider, C. W., Mannhart, J. Tunable quasi-two-dimensional electron gases in oxide heterostructures. Science. 313, 1942-1945 (2006).
  11. Cen, C., et al. Nanoscale control of an interfacial metal-insulator transition at room temperature. Nature Materials. 7, 298-302 (2008).
  12. Singh-Bhalla, G., et al. Built-in and induced polarization across LaAlO3/SrTiO3 heterojunctions. Nature Physics. 7, 80-86 (2011).
  13. Li, L., et al. Very Large Capacitance Enhancement in a Two-Dimensional Electron System. Science. 332, 825-828 (2011).
  14. Xie, Y., Hikita, Y., Bell, C., Hwang, H. Y. Control of electronic conduction at an oxide heterointerface using surface polar adsorbates. Nature Communications. 2, 494 (2011).
  15. Bark, C. W., et al. Tailoring a two-dimensional electron gas at the LaAlO3/SrTiO3 (001) interface by epitaxial strain. PNAS. 108, 4720-4724 (2011).
  16. Tra, V. T., et al. Adv Mater. 25, 3357-3364 (2013).
  17. Cronenwett, S. M., Oosterkamp, T. H., Kouwenhoven, L. P. A Tunable Kondo Effect in Quantum Dots. Science. 281, 540-544 (1998).
  18. Cen, C., Thiel, S., Mannhart, J., Levy, J. Oxide Nanoelectronics on Demand. Science. 323, 1026-1030 (2009).
  19. Kalinin, S. V., Gruverman, A. Scanning probe microscopy: electrical and electromechanical phenomena at the nanoscale. 1, Springer. (2007).
  20. Piner, R. D., Zhu, J., Xu, F., Hong, S. H., Mirkin, C. A. 'Dip-pen' nanolithography. Science. 283, 661-663 (1999).
  21. Ahn, C. H., et al. Nonvolatile Electronic Writing of Epitaxial Pb(Zr0.52Ti0.48)O3/SrRuO3 Heterostructures. Science. 276, 1100-1103 (1997).
  22. Bi, F., et al. 'Water-cycle' mechanism for writing and erasing nanostructures at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 173110 (2010).
  23. Cheng, G., et al. Anomalous Transport in Sketched Nanostructures at the LaAlO3/SrTiO3 Interface. Phys Rev X. 3, 011021 (2013).
  24. Veazey, J. P., et al. Nonlocal current-voltage characteristics of gated superconducting sketched oxide nanostructures. Europhys Lett. 103, 57001 (2013).
  25. Veazey, J. P., et al. Oxide-based platform for reconfigurable superconducting nanoelectronics. Nanotechnology. 24, 375201 (2013).
  26. Irvin, P., et al. Anomalous High Mobility in LaAlO3/SrTiO3 Nanowires. Nano Letters. 13, 364-368 (2013).
  27. Salaita, K., et al. Massively Parallel Dip–Pen Nanolithography with 55 Two-Dimensional Arrays. Angewandte Chemie. 118, 7378-7381 (2006).
  28. Li, S., et al. Parallel Conductive-AFM Lithography on LaAlO3/SrTiO3 Interfaces. Ieee T Nanotechnol. 12, 518-520 (2013).
  29. Cen, C., Bogorin, D. F., Levy, J. Thermal activation and quantum field emission in a sketch-based oxide nanotransistor. Nanotechnology. 21, 475201 (2010).
  30. Bogorin, D. F., et al. Nanoscale rectification at the LaAlO3/SrTiO3 interface. Applied Physics Letters. 97, 013102 (2010).
  31. Cheng, G., et al. Sketched Oxide Single-Electron Transistor. Nature Nanotech. 6, 343-347 (2011).
  32. Joshua, A., Ruhman, J., Pecker, S., Altman, E., Ilani, S. Gate-tunable polarized phase of two-dimensional electrons at the LaAlO3/SrTiO3 interface. PNAS. 110, 9633 (2013).
  33. Irvin, P., et al. Rewritable Nanoscale Oxide Photodetector. Nature Photon. 4, 849-852 (2010).
  34. Ma, Y., et al. Broadband Terahertz Generation and Detection at 10 nm Scale. Nano Letters. 13, 2884-2888 (2013).

Tags

भौतिकी अंक 89 आक्साइड nanostructures; nanoelectronics; अर्धचालक; LaAlO
लेखन और आक्साइड nanostructures की कम तापमान विशेषता
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Levy, A., Bi, F., Huang, M., Lu, S., … More

Levy, A., Bi, F., Huang, M., Lu, S., Tomczyk, M., Cheng, G., Irvin, P., Levy, J. Writing and Low-Temperature Characterization of Oxide Nanostructures. J. Vis. Exp. (89), e51886, doi:10.3791/51886 (2014).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter