Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
JoVE Journal Engineering
Click here for the English version

Engineering

Silicon metal-oxide-semiconductor kvanteprikker for Single-elektron Pumping

Published: June 3, 2015 doi: 10.3791/52852
Automatic Translation
1, 2, 1, 1, 2, 1
1School of Electrical Engineering & Telecommunications, University of New South Wales, 2QCD Labs, COMP Centre of Excellence, Department of Applied Physics, Aalto University

Protocol

Merk: Denne protokollen beskriver prosedyrer som brukes til å dikte, pakke og teste single-elektron pumper basert på silisium MOS QD teknologi. Trinnene diskutert i underavsnitt 1 og 2 er utført i en ISO5 renrom, mens de av § 3 er utført i ISO6 laboratorier. Omgivelsesbetingelser kontinuerlig kontrollert. Nominelle verdier for temperatur og fuktighet blir satt til 20 ± 1 ° C og 55% ± 5%, respektivt.

1. microfabrication

  1. Feltet Oxide
    1. Rens wafer ved nedsenkning i det følgende: piranha ets (10 min), avionisert (DI) vann (10 min), RCA-2-oppløsning (175 ml avionisert vann, 30 ml HCl, H 2 O 2 30 ml ved 100 ° C i 10 min), deionisert vann (5 min), hydrofluor (HF) syre fortynnet i vann 10: 1 (10 sek), DI-vann (10 min). Bruk beskyttende plagg når du håndterer HF (dvs. briller, PVC forkle, og PVC hansker). Fortsett i den angitte rekkefølgen.
    2. Plasser waferoksydasjon i ovn ved 900 ° C og oksidere i trinn som følger: tørr O 2 (10 min), våt O 2 (40 min), tørr 2 O (10 min), N2 (15 min).
  2. Ohmske Kontakt
    1. Utføre fotolitografi og etse oksid.
      1. Innskudd noen få nm tykt lag av klebefremmende heksametyldisilazan (HMDS) på skivens overflate som følger: pre-bake på en varmeplate ved 110 ° C i 1 min, hell ~ 50 ml HMDS i et glassbeger, plassere begeret og skiven i vakuumkammeret og evakuere vente på 2 min.
      2. Spinne en 2-4-mikrometer tykt lag av fotoresist på både foran og bak sider av wafer (3,000-5,000 rpm, 25-40 sek avhengig av ønsket tykkelse).
      3. Utsettes for ultrafiolett lys i maske aligner (10 mW / cm 2 for 4-10 sek etter motstå tykkelse). Post-bake på en varmeplate ved 110 ° C i 1 min.
      4. Utvikle for 1-2 min, deretter spyles i avionisert vann. Utfør O 2 plasma etch i 20 min (trykk = 340 mTorr; hendelsen strøm = 50 W; reflektert effekt <1 W).
      5. Etch oksyd i bufret HF-syreløsning (15: 1, 4-5 min, etsehastigheten ≈ 20 nm / min ved 30 ° C). Skyll i deionisert vann (5 min). Føn med N2.
    2. Fjern fotoresist ved nedsenkning i aceton. Skyll i isopropanol (IPA), deretter blåse tørt med N2.
    3. Plasser platen i ovn ved 1000 ° C med fosforkilde (N2 strømning i 30-45 minutter, avhengig av ønsket densitet doping).
    4. Fjern forurensede oksydlag med HF-syre fortynnet i vann (10: 1, 3-4 min, etsehastigheten ≈ 40 nm / min ved 30 ° C), skyll i deionisert vann (10 min).
    5. Oksidere som i 1.1.2.
  3. Gate Oxide
    1. Gjenta trinn 1.2.1 og 1.2.2.
    2. Plasser platen i egen ovn ved 800 ° C og oksidere i trinn som følger: tørr O 2 (10 min), dichloroethylene + O 2 (20 min), tørr O 2 (10 til 30 min avhengig av ønsket oksydtykkelse), N2 (15 min).
  4. Ohmske Kontakt Metallisering
    1. Gjenta trinn 1.2.1.
    2. Plasser platen i elektronstrålefordamper. Fordampe 100 nm av aluminium på 0,2-0,5 nm / sek og 5 x 10 -6 Torr.
    3. Bløtplaten i N-metyl-2-pyrrolidon (NMP) på varmeplaten ved 80 ° C i 1 time for å løfte av metallet. Bruk ultralyd agitasjon om nødvendig. Skyll i IPA i 2 min. Føn med N2.
    4. Anneal i formeringsgass ved 400 ° C i minst 15 min.

2. Nanofabrication

  1. Wafer Dicing
    1. Spin enhver motstå på skiven til å virke som beskyttende belegg (type polymer og spinneparametre er irrelevant på dette stadium).
    2. Bruk diamant spissen dicer å kutte wafer i individuelle chips av ~ 10 x 2 mm 2.
  2. Rengjøring
    1. Sug i NMP i 1 time på kokeplaten ved 80 ° C, og skyll i IPA i 2 min. Føn med N2.
    2. Utfør O 2 plasma etch i 5 min (Hendelsen makt = 50 W; reflektert effekt <1 W).
    3. Spinne rent med aceton og IPA (7500 rpm, 30 sek)
  3. Justeringsmerker mønster
    1. Spin polymetylmetakrylat (PMMA 950K) A4 motstå (5,000-7,500 rpm, 30 sek avhengig av ønsket tykkelse). Typisk arbeids tykkelse ≈ 150-200 nm. Bake resisten på en varmeplate ved 180 ° C i 90 sek.
    2. Gjennomføre e-beam litografi. Bruk følgende skrive vilkår: bjelke energi = 30 keV, strålestrømmen ≈ 30 Pa, område dose ≈ 500-650 mikrochipen / cm 2, avhengig av markører størrelse og motstå tykkelse.
    3. Utvikle resisten i en løsning av metylisobutylketon og IPA (1: 3) for 40 til 60 sekunder, og deretter skylles i IPA i 20 sekunder. Føn med N2 pistol.
    4. Stedchip i elektronstrålefordamper. Fordampe 15 nm Ti og 65 nm fra Pt på 0,2-0,4 nm / sek og 5 x 10 -6 Torr.
    5. Løft av metall som i trinn 1.4.3.
    6. Rene chip som i trinn 2.2.2-2.2.3.
  4. Gate mønster
    1. Spin motstå som i 2.3.1.
    2. Gjennomføre e-beam litografi. Bruk følgende skrive betingelser for høyoppløselige funksjoner: bjelke energi = 30 keV, strålestrømmen ≈ 30 Pa, område dose ≈ 500-700 mikrochipen / cm 2. Skriv vilkår for lav oppløsning funksjoner: bjelke energi = 15 keV, strålestrømmen ≈ 10 nA, område dose ≈ 400-600 mikrochipen / cm 2.
    3. Utvikle motstå som i 2.3.3.
    4. Plasser brikken i termisk fordamperen. Fordampe Al på 0,1-0,4 nm / sek og 1-9 x 10 -6 mbar. Target tykkelse varierer i henhold til antall lag, slik som vist i Figur 2B (25-35 nm for Layer 1, 45-65 nm for lag 2, 75 til 90 nm for Layer 3).
    5. Løft av metall som i trinn 1.4.3.
    6. Utfør Al oksydasjon på en varmeplate ved 150 ° C i 5-10 min.
    7. Rene chip som i trinn 2.2.3.
    8. Gjenta trinn 2.4.1-2.4.7 to ganger for å realisere 3-lags gate stabelen.

3. Device Emballasje

  1. Dice chip som i trinn 2.1
  2. Skyll de resulterende mindre brikker i aceton og IPA i 2 min.
  3. Lim et individuelt stykke til et kretskort (PCB) med PMMA A5. Vent 2 min for den tørke. Alternativt, for å styrke termalise, bruke sølv epoxy.
  4. Laste PCB på en kile bønder og fortsette med ledninger.

4. Enhets Integrity Tester

  1. Monter PCB-holdige kablet enhet på en dukkert probe.
  2. Koble de elektriske linjer av PCB til de av dip probe.
  3. Sett sonden inn i en beholder inneholdende flytende helium. Fortsett sakte for å unngå overdreven helium bolje-off.
  4. For hver enhet port, kobler det tilsvarende rom-temperatur elektrode av proben til en kilde-måleenhet, samtidig som de andre portene jordet. Sett compliance strøm til noen nA. Feie spenningen fra null til 1,5 V i trinn på 0,1 V, måle og registrere den gjeldende.
  5. Koble hver gate linje til en batteridrevet variabel likestrømskilde, kilden linje til den innebygde ac spenningskilde en lock-forsterker, og avløpet linjen til inngangsporten til lock-forsterker.
  6. Mål kilde for å drenere ledningsevne for forskjellige portspenning konfigurasjoner (se figur 4).
    1. Globalt rampen opp spenninger påført porter BL, BR, PL, SL og DL, ved å holde C1 og C2 porter jordet. Spill de "turn-on 'maskinkjennetegn.
    2. Individuelt rampe ned hver gate spenning og registrere portene "pinch-off 'karakteristikker.
    3. Juster gate spenninger mot elektrostatisk definere en quantum prikk ved å sette spenning på BL og BR (PL, SL og DL) mindre (større) enn turn-on spenninger. Spill de Coulomb blokade egenskaper.

Representative Results

Device Fabrication

Den innledende microfabrication prosess (sub-seksjon 1 i protokollen) blir utført på en kommersiell 4-tommers høyrent silisium wafer (n-type doping konsentrasjon ≈ 10 12 cm -3; resistivitet> 10 kΩcm; tykkelse = 310-340 mikrometer ). Målet er å realisere underlaget som port elektrodene vil bli deponert. Dette substratet er laget av en indre region avkortet med feltoksid (trinn 1.1), et N + region avkortet med feltoksid (trinn 1.2), en indre region avkortet med høy kvalitet port oksyd (trinn 1.3), og en metallisert N + region for ohmske kontakter (trinn 1.4). Figurene 1A-D illustrerer hovedtrinnene i microfabrication prosessen. Figur 1E viser et mikroskopbilde av et substrat banen etter microfabrication. Den minimale trekkstørrelse for litografi på dette stadium er omtrent 4 mikrometer.

SiO2 oksydlag dyrket i trinn 1.1 har en nominell tykkelse av 100 nm, og anvendes som et passiveringslag. N-type områder som fungerer som ohmske ledere blir oppnådd via fosfor diffusjon. Målet doping tetthet er ca 19 til 10 oktober 20 cm -3. Den høye kvalitet SiO 2 som er selektivt vokst til å bli brukt som gate dielektrikum har en nominell tykkelse på 5 nm. Målet grensesnittet feiltetthet er <10 10 eV -1 cm 2 ved midten av spalten. En dedikert og hensikt bygget trippel vegg ovn brukes for denne prosessen. Dette systemet er konstruert for å minimalisere forurensning fra tungmetallioner og mobile alkali-ioner, samt hindre fuktighet fra å diffundere inn i oksidasjonskammeret. For å danne de elektriske kontakter, blir aluminium elektrodene avsettes via fordampning elektronstråle på en del av N-type regioner.

Den nanofabrication prosess (se pkt 2) utføres på chip substrAtes innhentet av dicing wafer behandlet i trinn 1. Målet er å realisere nano-skala gate elektroder som brukes til elektro definere MOS QDS. Hver nanofabrication run produserer vanligvis 10-15 komplette utstyrsprøver. Scanning elektronmikroskop (SEM) avbildning av 1-2 enheter per batch blir vanligvis utført for å bekrefte at eBl litografi fasene har vært vellykket. Siden SEM avbildning kan injisere ladninger i substratet eller i de metalliske portene og forårsake lekkasjer, er det bare et lite antall enheter som kontrolleres på denne måten, mens resten er elektrisk testet. Minimum trekkstørrelse for litografi på dette stadium er omtrent 35 nm. For å oppnå en god jevnhet i de avsatte filmene Al, blir metallet fordampes med så lave som noen få Ångstrøm / sekund, mens underlaget er montert på en roterende scene. Dette ble holdt ved RT, og det Al kornstørrelse er anslått til å være på ca. 20 nm. Figur 2A illustrerer hovedtrinnene i den nanofabricatioN prosessen. Figur 2B viser et SEM-bilde med hvilken den korrekte definisjonen av portelektrodene er bekreftet. Generelt tas det sikte på å realisere disse portene som direkte definerer QD (BL, BR og PL) med minst mulig trekkstørrelse. Derimot, kan disse portene brukes til å definere elektron reservoarer (DL og SL) har større dimensjoner for å unngå utilsiktet diskretisering av energinivået i ledningene. De nano-skala Ti / Pt markører realisert i trinn 2.3 brukes som referanse for konsistent justering av de tre lagene av porter. Platina er valgt for sin utmerket kontrast i forhold til SiO2 i overflaten av e-stråle. Titanium brukes til å forbedre vedheft.

I alle ledd i fremstillingsprosessen, er karbon-fiber-tip pinsett brukes til å håndtere chips, for å redusere sannsynligheten for ødeleggende elektrostatisk utladning (ESD).

Til slutt, for å utføre elektriske målinger på individual-enheter, må hver brikke å spaltes i mindre biter på ca 2 x 2 mm 2 (pkt 3). Hver brikke er deretter limt til en skreddersydd PCB (Rogers R03010 lave tap dielectric) hvis pinnene er koblet til enheten elektroder gjennom Al ledninger. Wire binding utføres med en kile Bonder maskin uten oppvarming av chips. Valget av de passende bindingsparametre er basert på to hensyn. På den ene side, må ledningen bindingen å perforere den termiske Al y O x lag og gjøre god metall-mot-metall-kontakt med porten puten. På den annen side kan en overdreven mekanisk belastning resultere i en punch-trau hendelse som skader feltoksid under porten og at substrat lekkasjer. Under ledningene prosessen, er bruken av et antistatisk armbånd tilrådelig å forhindre ESD. I figur 3 er en brikke med seks enkeltheter limt på kretskortet.

Enhet integritet tester

Before lasting en enhet til en mK temperaturmåling plattform som en utvanning kjøleskap, er foreløpige elektriske tester utført på 4,2 K for å sjekke integriteten av prøven (se pkt 4 i protokollen). For dette formål blir PCB innsatt i en oksygenfri kobber kabinett og er montert på en dip probe, som blir til slutt dyppes i flytende He.

Den første testen er typisk en lekkasjetesten som utføres i rekkefølge på hver port. En kilde-måleenhet er forbundet med en individuell port elektrode, mens de andre er jordet. Spenningen er trappet opp til 1,5 V, og strømmen blir målt ved kilden. Innenfor dette spenningsområde, er en skikkelig arbeids gate ikke ment å gjennomføre, fordi SiO 2 lag isolerer metall fra silikonsubstratet og Al y O x isolerer overlappende porter. Vanligvis er oxide sammenbrudd kjent for å oppstå for spenninger større enn ~ 4 V, avhengig av enheten geometri og oksyd thickness. Derfor, hvis det er funnet strømmen i løpet av testen, er det sannsynlig at minst en av de oksydsjikt er skadet og enheten må kasseres. Vanligvis er mindre enn 10% av portene viser lekkasjer. Utbyttet er kjent for å bli påvirket av den plane forlengelse av porten elektrodene. Spesielt er større overlapping av portene med porten oksyd regionen jo mer sannsynlig vil det være å ha port-til-substrat lekkasjer. Likeledes vil jo større overlapping mellom portene fra forskjellige lag jo mer sannsynlig er forekomsten av gate-til-port-lekkasjer være. Den siterte Utbyttet er relevant for porter som opptar et areal på ca 50 mikrometer 2 på den tynne oksid og med mellomlag lapper på ca 0,5 mikrometer to.

Når enheten har passert den første lekkasjetest, er kilden og avløp kontakter koblet til en lock-in forsterker og portene til et modulært kontrollerbar spenning batteri rack. I denne konfigurasjonen er enheten slått on av globalt ramping opp alle gate spenninger samtidig. Deretter er hver gate spenning separat trappet ned mens du holder de andre på høye spenninger å verifisere evne individuelle porter å klype seg gjeldende. Figur 4A viser representative spor av disse målingene. Fraværet av enten en kilde-drain ledningsveien eller enkelte gate pinch-off er ofte en indikasjon på noen type gate skader som gate eksplosjon eller metall diskontinuitet.

Til slutt blir kilde-drenstrømmene måles som en funksjon av kilde-sluk skjevhet og stempelet portspenning for å observere signaturen til Coulomb blokade 16 (se figur 4B).

Målinger

Når en egnet innretning er funnet, blir den fjernet fra væsken Han fartøyet, og tørket med en varmepistol for å unngå dannelse av fuktighet som kan forårsake ESD. Til slutt blir den overført til en fortynning kjøleskap.

<p class = "jove_content"> er Forsøkene utføres i en selvlaget plast fortynning kjøleskap med en base temperatur på ca 100 mK. Kryostaten er i et vakuumkammer nedsenket i en 4,2 K heliumbadet. De elektriske linjer er termaliseres ved en K potten som også anvendes for å kondensere den innkommende 3He damp. I blandekammeret, muliggjør den endoterme overføringen av 3He atomene fra 3He-rik fase inn i den fortynnede fase 3He-systemet for å oppnå en basistemperatur på ca. 100 mK.

Som vist i figur 5, er kjøleskapet utstyrt med 20 dc linjer og 3 RF linjer som brukes til å koble de romtemperert elektronikk til enheten ved lav temperatur. Fem av dc linjene er Thermocoax kabler og 15 er vridd pair vevstol ledninger. Disse linjene kobler portelektrodene av prøven til batteridrevne likestrømspenningskilder. Spenningsdelere ved RT blir brukt til å redusere elektrisk støy på individuelle porter. RF-linjene er halvstivt koaksialkabler som er dempet med 10 dB ved 4 K for å redusere termisk støy og dc blokkert ved RT. Disse linjene er koplet til den koplanare bølgeledere av retningsendrer Tees på PCB.

En lav-støy transimpedansforsterker og en digital multimeter blir benyttet for å måle den strøm som genereres av pumpen. Elektronikken er koplet til enheten via batteridrevne optoisolators for å hindre dannelse av jordsløyfer. De RF-drivsignal blir produsert ved en vilkårlig bølgeformgenerator hvis jording er isolert fra en av kryostaten via en DC blokkomponenten (se figur 5).

PCB inneholder 16 rene dc linjer og 4 favorisering tee linjer som brukes til å kombinere DC og AC spenning ved lav temperatur. Som vist i figur 3B, er RC diskrete komponenter som brukes for å realisere den T-kopling (R = 100 kohm, C = 10 nF) og 50 Ω-matchet integrerte koplanare bølgeledere anvendes for overføring av høyfrekvente signaler.

e_content "> Når enheten er på MK temperatur, blir portspenninger reguleres slik at enkelt-elektron belegg i QD er oppnådd. Spesielt er tunnel barrierer dannet under portene BL og BR, og en elektron akkumulering lag er induseres under porter PL, SL og DL. For dette formål er barriereportspenninger blir satt under sin turn-on-verdier, mens akkumulering portene er polarisert i en større-enn-turn-on spenning. På denne måte en QD er dannet ved porten PL og dens plane forlengelse styres via porter C1 og C2 som har spenninger holdes under sin turn-on-verdier for å fremkalle elektrostatisk innesperring. Deretter blir de RF-signaler slått på til periodisk å modulere gjennomsiktigheten av tunnelen barrieren (e), og den elektrokjemiske potensialet av dot. Single-elektron pumping er oppnådd med enten en eller to sinusformede drivspenninger. I tilfelle av en-signal stasjon, blir drivsignalet tilført porten BL til å modulere potensialet av tunnelen barriere ved venstre -side avQD. I tilfellet av to-signal stasjon, er strøm eksitasjoner påført porter BL og PL for å modulere potensialene for både den venstre barriere og QD ved samme frekvens, men med forskjellige faser og amplituder. Disse ekstra frihetsgrader tillater en å styre retningen av elektronoverføring 13. En iterativ prosess er vanligvis nødvendig for å tune de viktigste eksperimentelle parametre (dvs. rf kjøretur signalamplituder / faser og dc gate spenninger) og oppnå optimal nåværende kvantisering. Legg merke til at ingen av de to pumping protokoller trenger en drain-source skjevhet å utføre lade overføringer. Følgelig er source og drain-elektrodene jordes under pumpeoperasjonen. Figur 6 viser den karakteristiske gjeldende vidder ved heltallige multipler av ef oppnås ved å anvende en to-signal sinusformet driv til inngangen barrieren (BL) og stempelet (PL) gate. Disse data er tatt ved en forholdsvis lav kjøre frekvens (10 MHz) der t Søking av parameterne kan utføres raskt. I praksis er det ønskelig å drive pumpen på flere hundre MHz, typisk krever en meget finere parameteroptimalisering 13.

Figur 1
Figur 1. microfabrication. (A) Skjematisk illustrasjon av hovedtrinnene i microfabrication. Tegneserier er ikke tegnet i målestokk. (B) Realisering av en dopet region for ohmske kontakter. (C) Realisering av gate oksid. (D) metallisering av ohmske kontakter. (E) Mikroskopisk bilde fra et felt på en brikke etter at microfabrication prosessen er fullført. Feltstørrelse er 1,2 x 1,2 mm 2. Klikk her for å se en større versjon av dette tallet.

telt "fo: keep-together.within-side =" always "> Figur 2
Figur 2. Nanofabrication. (A) Fabrication prosessen for individuelle gate lag. Tegneserier er ikke tegnet i målestokk. (B) Et 3-lags gate nanostrukturen som brukes for ladning pumpe eksperimenter. Venstre: SEM-bilde av en anordning som ligner den som brukes for målingene. Høyre:. Skjematisk tverrsnitt av enheten over X-cut og Y-cut Klikk her for å se en større versjon av dette tallet.

Figur 3
Figur 3. Elektriske forbindelser til prøven. (A) Oppsett av kretskortet. (B) forstørrelse av et område av PCB med en bias-tee (venstre) etd ekvivalent krets (høyre). (C) En brikke med seks enkeltfelt limt på brikken holderen og obligasjons ledninger for elektrisk tilkobling til PCB. (D) Mikroskopisk bilde av en person banen etter nanofabrication. (E) SEM bilde av porten layout på midten av porten oksid regionen. Klikk her for å se en større versjon av dette tallet.

Figur 4
Figur 4. Foreløpige tester. (A) kilde-sluk vekselstrøm (root mean square) som en funksjon av forskjellige portspenninger. Spor er målt med en lock-in forsterker med 50 uV RMS eksitasjon ved 113,17 Hz. For enkelte gate spenning sporer de rester gate spenningene fastsatt til 2,0 V, unntatt for V C1 = <em> V C2 = 0.0 V. (B) Farger av kilde-drenstrømmene som en funksjon av stempelportspenningen og kilde-sluk forspenning. V SL = 1,5 V, V DL = 1,15 V, V BL = 0,78 V, V BR = 0,85 V, V C1 = V C2 = 0,0 V. Klikk her for å se en større versjon av dette tallet.

Figur 5
Figur 5. Skjematisk av måleoppsettet. Tjue dc linjer (grønn) og tre koaksiale rf linjer (svart) koble RT elektronikk til PCB. Avløpet fra pumpen (purpur) er forbundet med en transimpedansforsterker og til en digital multimeter via en optoisolator, mens kilden kontakt (rødt) er jordet. Separate bakken tilkoblinger (ier oppgitte med forskjellige symboler) brukes for elektronisk instrumentering og kryostaten elektriske linjer. Klikk her for å se en større versjon av dette tallet.

Figur 6
Figur 6. Current kvantisering. Pumpet strøm som en funksjon av V PL for to-sinusformet signal drive ved f = 10 MHz tilført porter BL og PL. Faseforskjell = 49 grader, V RF PL = V RF BL = 0,31 V pp. Den ideelle plasseringen av pumping fjellviddene heltallsmultipler av ef er vist som røde horisontale linjer. Klikk her for å se en større versjon av dette tallet.

Discussion

Av protokollen angitt i dette dokumentet beskriver teknikker for å fremstille silisium MOS QDS, så vel som de eksperimentelle prosedyrer for å teste deres funksjonelle integritet og drive dem som enkelt elektron pumper. Bemerkelsesverdig ved å skreddersy porten design, fabrikasjon den samme prosess kan anvendes for å fremstille apparater som er egnet for quantum bit avlesning og kontroll 17, samt lade pumpe 12,13. Vi merker oss at mange av de prosessparametre som er oppgitt i denne artikkelen kan variere, avhengig av fabrikasjons verktøyene som brukes (kalibrering, merke eller modell), så vel som av typen av silisium substrat (tykkelse og bakgrunnsdopetetthet). Mengder så som litografi eksponeringsdose eller utviklingstid, etsing eller oksydasjon varighet, må være nøye kalibrert og testet for å sikre en pålitelig utbytte. Videre er det viktig å unngå kryssforurensning som oppstår ved bruk av de samme fremstillingsverktøy for forskjellige prosesser. For dette formål er en rekke crerkritisk trinn utføres med utstyr utelukkende dedikert til silisium bearbeiding som metallfordampere, oksygen ovner og HF bad.

Mer generelt er silisium tegne en økende interesse som materiale av valget for å realisere ladepumper 18-20. Dette er delvis på grunn av den attraktive perspektivet med å implementere en ny kvante-basert elektrisk strøm standard med en industri-kompatibel silisium prosessen. Dette vil dra nytte av godt etablerte og pålitelige integrasjons teknikker for skalerbarhet, parallellisering og kjøring overhead. Viktigere, en full komplementær MOS (CMOS) teknologi, uten tradisjonelle metall som gate materiale, har vist sterkt redusert bakgrunnslade svingninger i enkelt elektron enheter 21. Slike svingninger kan være skadelig i å oppnå metrologiske nøyaktighet.

Protokollen diskutert her er begrenset til realisering av MOS nano-enheter med metall porter. Derfor, for å achiehar full industriell kompatibilitet og redusere lade svingninger, vil det være nødvendig å endre port avsetning teknikker og bruker svært dopet polykrystallinsk silisium som gate materiale.

I konklusjonen, har MOS QD pumpene diskutert her nylig kombinert den teknologiske fordelen av silisium med svært god ytelse i form av nøyaktige nåværende generasjon 13. Dette stammer fra høy fleksibilitet av design og fabrikasjon prosess som tillater en å stable flere gate lag som fører til en kompakt og allsidig system. Den resulterende fint tunability av elektrosperring av prikken sammen med potensial til å redusere bakgrunnslade svingninger setter scenen for å overvinne hovedutfordringene observert i andre halvledere pumper 22,23.

Disclosures

Forfatterne har ingenting å avsløre.

Acknowledgments

Vi takker KY Tan, P. Se og GC Tettamanzi for nyttige diskusjoner. Vi erkjenner økonomisk støtte fra det australske forskningsrådet (Grant No. DP120104710), Finlands Akademi (Grant No. 251748, 135794, 272806) og støtte fra Australian National Fabrication Facility for enheten fabrikasjon. AR erkjenner økonomisk støtte fra University of New South Wales Early Career Researcher Grant ordningen. Bestemmelsen av anlegg og teknisk støtte ved Aalto University at Micro Nanofabrication Centre er også anerkjent.

Materials

Name Company Catalog Number Comments
Silicon wafers TOPSIL 4 inch
Electron-beam lithography machine Raith gmbh Raith 150two
E-beam resist  MicroChem gmbh PMMA
Photoresist MicroChem gmbh nLOF2020
Mask aligner Quintel Q6000
Photoresist developer MicroChem gmbh AZ826MIF

DOWNLOAD MATERIALS LIST

References

  1. Sze, S. M. Physics of Semiconductor Devices. , Wiley. Interscience, NY. 505-566 (1969).
  2. Moore, G. E. Cramming More Components onto Integrated Circuits. Electronics. 38, 114-117 (1965).
  3. Voisin, B., et al. Few-Electron Edge-State Quantum Dots in a Silicon Nanowire Field-Effect Transistor. Nano Lett. 14 (4), 2094-2098 (2014).
  4. Asenov, A., Brown, A. R., Davies, J. H., Savas, K., Slavcheva, G. Simulation of Instrinsic Parameter Fluctuations in Decananometer and Nanometer-Scale MOSFETs. IEEE Trans Electron Devices. 50 (9), 1837-1852 (2003).
  5. Zwanenburg, F. A., et al. Silicon Quantum Electronics. Rev. Mod. Phys. 85 (3), 961-1019 (2013).
  6. Ladd, T. D., et al. Quantum computers. Nature. 464 (7285), 45-53 (2010).
  7. Piquemal, F. Genevès, G. for a direct realization of the quantum metrological triangle. Metrologia. 37 (3), 207-211 (2000).
  8. Angus, S. J., Ferguson, A. J., Dzurak, A. S., Clark, R. G. Gate-Defined Quantum Dots in Intrinsic Silicon. Nano Lett. 7 (7), 2051-2055 (2007).
  9. Gonzalez-Zalba, M. F., Heiss, D., Podd, G., Ferguson, A. J. Tunable aluminium-gated single electron transistor on a doped silicon-on-insulator etched nanowire. Appl. Phys. Lett. 101 (10), 103504-103501 (2014).
  10. Lim, W. H., et al. Observation of the single-electron regime in a highly tunable silicon quantum dot. Appl. Phys. Lett. 95 (24), 242102-242103 (2009).
  11. Yang, C. H., et al. Spin-valley lifetimes in silicon quantum dots with tunable valley splitting. Nat. Commun. 4 (2069), (2013).
  12. Chan, K. W., et al. Single-electron shuttle based on a silicon quantum dot. Appl. Phys. Lett. 98 (21), 212103-212101 (2011).
  13. Rossi, A., et al. An accurate single-electron pump based on a highly tunable silicon quantum dot. Nano Lett. 14 (6), 3405-3411 (2014).
  14. Pekola, J. P., et al. Single-electron current sources: Toward a refined definition of the ampere. Rev. Mod. Phys. 85 (4), 1421-1472 (2013).
  15. Giblin, S. P., et al. Towards a quantum representation of the ampere using single electron pumps. Nat. Commun. 3, 930 (2012).
  16. Kouwenhoven, L. P., Austing, D. G., Tarucha, S. Few-electron quantum dots. Rep. Prog. Phys. 64 (6), 701-736 (2001).
  17. Veldhorst, M., et al. An addressable quantum dot qubit with fault-tolerant control fidelity. Nat. Nanotech. 9 (12), 981-985 (2014).
  18. Fujiwara, A., Nishiguchi, K., Ono, Y. Nanoampere charge pump by single-electron ratchet using silicon nanowire metal-oxide-semiconductor field-effect transistor. Appl. Phys. Lett. 92 (4), 042102-1-042102-3 (2008).
  19. Jehl, X., et al. Hybrid Metal-Semiconductor Electron Pump for Quantum Metrology. Phys. Rev. X. 3 (2), 021012-1-021012-7 (2013).
  20. Tettamanzi, G. C., Wacquez, R., Rogge, S. Charge pumping through a single donor atom. New J. Phys. 16 (6), 063036-1-063036-17 (2014).
  21. Koppinen, P. J., Stewart, M. D., Zimmerman, N. M. Fabrication and Electrical Characterization of Fully CMOS-Compatible Si Single-Electron Devices. IEEE Trans Electron Devices. 60 (1), 78-83 (2013).
  22. Fletcher, J. D., et al. Stabilization of single-electron pumps by high magnetic fields. Phys. Rev. B. 86 (15), 155311-1-155311-6 (2012).
  23. Kataoka, M., et al. Tunable Nonadiabatic Excitation in a Single-Electron Quantum Dot. Phys. Rev. Lett. 106 (12), 126801-1-126801-4 (2011).

Tags

Engineering fysikk Silicon Quantum Dots Quantum Justervesenet Nanoelektronikk Charge Pumping
Silicon metal-oxide-semiconductor kvanteprikker for Single-elektron Pumping
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Rossi, A., Tanttu, T., Hudson, F.… More

Rossi, A., Tanttu, T., Hudson, F. E., Sun, Y., Möttönen, M., Dzurak, A. S. Silicon Metal-oxide-semiconductor Quantum Dots for Single-electron Pumping. J. Vis. Exp. (100), e52852, doi:10.3791/52852 (2015).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter