Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
JoVE Journal Engineering
Click here for the English version

Engineering

微細加工を用いたイオンを捕集する実験方法表面イオン トラップ

Published: August 17, 2017 doi: 10.3791/56060
Automatic Translation
1, 1, 2, 1, 2
1ISRC/ASRI, Department of Electrical and Computer Engineering, Seoul National University, 2Quantum Tech. Lab, SK Telecom

Summary

部屋の温度環境でイッテルビウム イオンをトラップの詳細な実験手順と同様に、表面のイオン トラップの微細加工方法を提案します。

Abstract

四重極ポール トラップに捕捉されたイオンは、量子情報処理を実装する厳密な物理的な候補の一つを考慮しています。これは彼らの長いコヒーレンス時間と操作および個々 の量子ビット (キュービット) を検出する彼らの機能のためです。近年、微細加工表面イオン トラップは大規模統合量子ビットのプラットフォーム用のより多くの注意を受けています。微小電気機械システム (MEMS) の技術を使用してイオン トラップの微細加工方法について述べる、14 μ m の厚さの誘電体層と金属の作製法を含む誘電体の層の上に構造物をオーバー ハングします。また、イッテルビウム (Yb) 同位体 174 (174Yb+) を用いたイオン 369.5 のトラップ実験手順 399 nm nm、935 nm ダイオード レーザーの説明と。これらの方法およびプロシージャを含む多くの科学と工学の分野や詳細な実験手順最初稿します。本稿で説明した方法は、同位体 (171Yb+) 171 Yb イオンの捕捉し、量子ビットの操作に簡単に拡張することができます。

Introduction

ポール トラップすることができます静的な電界と電気のさまざまなフィールド無線周波数 (RF) で振動の組み合わせを使用して、空の領域でのイオンを含む荷電粒子を閉じ込めるし、トラップに閉じ込められたイオンの量子状態を測定することができ、1,2,3を制御します。このようなイオン トラップはもともと光時計と質量分析法4,5,6など、正確な計測アプリケーション開発されました。近年、これらのイオン トラップも検討されている積極的に超高で理想的な絶縁, 長いコヒーレンス時間などイオンの望ましい特性に起因する量子情報処理を実装するための物理プラットフォームとして真空 (UHV) 環境と個々 の量子ビット操作7,8,9,10の可能性。以来 Kielpinskiら。11 1312,トラップ ジャンクション、マルチゾーン トラップ チップ142 d 配列など、表面トラップの様々 なタイプの量子コンピューターの開発に使用できるスケーラブルなイオン トラップを提案トラップ1516,17,,は、半導体プロセスから派生した微細加工方法18,19,20,21 を使用して開発されています。.大規模量子情報処理システムの表面に基づいてトラップもされては、22,23,24を説明します。

微細加工表面イオン トラップを用いたイオンをトラップする実験方法を提案する.具体的には、表面のイオン トラップとイオンをトラップする加工のトラップを使用する詳細な手順を製造するための手順を説明します。さらに、実験システムをセットアップし、イオンをトラップの様々 な実践的なテクニックの詳細な説明は、補足文書に備わります。

Microfabricating のための方法論表面イオン トラップは、ステップ 1 で与えられます。表面のイオン トラップの簡略図を図 1に示します。横断面の電極に適用される電圧によって生成される電場も25のとおりです。RF 電極のペアに RF 電圧を適用すると、他のすべての電極が RF グラウンド; で保たれてRF 電圧によって生成されたポンデラモーティブ潜在的な26は、ラジアル方向にイオンを閉じ込めた。RF 電極外複数直流電極に直流 (DC) の電圧は、長手方向にイオンを閉じ込めます。RF 電極間インナー レールは横断面の総合的な潜在能力の主軸を傾けるようにデザインされています。DC 電圧のセットを設計するための方法論は、補足文書に含まれます。さらに、表面のイオン トラップ チップの重要な幾何学的パラメーターの設計の詳細については、27,28,29,30,31見つけることが。

ステップ 1 で導入された製造方法は、次の側面を考慮した設計されました。まず、電極層とグラウンド層間絶縁層は層間の絶縁破壊を防ぐために十分に厚くする必要があります。一般的に、厚さは 10 μ m 以上にする必要があります。厚さの誘電体層の堆積中蒸着膜の残留応力はお辞儀基板の蒸着膜への損傷を引き起こす可能性が。したがって、残留応力を制御すると、表面のイオン トラップの製造の主要な方法の 1 つです。第二に、浮遊充満によって誘導されうる誘電体材料の散乱紫外線 (UV) レーザー、イオンのランダム シフトでターン結果に位置するためイオン位置に誘電性の表面の露出を最小限にする必要があります。露出部は、オーバー ハングの電極構造を設計することにより削減できます。それは、表面電極突出し量が典型的な実験条件32充電に耐性のあるイオン トラップが報告されています。第三に、様々 な蒸着膜を含むすべての材料は 200 ° C の約 2 週間、ベーキングに耐えることができるはずし、のすべての材料からのアウトガス量は超高真空環境に対応する必要があります。本稿で表面のイオン トラップ チップの微細加工のデザインは33、様々 な実験32,33,34、で正常に使用されていたからトラップ デザインに基づいて35. このデザインは、チップの真ん中にスロットのトラップの写真電離後である中性原子の読み込み。

イオン トラップ チップの作製後、チップはマウント、金ボンディング ワイヤを使用してチップ キャリアに電気的に接続します。超高真空チャンバーでは、チップ キャリアがインストールされます。補足資料は、トラップ チップ パッケージ、超高真空チャンバーの設計を準備するための詳細な手順を提供しています。

イオンをトラップする、実験の手順と同様に、光・電気機器の準備、手順 2 で詳しく説明します。潜在的なポンデラモーティブに捕捉されたイオン イオンの平均の運動エネルギーが増加継続的に周囲の電界の変動にさらされています。ドップラー シフトに基づくのレーザー冷却イオンの動きから余分なエネルギーを削除する使用できます。174Yb+イオンおよび中立174Yb 原子の簡略化されたエネルギー準位図を図 2に示します。174Yb+イオンのドップラー冷却すると、399 nm レーザーに中立174Yb 原子の光イオン化の必要がありますがの 369.5 nm レーザーと 935 nm レーザーを必要です。2.2 と 2.3 の手順では、これらのレーザー光イオン化のための適切な条件を検索する手順と、表面のイオン トラップ チップに合わせて効率的な方法について説明します。光/電気コンポーネントを準備した後イオンを捕集することは比較的簡単です。手順 2.4 でイオンをトラップするに実験的シーケンスが表示されます。

Protocol

1 イオン トラップ チップ パッケージの作製

  1. 表面イオン トラップ チップの微細加工。
    。 注: このセクションで説明するプロセス条件は、プロセスごとに最適なパラメーターが異なる機器の大幅異なるため、大まかな参照を提供します。温度条件は、高温プロセス、酸化など化学気相蒸着ののみ与えられます。製造プロセスは、100 mm 径のシリコン基板を使用してを実行されます。
    1. 単結晶シリコン 525 500 μ m の厚さのウェハし、15 分のピラニア溶液を使用してそれをきれいに準備
    2. 熱酸化炉管両側に 0.5 μ m 厚 SiO 2 誘電体層を形成するシリコンウエハー
      。 注: これらの層は電気地上層からシリコン基板を分離できます。湿式酸化プロセス パラメーター: O 2 6,500 sccm、N 2 流量 5,000 sccm の 7,000 の sccm の H 2 流量流量 900 ° C の温度を処理し、処理時間 4.5 h (目次を参照してください。材料 装置の細部のため).
    3. 中に熱酸化膜を保護するために低圧化学気相蒸着 (LPCVD) プロセス ( 図 3 a) を用いた基板の両側の 0.2 μ m 厚 Si 3 N 4 層の預金、 図 3 k のウェット エッチング プロセス
      。 注: LPCVD プロセスで使用されるプロセスのパラメーターは、: 30 sccm、NH 3 流量 100 sccm、785 ° C のプロセス温度と圧力 200 mTorr の H 2 SiCl 2 流量これは 40 の成膜速度による Å/分 (詳細については機器の 材料表 を参照してください).
    4. スパッタ プロセスおよび次のパラメーターを使用してウェーハ上 1.5 μ m 厚のアルミニウム/銅 (1%) の層を沈殿物: 40 sccm、2 mTorr の圧力、高周波電力が 300 W の Ar 流量
      注: この結果速成 130 Å/分 (詳細については機器の 材料表 を参照してください).
      注: この層は si 基板の高周波損失を防ぐために地面を提供しますもワイヤボンディング パッドの接触点を提供しています。1% の銅とアルミニウム合金を使用、超高真空環境を達成するために焼成の過程でのウィスカ発生を防止します。この作文はウイスカー防止に不可欠な
      5. 。
    5. ウェーハ上の 2 μ m 厚ポジ型フォトレジスト層のスピンし、パターニング パターン平面とボンディング ワイヤ パッドをシールド RF を定義します
      。 注: 2 μ m 厚膜レジストのプロセス パラメーターが: 5,000 rpm の速度をスピン、スピン時間 40 s、プリ ・ ベーク温度 95 ° C、90 プリ ・ ベーク時間 s、照射エネルギー量 144 mJ/cm 2 の開発の 60 時間 s、110 の後焼く温度° C、および 5 分の後焼く時間 (詳細については工業薬品及び装置 材料の表 を参照してください).
    6. パターン 1.5 μ m 厚アルミニウム/銅 (1%) 従来のドライ エッチング プロセス (反応性イオン エッチング (RIE) または誘導結合プラズマ (ICP) エッチング) を使用して、レイヤー、フォトレジストで模様をエッチング マスクとして 1.1.5 をステップします
      。 注: ICP エッチングを使用する必要があります次のプロセス パラメーター: BCl 3 流量 20 sccm、Cl 2 流量 30 sccm、5 mTorr の圧力と RF 電力 750 Wこれは 3,600 Å/分のエッチング速度の結果 (詳細については機器の 材料表 を参照してください).
    7. 削除手順 1.1.6 使って O 2 プラズマ灰化プロセス ( 図 3 b) で使用されるフォトレジスト
      。 注: アッシング プロセスのプロセス パラメーターが: O 2 流量 150 sccm、0.75 mTorr の圧力と RF 電力 300 W (詳細については機器の 材料表 を参照してください).
    8. プラズマ強化化学気相堆積 (PECVD) プロセス ( 図 3 c) を用いたウエハの両側の 14 μ m 厚の SiO 2 層の預金
      。 注: プラズマ CVD プロセスで使用されるプロセスのパラメーターは、: 540 sccm、350 ° C のプロセス温度と 750 W 高周波電力 1.9 Torr の圧力の SiH 4 流量これは、結果、3,000 の成膜速度 Å/分 (詳細については機器の 材料表 を参照してください)。14 μ m 厚 SiO 2 層の堆積は、最も困難なプロセスの 1 つは、さらに詳しくは、ディスカッション で
      9. 。
    9. ウェハの前面に 6 μ m 厚ポジ型フォトレジスト層のスピンし、パターニング パターンの電気的ボンディング ワイヤ パッドに直流電極を接続する穴を定義します
      。 注: 6 μ m 厚膜レジストのプロセス パラメーターが: 5,000 rpm の速度をスピン、スピン時間 40 s、プリ ・ ベーク温度 95 ° C、プリ ・ ベーク時間 5 分、900 mJ/cm 2 の照射エネルギー量の 10 分の時間を開発、後 110 の温度を焼く° C、および 5 分の後焼く時間 (詳細については工業薬品及び装置 材料の表 を参照してください).
    10. 柄 14 μ m 厚 SiO 2 層エッチング マスクとして 1.1.9 の手順でパターン化されたフォトレジストで従来の RIE プロセスを用いた基板の前面にします
      。 注: SiO 2 エッチングのプロセス パラメーターが: CHF 25 sccm, 5 sccm の CF 4 流量 50 sccm の Ar 流量, 130 mTorr の圧力と 600 ワットの高周波電力の 3 流量これは 3,600 Å/分のエッチング速度の結果 (詳細については機器の 材料表 を参照してください).
    11. は、ステップ 1.1.10 O 2 プラズマ灰化過程で使われるレジストを削除します。ウェハを浸し加熱溶媒または灰 ( 図 3) 前に超音波
      12. 。
    12. ウェーハの裏面に 6 μ m 厚ポジ型フォトレジスト層のスピンし、パターニング パターン ( 図 3j) シリコン基板の深い反応イオン エッチング (DRIE) の酸化膜ハードマスクを形成しています
      13. 。
    13. エッチング マスクとして 1.1. 12 の手順でパターン化されたパターン、14 μ m 厚 SiO 2 層従来 RIE プロセスを用いたフォトレジスト ウェーハの裏面にします
      14. 。
    14. ステップ 1.1.13 O 2 プラズマ灰化プロセス ( 図 3e) で使われるレジストを削除します
      15. 。
    15. スパッタ法を用いた電極として使用される 1.5 μ m 厚アルミニウム/銅 (1%) 層を預金します
      16. 。
    16. プラズマ CVD プロセス ( 図 3 f) を用いたウエハ 1 μ m 厚の SiO 2 層を預金します
      17. 。
    17. ウェーハ上の 2 μ m 厚ポジ型フォトレジスト層のスピンし、パターニング パターン電極を定義します
      18. 。
    18. パターン 1.5 μ m 厚アルミニウム/銅 (1%)エッチング マスクとして 1.1.17 の手順でパターン化された層と従来 ICP エッチング プロセス、フォトレジストを用いた 1 μ m 厚 SiO 2 層します
      19. 。
    19. ステップ 1.1.18 O 2 プラズマ灰化プロセス ( 図 3 g) で使われるレジストを削除します
      20. 。
    20. ウェーハ上 6 μ m 厚ポジ型フォトレジスト層のスピンし、パターニング パターン 14 μ m 厚い酸化物柱パターンを定義します
      21. 。
    21. エッチング マスクとして 1.1. 20 の手順でパターン化された従来の RIE プロセスを用いたフォトレジスト パターン、14 μ m 厚 SiO 2 層します
      22. 。
    22. ステップ 1.1.21 O 2 プラズマ灰化プロセス ( 図 3 h) で使われるレジストを削除します
      23. 。
    23. ウェーハ上 6 μ m 厚ポジ型フォトレジスト層のスピンし、パターニング パターン ロード スロットを公開しています
      24. 。
    24. SiO 2 のパターンし、従来の RIE を用いた Si 3 N 4 層処理、エッチング マスクとして 1.1.23 の手順でパターン化されたフォトレジストで
      25. 。
    25. ステップ 1.1.24 O 2 プラズマ灰化プロセス ( 図 3 i) で使われるレジストを削除します
      26. 。
    26. 柄 DRIE プロセス ( 図 3j) を用いたウエハの裏面からシリコン基板
      。 注: エッチング深さは、シリコン基板裏面からの侵入を防ぐため繰り返し測定する必要があります。ターゲット エッチング深さ約 450 470 μ m です。DRIE プロセスを 5 C 4 F 8 沈着のイテレーションを行った s、C 4 F 8 エッチ 5 の 3 s、および Si エッチングの s。C 4 F 8 堆積工程、C 4 F 8 の流量で SF 6 Ar であった 100、0.5、および 30 sccm。C 4 F 8 および Si のエッチング速度を加速するために使用する Ar C 4 F 8 の堆積工程の圧力条件を安定させるために、同じ流量にも適用されますに注意してください。C 4 F 8 のエッチングのステップ、流量はそれぞれ 0.5、50、および 30 sccm に変更されました。Si etch でステップ、0.5、100、30 sccm の流量、それぞれ使用されました。825 W とすべての手順で 23 mTorr に RF 電力と燃焼室圧力が設定されました。これらの条件のための Si エッチング速度だった for each ループ 1 μ m (詳細については機器の 材料表 を参照してください).
    27. ウエハーをダイシング マシンを使用しての 10 mm x 10 mm の部分にサイコロします
      28. 。
    28. デタッチ アセトン 5 分でそれを浸すことによって金型からダイシング テープ クリーン 10 分と 2 分のイソプロピル アルコール (IPA) が 110 で 2 分間乾かして、純水 (DI) を実行しているそれを浸すことによって死ぬ ° C
    29. エッチング エッチング 60 酸化ウェットを使用して電極のオーバー ハング構造を作製する酸化物柱のそで壁はバッファー酸化エッチング液 (BOE)、s (NH 4 F:HF = 6:1) ( 図 3 k)。DI 水を実行して 10 分と 2 分の IPA 110 で 2 分間乾かして浸漬による金型をきれい ° C
    30. 貫通スリット状イオン DRIE プロセスを使用して金型の前面から穴を読み込みします
      。 注: イオン トラップ チップの作製プロセスがこのステップ ( 図 3 l) で完了します
      31. 。

2。光、電気機器、イオンをトラップの準備

注: 捏造トラップ チップはチップ キャリアに同梱されて、チップ キャリア、超高真空チャンバーにインストールされています。このセクションがイオンをトラップ、光・電気機器を設定するための詳細を説明しますトラップ チップ パッケージを製造するため、超高真空容器を準備するための手順は、補足文書 で提供、.

  1. 電気接続の準備。
    1. 対応する DC 制御電極に電圧を適用する接続超高真空容器の裏側でフィードスルーにマルチ チャンネル デジタルからアナログ コンバーター (DAC).
      注: 図 4 トラップ チップに加わる電圧の一例を示しています。そのような物を設計するための詳細な方法 DC 電圧設定が 補足文書 で説明します
      2. 。
    2. 奥フィードスルーのオーブン ピンに電流源を接続します
      3. 。
    3. は、RF 発生器とヘリカル共振器方向性結合器を追加します。方向性結合器の出力ポートに RF 発生器からの信号を接続します。また、方向性結合器の入力ポートをヘリカル共振器の入力ポートに接続します
      。 注: この構成により 36 ヘリカル共振器からの反射電力を監視します
      4. 。
    4. ヘリカル共振器キャップの位置を調整して、反射が最低で周波数を見つけるためにジェネレーターの周波数をスキャンします。大域的極小値が見つかるまでこの手順を繰り返します
      。 注: グローバル最低周波数は共振周波数です。使用トラッキング発生器とスペクトラム ・ アナライザーのオプションまたはネットワーク ・ アナライザーで S 11 パラメーターの測定最小反射のスキャン処理が簡単します。かどうか DAC の電圧源と電流源によるオーブン電気の接続のいずれかが変更された、RF フィードスルーのインピー ダンスを変更すると、および共振周波数がシフトします
      5. 。
    5. は、RF 発生器をオフにします
      。 注意: ヘリカル共振器はトラップに高い RF 電圧を適用するときに、インピー ダンスの変化を引き起こすことができます任意の電気的接続を変更しないこと。突然インピー ダンス変化がチップのボンディング ワイヤを簡単に書き込むことができます
      6. 。
  2. 369.5 nm レーザーとイメージング システムの配置。
    1. コリメートのコリメーターを使用して光ファイバーから 369.5 nm レーザー チップの高さに光学テーブルの表面からコリメータの高さに合わせてみてください; 水平伝達ビームを作る
      2. 。
    2. は、 図 5 に示すように、超高真空チャンバーの左または右のビューポートによって、トラップ チップに向かって平行 369.5 nm 光の伝搬方向を設定します。レーザー トラップ チップ表面に平行に伝達ほぼチップの表面に触れて、it 粗く
      3. 。
    3. は、翻訳の段階で 369.5 nm レーザーの集光レンズをマウントします。チップの表面上のトラップ位置近く集中するレーザーそしてのでトラップ チップの表面に沿って伝搬集束レーザー伝播の方向に沿って焦点レンズを配置します。翻訳段階で焦点のレンズの位置を調整します。レーザ光線の焦点の位置が焦点レンズの動きに従ってください
      4. 。
    4. チップの表面 ( 図 5) からの距離を考慮した高開口イメージング レンズは、超高真空チャンバーの前に翻訳の段階でマウントされている場所です
      5. 。
    5. トラップ チップ表面 369.5 nm ビームを配置は、チップ表面からレーザー光散乱のいくつかの量があるようです
      。 注: 散乱光の結像レンズによって収集されたレンズの像面の周りのかすかなイメージになります。蛍光紙エリアが十分に暗いときでもこの画像を観察することができます一般的にします
      6. 。
    6. 蛍光用紙上のイメージがシャープになるまで結像レンズの位置を調整します
      7. 。
    7. レンズ、撮像面の位置を考慮した電子乗算荷電共役デバイス (EMCCD) 翻訳の段階でマウントされている場所を前の手順で見つけたします
      8. 。
    8. オーブンは加熱すると蒸発のオーブンからの黒体放射をブロックする EMCCD の前に赤外線 (IR) フィルターをマウントします
      9. 。
    9. マウント前に背景光を遮断する EMCCD 369.5 nm バンドパス フィルター.
    10. は、電極のレイアウトに、EMCCD のイメージを比較します。電極は、EMCCD と見ることができるまで、EMCCD とイメージ レンズの位置を調整します。結像レンズと、EMCCD の両方の画像がシャープになるまで調整します
      11. 。
    11. 識別する電極、EMCCD で表示され、期待されるトラップの場所に中心を合わせて EMCCD を配置します
      12. 。
    12. は、それはトラップの位置を通過するように 369.5 nm ビームを垂直方向に配置します。ビームの散乱を最大まで移動トラップ表面に向かってビームをビームの中心とトラップ表面間の距離を調べるにします
      。 注: ステップ 2.2.12 後、それが想定されるチップの表面にビームの中心である
      13. 。
    13. トラップ潜在的な 29 のシミュレーションから、チップ表面からのイオン トラップ位置の期待の高さを見つけます。レンズ翻訳段階のマイクロメータを使用して期待の高さによってチップ表面か 369.5 nm ビームを移動します。同じ距離で結像レンズと、EMCCD を戻る移動します。結像レンズの EMCCD マイクロメータの測定値を書き留めています
      14. 。
  3. 、399 の配置 nm と 935 の nm のレーザーとオーブン テスト
    1. 置換 369.5 nm バンドパス フィルターします 399 nm バンドパス フィルター。結像レンズのシミュレーションから 399 nm の光の焦点距離と倍率色収差に起因 369.5 nm の光の違いを見つけます。結像レンズと 399 nm、EMCCD に焦点を当てたように EMCCD の縦方向の位置を調整します
      2. 。
    2. それぞれのコリメータで、光ファイバーから配信、399 ・ 935 nm のビームをコリメートし、両方の梁を水平方向に伝播するチップの高さに合わせてファイバコリメータの高さを調整します
      3. 。
    3. は、399 nm レーザーは 369.5 nm レーザーから逆方向に伝搬するよう別のビューポートからトラップ チップ表面に向かって 399 nm ビームを合わせます。平行 399 をしよう集光 369.5 nm レーザーと nm レーザー重複します
      4. 。
    4. 935 nm コリメートのダイクロイック ミラーを使用して平行 399 nm のレーザーを組み合わせて、935 nm レーザーは共同 399 nm レーザー伝達よう 935 nm ビームに合わせます。どれだけ 2 つのビームは互いと重なっているを確認、商工会議所の入力ビーム プロファイラーまたはピンホールを使用してビームのパスに沿って梁の位置を測定する前に一時的なミラーとこれらの 2 つのビームをそらします。スペースは商工会議所と集光レンズとの間の一時のミラーを配置するために十分な小さな光のブレッド ボード; 上光のセットアップを置くことを検討します。重なりの程度は別の場所で確認できます
      5. 。
    5. は追加翻訳段階で両方のレーザの集光レンズをマウントし、ダイクロイック ミラーと一時的なミラーの焦点レンズを設定します。一時的なミラーからトラップの位置までの距離を推定し、399 nm レーザーはトラッピングの位置 ( 図 6 b) に焦点を当てているような焦点のレンズの位置を調整します
      6. 。
    6. では、399 nm レーザーのフォーカスが 935 nm レーザーの焦点と一致するかどうかを確認してください。935 nm レーザーを細かく配置 2 つの巣が重なっていない場合
      7. 。
    7. は、399 nm レーザーの経路に一時的なミラーを削除します。EMCCD を用いたチップ面上 399 nm レーザーのトレースを確認します。399 nm のレーザ光の痕跡を確認しない場合は、チップの周り 399 nm ビーム パスを移動します。また、チップ表面の画像がシャープになるまで若干チャンバーと結像レンズの間の距離を調整します
      8. 。
    8. は、それは予想されるトラップの位置を渡すようチップ表面に 399 nm ビームのトレースを合わせます。369.5 nm の光軸調整と同様に、移動散乱光の強度までチップ表面に向かって 399 nm ビームが最大化します
      9. 。
    9. は、ステップ 2.2.13 マイクロ メーターで使用される同じ高さでチップ表面か 399 nm のレーザ光を移動します。同じ距離で結像レンズと、EMCCD を戻します
      10. 。
    10. は、2.3.4 のステップ背部で使用される一時的なミラーを置きます。手順 2.3.6 を繰り返し、一時的なミラーを削除します
      。 注: 手順 2.3.10 の後 935 nm レーザーが想定されるチップの表面上のトラップの位置を通過することです
      11. 。
    11. 1 S 0 に近い 399 nm レーザーの波長を設定-174 Yb (751,526 GHz) の 1 P 1 遷移。オーブンが溢れる現在オンに Yb を自然発生して電流を徐々 に増加します
      。 注: 一般的には、補足文書 に記載された残留ガス分析器 (RGA) で見つけた同じ現在の蒸発が必ずしも起動しないので、電流値が異なる蒸発が観察されるまで。中性の Yb 原子が蒸発し始める場合、レーザーの周波数は 1 秒 0 と共鳴-1 P 1 遷移 Yb の同位体の一つの中性 Yb 原子の吸収が開始されますレーザー光し、EMCCD と、Yb から蛍光が観察できるようにそれが再出力します。一般に、波長計で共振周波数が数十数百 MHz に至る公称値からシフトされます。したがって、現在設定ごとに走査レーザー周波数 1 GHz の範囲の範囲と 50 MHz 未満のステップをお勧めします
      12. 。
    12. 天然オーブンから共鳴蛍光を観察すると、一度電流の低減まで蛍光を観察することはできません
      13. 。
    13. はレーザー周りの共振周波数をスキャンし、各共鳴蛍光性の量を書き留めます。蛍光強度と 37 から値を持つ共鳴間の間隔の分布を比較します。別の同位体の共振周波数を識別します
      。 注: 174 Yb の共鳴は約 751.52646(2) THz に測定されています。ただし、この値が僅かに変わるドップラー効果と測定値は波長メーターの精度によって異なります
      14. 。
  4. イオンをトラップします。
    1. 399 nm バンドパス フィルターを置き換えて 369.5 nm バンドパス フィルター、イオンによって放出される 369.5 nm 蛍光、EMCCD で視覚化されるように手順 2.2.13 で取得した位置に結像レンズと、EMCCD を戻します。2.2.12 のステップを繰り返し、紫外線と赤外線のビーム オーバー ラップの外観検査のためのカードの表示を使用してすべてのレーザーの位置が 1 つより多くの時間を確認します
      2. 。
    2. チェックする DAC の電圧、再適切に設定します。非常に低消費電力設定で RF 発生器をオンにし、出力を徐々 に増加します。また、ヘリカル共振器からの反射電力が共鳴周り RF 周波数をスキャンすることによって最小まだことを確認します
      。 注意: トラップ チップで増幅された電圧がブレーク ダウン電圧を超えていないことを確認します。大気圧の SiO 2 薄膜の誘電性強さは知られている約 10 7 V/cm がこの値を超高真空環境で想定できません。トラップの 8 μ m の水平ギャップ チップ 10 -11 で超高真空環境での正確な耐圧は明示的に測定されていないが-torr まで真空に耐える実験装置における RF 電圧振幅の 240 V.
    3. は 174 Yb、2.3.13 の手順で特定の共振周波数に 399 nm レーザの周波数を設定します。174 Yb + 同位体のための 935 nm レーザーの周波数を設定します
      。 注: 波長計 320.57199(1) THz を使用できますが、波長計の精度がありますバリエーション数十 MHz
      4. 。
    4. 周波数の設定値が 100 〜 200 で 369.5 nm レーザーの波長計の不正確さのいくつかの量がある場合も共振周波数より小さい MHz 周波数になりますまだ赤デチューンします
      。 注: ここでは、200 MHz 離調から差し引かれます予想される共鳴とき 174 Yb + の予想される共振周波数の周り 811.29152(1) THz
      5. 。
    5. は、オーブン、2.3.12 の手順で見つかった値に達するまでゆっくりと電流増加の現在のソースを入れます。数分を待ちます。イオンをトラップしない場合、~0.1-0.2 A で電流を増加し、再び待ちます。まだイオンがトラップされない場合反射の RF まだ最低かどうかを確認、RF 発生器の出力を徐々 に増加します
      。 注意: トラップ チップで増幅された電圧が予想される耐圧を超えないことを確認します
      6. 。
    6. は簡単に 935 nm レーザーをブロックし、イメージに変更があるかどうかを確認してください
      。 注: EMCCD 設定 ((電子乗算 EM) ゲイン、露出時間と画像のコントラストを含む) がない場合適切な範囲内で、イオンが追い詰められたときにもそれは言うは簡単かどうかトラップ近傍の強度の変化原因が本当にトラップされたイオンか 369.5 nm レーザの散乱の変化によって。IR フィルターのため EMCCD カメラは、935 nm レーザーをブロックしていない任意の変更イメージにトラップされたイオンがない場合、935 nm レーザーですべての変更を表示できません。ただし、イオンを閉じ込め場合、369.5 nm レーザの散乱率が大幅に低下 935 nm レーザーなし。したがって、935 の nm レーザーを遮断することによって引き起こされる EMCCD イメージに変更はイオンをトラップの成功の良い指標です
      。 注意: 935 nm レーザーが長時間ブロックされている場合捕捉イオン加熱され、トラップを逃れる可能性があります
      7. 。
    7. イオンは閉じ込められている後オーブンをオフにします。徐々 に頻度を増やすことによって 369.5 nm レーザーの共鳴を見つけることを試みます
      。 注: 頻度は共鳴に近づくと散乱率は高まるが、369.5 nm レーザー開始イオンを加熱するのではなく、不安定になるトラップされたイオンのイメージで冷却することにより、共鳴を越えると。369.5 nm レーザの共振周波数が見つかったら、共鳴から 10 MHz でレーザーの頻度を減らします
      8. 。
    8. 369.5 散乱率まで 935 nm レーザーの周波数をスキャン nm が最大取得します
      9. 。
    9. イオンのイメージをシャープにするまで結像レンズ、EMCCD カメラの位置を調整します
      10. 。

Representative Results

図 7は、作製したイオン トラップ チップの走査型電子顕微鏡 (SEM) を示しています。RF 電極、直流電極の内側、外側の直流電極、ロード スロットは正常に作製しました。誘電体柱の側壁プロファイルは、プラズマ cvd による酸化物はいくつかの手順で沈殿したのでギザギザになった。複数の蒸着ステップは厚い酸化膜による残留応力の影響を最小限に抑えるために使用されました。これは議論でさらに説明されます。

5 174Yb+イオンを微細イオン トラップ チップを使用してトラップの EMCCD イメージを図 8に示します。トラップされたイオンは、冷却連続ドップラーで 24 時間以上続くことができます。トラップされたイオンの数は、1 から 20 の間応用 DC 電圧設定を変更することによって調整できます。この実験のセットアップは非常に信頼性と堅牢性を現在 50 ヶ月間運営されています。

図 9は、軸方向にトラップされたイオンの往復を示しています。図 9b内イオンの位置は、DC 電圧を変更することによって DC の潜在的な最小の位置の調整を図 9 aでから避難です。

図 10は、 171Yb+イオンとラビ振動実験の予備的な結果を示しています。結果を得るためには、補足文書に記載されている追加の設定が使用されました。結果は、本稿で説明した実験装置の潜在的なアプリケーションを表示する含まれていた。

Figure 1
図 1: 表面のイオン トラップのスケマティック。(、)、赤のドットは、トラップされたイオンを表しています。茶色と黄色の電極は、RF と DC の電極をそれぞれ示します。灰色の矢印は、RF 電圧の肯定的な段階で電界の方向を示します。回路図は描画されません注意してくださいスケール。(b) 垂直寸法の電極構造。(c) 横方向の電極構造の寸法。この図の拡大版を表示するのにはここをクリックしてください。

Figure 2
図 2:174 Yb+イオンおよび中立174Yb 原子のエネルギー準位図を簡略化。共鳴の赤側 (低周波数) に (、) とは 369.5 nm レーザーをデチューン、サイクリング、切り替え2P1/2および2S1/2ドップラーのためのイオンの運動エネルギーの削減効果。時折、小さいが有限の分岐比は2D3/2 2P1/2から電子の減衰を 935 nm レーザーが主のサイクリングの転移に戻る電子に必要があります。電子することができます平均では、1 時間ごとに2F7/2状態に崩壊も、638 nm レーザーは2F7/2状態からそれを汲み出すことができるシンプルなシステム38の必要はありません。ケット表記の値は、量子化軸mJに沿って合計角運動量Jの投影を表します。(b) オーブン、2 光子吸収過程から蒸発した中性の原子を電離することは使用される39だった399 nm レーザー励起1P1状態に電子とドップラー冷却 369.5 nm 光子励起電子をイオンから取り外す必要よりより多くのエネルギーを持っていた。この図の拡大版を表示するのにはここをクリックしてください。

Figure 3
図 3: 表面のイオン トラップの製造プロセス フローします。5,000 Å 厚 SiO2層と LPCVD 2,000 Å 厚 Si3N4層の成長 (、) 熱酸化。1.5 μ m 厚スパッタ Al 層の (b) の沈着と ICP エッチング。(c)、14 の沈着 μ m 厚 SiO2層プラズマ CVD プロセスを用いた基板の両側。(d) RIE プロセス (e) を用いたウエハの前面に堆積 14 μ m 厚 SiO2層のパターン形成 14 μ m 厚 SiO2層のパターニング RIE プロセスを用いた基板の背面に堆積します。(f) の 1.5 μ m の厚さは、Al 層と 1 μ m 厚 PECVD SiO2層をスパッタしました。(g) ICP プロセスを用いた 1.5 μ m 厚 Al 層と、RIE を用いた 1 μ m 厚の SiO2層のパターニングを処理します。(h) 14 μ m 厚 SiO2層のパターン形成は RIE プロセスを用いた基板の前面に堆積しました。(私) 5,000 Å 厚 SiO2層と、RIE を用いた 2,000 Å 厚 Si3N4層のパターンを処理します。(j) シリコン基板 450 の DRIE μ m ウェハの背面から。(k) Al 電極と誘電体柱の側壁に SiO2層のエッチング。(l) DRIE プロセスを介してフロントからシリコン基板の浸透。回路図は描画されません注意してくださいスケール。この図の拡大版を表示するのにはここをクリックしてください。

Figure 4
図 4: イオンをトラップするのに使われる DC 電圧の例。インナー レールに適用される電圧は横断面の総合的な潜在能力の主軸を傾斜を水平方向に非対称の電界を補うことができます。電圧設定によって生成された軸トラップ頻度は、550 kHz だった。この図の拡大版を表示するのにはここをクリックしてください。

ether.within ページ =「1」>Figure 5
図 5: 光のセットアップのスケマティック。3 つのダイオード レーザーは、トラッピングの位置に重複に配置されます。超高真空チャンバーの引込められたビューポートにより配置する結像レンズ表面のチップにできるだけ近い。フリップ ミラー イメージング レンズと、EMCCD にはさまれた掛けた光子管 (PMT) を用いたイオン蛍光の選択的監視を可能または、EMCCD。この図の拡大版を表示するのにはここをクリックしてください。

Figure 6
図 6: 構築の光のセットアップの画像。イッテルビウム イオンの縮退のエネルギー レベルを破ることができる磁気フィールドを生成する商工会議所のフロント ビューポートの周囲 (、) A コイルでは。(b) ステアリング、399 の光のセットアップ nm と 935 nm 梁。赤と緑の線は、935 のビームのパスを示す nm と 399 nm のレーザー、それぞれ。(c) 画像の構成システム、フリップ ミラー、結像レンズ、EMCCD、PMT. などフリップ ミラーによってトラップされたイオンから放出される蛍光のパスを決定できます。緑と白の矢印は、それぞれ、EMCCD と、光電子増倍管によって監視されているときに蛍光性のパスを示します。この図の拡大版を表示するのにはここをクリックしてください。

Figure 7
図 7: 表面のイオン トラップの試作結果。(、) チップ レイアウトの概要。(b) は、複数の外部直流電極チップ レイアウトの拡大図。(c) は、ロード スロット チップ レイアウトの拡大図。(d) 横断ロード スロットを貫通する前にトラッピング領域のビュー。(e) 横断ロード スロットを貫通した後トラッピング領域のビュー。(f) A は酸化物柱の断面図を拡大しました。酸化物の柱が、壁にぎざぎざしているし、オーバー ハングの長さが十分な個別に堆積の 3.5 μ m 厚 SiO2層の界面 SiO2の不均一エッチング速度に帰せられます。(g) A 直流電極のワイヤ ボンディング パッドの平面図です。断面図で A (h) を経由。充填ではなく酸化物柱の側壁に Al 層の堆積の間に直流電極と接地層の接続を可能にする酸化物柱の傾斜プロファイル、電気めっきプロセスの穴を介して。この図の拡大版を表示するのにはここをクリックしてください。

Figure 8
図 8: 微細イオン トラップ チップに閉じ込められて 5 174Yb+イオンの EMCCD イメージ。表面トラップ電極構造のイメージは別々 に取られ、トラップされたイオンの電極の画像はわかりやすくするため結合されました。強度の伝説は、ボックスにピクセルにのみ適用されます。太い矢印 369.5 nm レーザのビーム パスと薄い矢印が光子の運動量の x および z 成分を表します。この図の拡大版を表示するのにはここをクリックしてください。

Figure 9
図 9: 直鎖でトラップされたイオンの軸の可能性を調整します。(、) 7 イオン トラップの中心に。(b) イオンされたシャトル数十 μ m。(c) イオン文字列は、軸方向に圧迫。この図は個別にアップロードされた映画で最高の見た。この図の拡大版を表示するのにはここをクリックしてください。

Figure 10
図 10: Rabi 振動の実験結果、| 0 Image 1 および | 1 Image 1 状態| 0Image 1が定義されて2S1/2|。F = 0、mF= 0Image 1 171Yb+イオンの状態および | 1Image 1が定義されて2S1/2|F = 1, mF= 0Image 1状態。ラビ振動は、12.6428 GHz マイクロ波によって誘導されます。プロット上のブロッホ球は、異なる時間に対応する量子状態を表示します。この図の拡大版を表示するのにはここをクリックしてください。

補足資料:ドキュメントのダウンロードは、こちらをご覧ください。

Discussion

本稿は、微細加工表面イオン トラップを用いたイオンをトラップする方法を提示しました。イオン トラップ システムの構築は、様々 な分野での経験が必要ですが、以前詳細に記載されていません。本稿は、microfabricating 初めてのイオンをトラップする実験装置の構築に関してはトラップ チップと同様の詳細な手順を提供しました。本稿では、 174Yb+イオンをトラップし、トラップされたイオンの実験手順の詳細も提供。

微細加工の手順で直面している重要な障害は、以上 10 μ m の厚さの誘電体層の堆積です。厚さの誘電体層の成膜過程では、誘電体膜への損傷が発生したりウェハを破るも、残留応力を構築できます。一般的に圧縮である残留応力を低減するには、遅い堆積速度は使用される40をする必要があります。私たちのケースで 110.4 MPa の圧縮応力は SiH4ガス流量、140 W の RF 電源、5 μ m の膜厚での圧力の 1.9 Torr の 540 sccm の成膜条件で測定しました。ただし、これらのプロセス条件は以来、別の機器のこれらの条件が大きく異なることが、大まかな参照を提供します。蓄積されたストレスの影響を減らすために 3.5 μ m 厚 SiO2フィルムは提案手法におけるウェハの両側に隣り合う沈殿させた。もし小さい RF 電圧振幅に誘電体層の必要厚さを減らすことが、それゆえ浅いトラップ深さが選択されます。しかし、浅いトラップ深さはより高い RF 電圧に耐えることができるより厚いの誘電体層の作製が望ましいので, イオンのエスケープに簡単に します。

本稿で作製する方法にいくつかの制限があります。図 7 fに示すように、オーバー ハングの長さが完全にトラップされたイオンから誘電体の側壁を非表示にするための十分です。さらに、酸化物柱のそで壁がギザギザ酸化物垂直柱と比較して誘電体の側壁の露出部分が増えます。たとえば、インナー DC レールで 5 μ m の均一なオーバー ハング ロード スロット近くの側壁の場合、誘電体表面の 33% が垂直の側壁の捕捉イオン位置にさらされていることが計算されます。ギザギザのエッジの場合、側壁領域の 70% 以上が公開されます。これらの非理想的な加工結果は公開されている誘電体から追加の浮遊フィールドを引き起こすことができるが、効果が定量的に測定されていません。それにもかかわらず、報告として上記の試作したチップは、イオン トラップと量子ビット操作実験で正常に使用されています。さらに、本稿で提示トラップ チップはロード スロット近くシリコン側壁を公開しています。自然酸化膜は、シリコン表面上に成長することができ、浮遊の追加フィールドになります。したがって、33のように、追加の金属層を有するシリコン基板を保護することをお勧めします。

174Yb+イオンをトラップするレーザーの周波数が数十 MHz の内で安定した、高度なセットアップ38,41でいくつかの異なる方法を説明しています。ただし、本稿で説明した簡単なセットアップのため初期捕捉だけでは波長計を用いた安定化です。

本稿では、微細加工表面のイオン トラップ チップを用いた174Yb+イオンをトラップするためのプロトコルが用意されています。171Yb+イオンをトラップするためのプロトコルは特に説明しませんが本稿に記載されている実験のセットアップも使用できます171Yb+イオンをトラップして171 の量子状態を操作するにはYb+イオン ラビ振動結果 (図 10に示すように) を取得します。これは、レーザーの出力にいくつかの光変調器を追加することによって、補足文書に記載された電子レンジ セットアップを使用して行うことができます。

結論としては、実験の方法と結果について述べるは、表面のイオン トラップを用いた様々 な量子情報アプリケーションの開発に使用できます。

Disclosures

著者が明らかに何もありません。

Acknowledgments

本研究は、情報通信技術、科学省で部分的に支持され、将来計画 (MSIP), 韓国, 情報技術研究センター (ITRC) 下サポート プログラム (IITP-2017-2015-0-00385) と ICT R & D プログラム (10043464、開発の情報研究所監修量子中継器の技術通信システムへの応用), & 通信技術振興 (IITP)。

Materials

Name Company Catalog Number Comments
photoresist used for 2-μm spin coating AZ Materials AZ7220 Discontinued. Easily replaced by other alternative photoresist product.
photoresist used for 6-μm spin coating AZ Materials AZ4620 Discontinued. Easily replaced by other alternative photoresist product.
ceramic chip carrier NTK IPKX0F1-8180BA
epoxy compound Epotek 353ND
Plasma enhanced chemical vapor deposition (PECVD) system Oxford Instruments PlasmaPro System100
Low pressure chemical vapor deposition (LPCVD) system Centrotherm E-1200
Furnace Seltron SHF-150
Sputter Muhan Vacuum MHS-1500
Manual aligner Karl-Suss MA-6
Deep Si etcher Plasma-Therm SLR-770-10R-B
Inductive coupled plasma (ICP) etcher Oxford Instruments PlasmaPro System100 Cobra
Reactive ion etching (RIE) etcher Applied Materials P-5000
Boundary element method (BEM) software CPO Ltd. Charged Particle Optics
Single crystaline (100) silicon wafer STC 4SWP02 100 mm / (100) / P-type / SSP / 525±25 μm
metal tubes Mcmaster-carr 89935K69 316 Stainless Steel Tubing, 0.042" OD, 0.004" Wall Thickness
Yb piece Goodfellow YB005110 Ytterbium wire, purity 99.9%
enriched 171Yb Oak Ridge National Laboratory Yb-171 https://www.isotopes.gov/catalog/product.php?element=Ytterbium
tantalum foil The Nilaco Corporation TI-453401 0.25x130x100mm 99.5%
Kapton-insulated copper wire Accu-glass 18AWG (silver plated copper wire kapton insulted)
residual gas analyzer (RGA) SRS RGA200
turbo pump Agilent Twistorr84 FS
all-metal valve KJL manual SS All-Metal Angle Valves (CF flanged)
Leak detector (used as a rough pump) Varian PD03
ion gauges Agilent UHV-24p
ion pump Agilent VacIon Plus 20
NEG pump SAES Getters CapaciTorr D400
spherical octagon Kimball Physics MCF600-SphOct-F2C8
ZIF socket Tactic Electronics P/N 100-4680-002A
multi-pin feedthroughs Accu-Glass 6-100531
25 D-sub gender adapters Accu-Glass 104101
Recessed viewport Culham Centre for Fusion Energy 100CF 316LN+20.9 Re-Entrant 316 (Custom order) Disc material: 60cv Fused Silica 4mm THK, TWE Lambda 1/10, 20/10 Scratch-Dig
Recessed viewport AR coating LaserOptik AR355nm/0-6° HT370-650nm/0-36° on UHV (Custom order) AR coating was performed in the middle of the fabrication of the recessed viewport
Digital-analog converter AdLink PCIe-6216V-GL
369.5nm laser Toptica TA-SHG Pro
369.5nm laser Moglabs ECD004 + 370LD10 + DLC102/HC
399nm laser Toptica DL 100
935nm laser Toptica DL 100
369.5nm & 399nm optical fiber Coherent NUV-320-K1 Patch cables are connectorized by Costal Connections.
935nm optical fiber GouldFiber Optics PSK-000626 50/50 fiber beam splitter made of Corning HI-780 single mode fiber to combine 935nm and 638nm together.
Wavelength meter High Finesse WSU-2
temporary mirror Thorlabs PF10-03-P01
Dichroic mirror Semrock FF647-SDi01-25x36
369.5nm & 399nm collimator Micro Laser Systems FC5-UV-T/A
935nm collimator Schäfter + Kirchhoff 60FC-0-M8-10
369.5nm focusing lens CVI PLCX-25.4-77.3-UV-355-399 Focal length: ~163mm @ 369.5nm
399nm & 935nm focusing lens CVI PLCX-25.4-64.4-UV-355-399 Focal length: ~137mm @ 399nm, ~143mm @ 935nm
imaging lens Photon Gear P/N 15470
369.5nm bandpass filter Semrock FF01-370/6-25
399nm bandpass filter Semrock FF01-395/11-25
IR filter Semrock FF01-650/SP-25
EMCCD camera Andor Technology DU-897U-CS0-EXF
PMT Hamamatsu H10682-210

DOWNLOAD MATERIALS LIST

References

  1. Wineland, D. J. Nobel Lecture: Superposition, entanglement, and raising Schrödinger's cat. Rev Mod Phys. 85 (3), 1103 (2013).
  2. Blatt, R., Wineland, D. Entangled states of trapped atomic ions. Nature. 453 (7198), 1008-1015 (2008).
  3. Leibfried, D., Blatt, R., Monroe, C., Wineland, D. Quantum dynamics of single trapped ions. Rev Mod Phys. 75 (1), 281 (2003).
  4. Paul, W. Electromagnetic traps for charged and neutral particles. Rev Mod Phys. 62 (3), 531 (1990).
  5. Rosenband, T., et al. Frequency ratio of Al+ and Hg+ single-ion optical clocks; metrology at the 17th decimal place. Science. 319 (5871), 1808-1812 (2008).
  6. Dawson, P. H. Quadrupole mass spectrometry and its applications. , 1st ed, Elsevier. Amsterdam, Netherlands. (2013).
  7. Ladd, T. D., Jelezko, F., Laflamme, R., Nakamura, Y., Monroe, C., O'Brien, J. L. Quantum computers. Nature. 464 (7285), 45-53 (2010).
  8. Monz, T., et al. Realization of a scalable Shor algorithm. Science. 351 (6277), 1068-1070 (2016).
  9. Debnath, S., Linke, N. M., Figgatt, C., Landsman, K. A., Wright, K., Monroe, C. Demonstration of a small programmable quantum computer with atomic qubits. Nature. 536 (7614), 63-66 (2016).
  10. Blatt, R., Roos, C. F. Quantum simulations with trapped ions. Nature Phys. 8 (4), 277-284 (2012).
  11. Kielpinski, D., Monroe, C., Wineland, D. J. Architecture for a large-scale ion-trap quantum computer. Nature. 417 (6890), 709-711 (2002).
  12. Moehring, D. L., et al. Design, fabrication and experimental demonstration of junction surface ion traps. New J Phys. 13 (7), 075018 (2011).
  13. Wright, K., et al. Reliable transport through a microfabricated X-junction surface-electrode ion trap. New J Phys. 15 (3), 033004 (2013).
  14. Amini, J. M., et al. Toward scalable ion traps for quantum information processing. New J Phys. 12 (3), 033031 (2010).
  15. Sterling, R. C., et al. Fabrication and operation of a two-dimensional ion-trap lattice on a high-voltage microchip. Nat Commun. 5, (2014).
  16. Kumph, M., et al. Operation of a planar-electrode ion-trap array with adjustable RF electrodes. New J Phys. 18 (2), 023047 (2016).
  17. Mielenz, M., et al. Arrays of individually controlled ions suitable for two-dimensional quantum simulations. Nat Commun. 7, (2016).
  18. Stick, D., Hensinger, W. K., Olmschenk, S., Madsen, M. J., Schwab, K., Monroe, C. Ion trap in a semiconductor chip. Nat Phys. 2 (1), 36-39 (2006).
  19. Harty, T. P., et al. High-fidelity preparation, gates, memory, and readout of a trapped-ion quantum bit. Phys Rev Lett. 113 (22), 220501 (2014).
  20. Cho, D., Hong, S., Lee, M., Kim, T. A review of silicon microfabricated ion traps for quantum information processing. Micro Nano Sys Lett. 3 (1), 1-12 (2015).
  21. Weidt, S., et al. Trapped-ion quantum logic with global radiation fields. Phys Rev Lett. 117 (22), 220501 (2016).
  22. Monroe, C., Kim, J. Scaling the ion trap quantum processor. Science. 339 (6124), 1164-1169 (2013).
  23. Brown, K. R., Kim, J., Monroe, C. Co-designing a scalable quantum computer with trapped atomic ions. npj Quantum Inf. 2, 16034 (2016).
  24. Lekitsch, B., et al. Blueprint for a microwave trapped-ion quantum computer. Science Adv. 3 (2), e1601540 (2017).
  25. Reichel, J., Vuletic, V. Atom chips. , John Wiley & Sons, Inc. Hoboken, New Jersey, USA. (2011).
  26. Ghosh, P. K. Ion Traps. ed, ,1st , 1st ed, Oxford Science Publications. Oxford, UK. (1995).
  27. Wesenberg, J. H. Electrostatics of surface-electrode ion traps. Phys Rev A. 78 (6), 063410 (2008).
  28. House, M. G. Analytic model for electrostatic fields in surface-electrode ion traps. Phys Rev A. 78 (3), 033402 (2008).
  29. Hong, S., Lee, M., Cheon, H., Kim, T., Cho, D. I. Guidelines for Designing Surface Ion Traps Using the Boundary Element Method. Sensors. 16 (5), 616 (2016).
  30. Allcock, D. T. C., et al. Implementation of a symmetric surface-electrode ion trap with field compensation using a modulated Raman effect. New J Phys. 12 (5), 053026 (2010).
  31. Chiaverini, J., et al. Surface-electrode architecture for ion-trap quantum information processing. Quantum Inf Comput. 5 (6), 419-439 (2005).
  32. Allcock, D. T. C., et al. Heating rate and electrode charging measurements in a scalable, microfabricated, surface-electrode ion trap. Appl Phys B. 107 (4), 913-919 (2012).
  33. Stick, D., et al. Demonstration of a microfabricated surface electrode ion trap. , Available from: https://arxiv.org/abs/1008.0990 (2010).
  34. Allcock, D. T. C., et al. Reduction of heating rate in a microfabricated ion trap by pulsed-laser cleaning. New J Phys. 13 (12), 123023 (2011).
  35. Mount, E., et al. Single qubit manipulation in a microfabricated surface electrode ion trap. New J Phys. 15 (9), 093018 (2013).
  36. Siverns, J. D., Simkins, L. R., Weidt, S., Hensinger, W. K. On the application of radio frequency voltages to ion traps via helical resonators. Appl Phys B. 107 (4), 921-934 (2012).
  37. Kleinert, M., Dahl, M. E. G., Bergeson, S. Measurement of the Yb I 1S0−1P1 transition frequency at 399 nm using an optical frequency comb. Phys Rev A. 94 (5), 052511 (2016).
  38. Olmschenk, S., Younge, K. C., Moehring, D. L., Matsukevich, D. N., Maunz, P., Monroe, C. Manipulation and detection of a trapped Yb+ hyperfine qubit. Phys Rev A. 76 (5), 052314 (2007).
  39. Sansonetti, J. E., Martin, W. C., Young, S. L. Handbook of Basic Atomic Spectroscopic Data. , National Institute of Standards and Technology. Gaithersburg, MD, USA. version 1.1.3 (2013).
  40. Kern, W. Thin film processes II. , 2nd ed, Academic Press. Cambridge, Massachusetts, USA. (2012).
  41. Streed, E. W., Weinhold, T. J., Kielpinski, D. Frequency stabilization of an ultraviolet laser to ions in a discharge. Appl Phys Lett. 93 (7), 071103 (2008).

Tags

イオン、量子、イッテルビウム、超高真空、表面のイオン トラップに閉じ込められた問題 126、イオン トラップ、微細加工、量子情報、エンジニア リング、
微細加工を用いたイオンを捕集する実験方法表面イオン トラップ
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Hong, S., Lee, M., Kwon, Y. D., Cho, … More

Hong, S., Lee, M., Kwon, Y. D., Cho, D. i. "., Kim, T. Experimental Methods for Trapping Ions Using Microfabricated Surface Ion Traps. J. Vis. Exp. (126), e56060, doi:10.3791/56060 (2017).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter