二次元ナノエレクトロニクスを作製する標準および信頼性の高いメソッド

Engineering

Your institution must subscribe to JoVE's Engineering section to access this content.

Fill out the form below to receive a free trial or learn more about access:

 

Summary

記事は、将来低次元ナノエレクトロニクス研究開発の標準的な信頼性の高い施工を導入を目指します。

Cite this Article

Copy Citation | Download Citations

Simbulan, K. B., Chen, P. C., Lin, Y. Y., Lan, Y. W. A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics. J. Vis. Exp. (138), e57885, doi:10.3791/57885 (2018).

Please note that all translations are automatically generated.

Click here for the english version. For other languages click here.

Abstract

2 次元 (2 D) 材料は、彼らのユニークな特性と潜在的なアプリケーションのための巨大な注目を集めています。2 D マテリアルのウエハ スケール合成はまだ初期の段階では、科学者は伝統的な半導体技術関連の研究に頼る完全にできません。電極の定義に資料の検索から繊細なプロセスも制御する必要があります。この記事で普遍的製造プロトコルはトランジスタ (Q HBT)、および 2D 背面ゲート トランジスタを示したナノスケールエレクトロニクス ・ デバイスと、2次元準-ヘテロ接合バイポーラなどの製造に必要な。このプロトコルには、材料の位置、電子線描画装置 (EBL)、金属電極の定義の決定が含まれている。また、これらのデバイスの作製手順のステップ バイ ステップの物語を提示します。さらに、結果は、再現性の高い高性能を達成、作製したデバイスの各表示します。この作品は 2D ナノエレクトロニクスを準備するためのプロセス フローの包括的な説明を明らかに、この情報にアクセスし、将来のエレクトロニクスに向けた道を開く研究グループができます。

Introduction

以来過去数十年、人類発生しています高速トランジスタと、その結果、集積回路 (Ic) のトランジスタ数の急激な増加のサイズのスケール。これはシリコン ベース相補型金属酸化物半導体 (CMOS) 技術1の連続的な進行状況を維持します。また、サイズと作製したデバイスのパフォーマンスのこの現在の傾向は、まだトラック上のパフォーマンスと同様に、電子チップの中のトランジスタの数が約 2 年間2を 2 倍を示すムーアの法則です。CMOS トランジスタのほとんどは、ほぼすべての市場となり、人間の生活の不可欠な部分で利用可能な電子デバイスはあります。このため、次のムーアの法則のトラック メーカーがプッシュされているチップのサイズとパフォーマンスの改善の継続的な需要があります。

残念なことに、ムーアの法則は、小さなエリア2に多くのシリコン回路を圧迫、発生する熱の量のために終わりに近づいていることに表示されます。これで、同じを提供することができます材料の新しいタイプいない場合より、シリコンとしてと同時に、パフォーマンスは比較的小規模で実装できます。最近、新しい有望な材料多くの材料科学研究の対象となっています。一次元 (1 D) 炭素ナノチューブ3,4,5,67、2 D グラフェン8,9,10,などの素材11,12、および遷移金属ダイカルコゲナイド (Tmd)13,14,15,16,17,18, として使用することができます良い候補であります。シリコン ベース CMOS の代わりにし、ムーアの法則のトラックを続行します。

小型デバイスの作製には、注意に正常に進むリソグラフィと金属電極の定義など他の加工法による材料の場所が必要です。だから、本稿で紹介した方法は、この必要性に対処するために設計されました。伝統的な半導体作製技術19と比較して、本稿で紹介した方法は材料の場所を見つけるの面でより多くの注意を必要とする小型デバイスの開発に合わせて装着。このメソッドの目的は、確実に 2D 背面ゲート トランジスタなど Q Hbt、標準的なプロセスを使用して、2次元ナノマテリアル デバイスを作製することです。これは将来の高度なナノスケール デバイスの生産に向けて道として将来のナノデバイスの開発のためのプラットフォームとして使用できます。

進むセクションでは、2 D 材料ベースのデバイス、すなわち、Q HBT と 2D 背面ゲート トランジスタの作製プロセスの詳細について説明します。電子ビーム材料場所決定と組み合わせるし、金属電極定義プロトコルを構成は、上記の両方のプロセスのために必要なので。パート 1 は、Q Hbt20; ステップバイ ステップ作製プロセスをについて説明しますパート 2 がリフトオフ21日の記事で完全に示されている転送から化学気相成長法 (CVD) 二硫化モリブデン (MoS2) トランジスタのバックゲートを取得する普遍的な方法を示します。(図 1) に詳細なプロセスの流れを示します。

Subscription Required. Please recommend JoVE to your librarian.

Protocol

1. 2D の準ヘテロ接合トランジスタ作製プロセス

  1. 商業 c 面サファイア基板を準備します。
    1. アセトンで全体片面研磨サファイア (2 インチ) を洗います。
    2. イソプロピル アルコールのサファイア基板をすすいでください。
  2. MoS2ホット壁炉 CVD を用いたサファイア基板上に成長します。
    1. モリブデンの三酸化 (MoO3) 粉末石英ボートの 0.6 g 加熱である炉のゾーンの中心。置くサファイア基板下流横に MoO3粉末を含む石英ボート。
    2. 炉の上流側で独立した石英ボートの硫黄 (S) 粉末を準備します。反応中に 190 ° c の温度を維持します。
    3. アルゴンを使用 (Ar = 40 Torr 70 sccm) サファイア基板に 750 ° C にセンター ゾーンを加熱しながら S と MoO3蒸気をもたらすため気流
    4. 750 ° C、15 分間の望ましい成長温度に到達した後加熱ゾーンを維持し、自然室温に炉を冷やします。
  3. EBL を実行します。
    注: 薄い Au 約 5 nm だったサファイア基板上の EBL 過程放電用スパッタリングにより作製しました。
    1. 光学顕微鏡、MoS2単分子膜フレークの観察場所の領域を使用して特定し、設計ソフトウェア (AutoCAD) を使用して、特定の領域のストライプ パターンのレイアウトを設計します。
    2. スピン コート フォトレジスト (PR)、たとえばポリメタクリル酸メチル (PMMA) または 60 2000 rpm でサンプル上に P015 s (室温)。スピン コーティング後 PR がサンプル全体をカバーしていることを確認します。
    3. 100 ° C、90 時 (ソフト焼く) サンプルの熱 PR に溶媒を蒸発させるし、密着性を高めるために s。
    4. 1.3.1 の手順でパターンのレイアウトを特定のファイルに変換 (例: GDS ファイル)、EBL ソフトウェアでそれをアップロードします。
    5. レイアウトの線の太さに基づいて電子ビームの理想的な投与量を決定します。
      注: 線幅 1 μ m よりも狭く、電子ビームの理想的な投与量が 110 μ/cm2。投与量は、1 に 5 μ m 線幅 100 μ/cm2線幅が 5 μ m よりも広い、線量は 80 μ/cm2です。
    6. 電子ビームにサンプルの公開を開始します。
    7. 定在波の影響を低減するためにサンプルに暴露後の露光後ベーク (PEB) を適用します。90 120 ° C でサンプルを熱 s。
    8. 開発者としてテトラメチル アンモニウム (TMAH) 水酸化 2.38% を使用します。80 米を洗って、10 の脱イオン水の 200 mL の TMAH の TMAH をサンプルに浸す s。
    9. 光学顕微鏡によるパターンはよく発達して、調べてください。
    10. 広報熱 90 110 ° C でサンプルの余分な水分を取り除くためにハード焼くを行う s。
  4. 30 の 50 W 酸素 (O2) プラズマ エッチング (1stエッチング) を用いたストライプ構造を定義 s を 2 分し、アセトン 50 mL を使用して削除 PR。
  5. タングステン インジウムガリウムセレン (WSe2) cvd 法を用いたサファイア基板上の既に既存の MoS2ストライプ間に WSe2層の優先成長になります、対象の場所に成長します。
    1. 石英ボートのタングステン三酸化 (WO3) 粉末 0.6 g 加熱である炉のゾーンの中心。置くサファイア基板下流横に WO3粉末を含む石英ボート。
    2. 炉の上流側で独立した石英ボートのセレン (Se) 粉末を準備します。反応中に 260 ° c の温度を維持します。
    3. Ar/H2を使用 (Ar 90 sccm、H2を = = 6 sccm、20 Torr) 925 ° c. にセンター ゾーンを加熱しながら、サファイア基板に Se および WO3蒸気をもたらすため気流
    4. 925 ° C、15 分間の望ましい成長温度に到達した後加熱ゾーンを維持し、自然室温に炉を冷やします。
  6. 金属パッド配列とアライメント マークを作製します。
    1. フォトリソ パターンニング技術マークの金属パッドの配列と配置のパターンをオーバーレイします。
    2. 預金 20 nm/60 nm Ti/Au 電子銃蒸発器を用いています。
      メモ: 金は金属パッドの酸化を避けるために使用されます。
    3. 準備し、PR を溶解し、リフトオフを実行するアセトン 100 mL にサンプルが水没します。振るし、金属パッドが明らかになるまで、光学顕微鏡を介して全体のプロセスを監視しながら、アセトンを吹き飛ばします。
  7. MoS2- WSe2ヘテロ接合の上にリボン形状パターンをオーバーレイする別の EBL プロセスを実行します。
    1. MoS2- WSe2ヘテロ接合でターゲットの場所と光学顕微鏡を用いたアライメント マーク間座標の変位を測定し、(AutoCAD) ソフトウェアを使用してこれらの測定に基づいてリボン状のレイアウトをデザインします。
    2. たとえば PMMA や P015、60 の 2000 rpm でサンプルの上に、スピンコート PR s (室温)。スピン コーティング後 PR がサンプル全体をカバーしていることを確認します。
    3. 100 ° C、90 時 (ソフト焼く) サンプルの熱 PR に溶媒を蒸発させるし、密着性を高めるために s。
    4. 1.7.1 の手順でパターンのレイアウトを特定のファイルに変換 (例: GDS ファイル)、EBL ソフトウェアでそれをアップロードします。
    5. レイアウトの線の太さに基づいて電子ビームの理想的な投与量を決定します。
      注: 線幅 1 μ m よりも狭く、電子ビームの理想的な投与量が 110 μ/cm2。投与量は、1 に 5 μ m 線幅 100 μ/cm2線幅が 5 μ m よりも広い、線量は 80 μ/cm2です。
    6. サファイア基板のアライメント マークの位置は、レイアウトでの対応を一致するように EBL マシンを設定します。
    7. 電子ビームにサンプルの公開を開始します。
    8. 定在波の影響を低減するためにサンプルに暴露後の能の両面を適用します。90 120 ° C でサンプルを熱 s。
    9. 開発者として 2.38 %tmah を使用します。10 の 200 mL の脱イオン水で、TMAH を洗って、80 s. の TMAH をサンプルに浸す s。
    10. 光学顕微鏡によるパターンはよく発達して、調べてください。
    11. 広報熱 90 110 ° C でサンプルの余分な水分を取り除くためにハード焼くを行う s。
  8. O2プラズマ エッチング (2ndエッチング) を使用して、リボンの形をした横方向ヘテロ接合を定義し、アセトンで PR を削除します。
  9. Ti/Au の金属電極のパターンをオーバーレイする EBL プロセスを実行します。
    1. MoS2- WSe2ヘテロ接合でターゲットの場所と光学顕微鏡を用いたアライメント マーク間座標の変位を測定し、(AutoCAD) ソフトウェアを使用してこれらの測定に基づいて金属電極のレイアウトをデザインします。
    2. たとえば PMMA や P015、60 の 2000 rpm でサンプルの上に、スピンコート PR s (室温)。スピン コーティング後 PR がサンプル全体をカバーしていることを確認します。
    3. 100 ° C、90 時 (ソフト焼く) サンプルの熱 PR に溶媒を蒸発させるし、密着性を高めるために s。
    4. 1.9.1 の手順でパターンのレイアウトを特定のファイルに変換 (例: GDS ファイル)、EBL ソフトウェアでそれをアップロードします。
    5. レイアウトでは、金属線の太さに基づいて電子ビームの理想的な投与量を決定します。
      注: 金属の線幅 1 μ m よりも狭く、電子ビームの理想的な投与量が 110 μ/cm2投与量は、1 に 5 μ m 線幅 100 μ/cm2線幅が 5 μ m よりも広い、線量は 80 μ/cm2です。
    6. サファイア基板のアライメント マークの位置は、レイアウトでの対応を一致するように EBL マシンを設定します。
    7. 電子ビームにサンプルの公開を開始します。
    8. 定在波の影響を低減するためにサンプルに暴露後の能の両面を適用します。90 120 ° C でサンプルを熱 s。
    9. 開発者として 2.38 %tmah を使用します。10 の 200 mL の脱イオン水で、TMAH を洗って、80 s. の TMAH をサンプルに浸す s。
    10. 光学顕微鏡によるパターンはよく発達して、調べてください。
    11. 広報熱 90 110 ° C でサンプルの余分な水分を取り除くためにハード焼くを行う s。
  10. Ti/Au 金属蒸着を行い、リフトオフ
    1. 100 未満の厚さで電子銃蒸発器を用いて Ti/Au 金属を預金 nm、それ以外の場合、それはリフトオフ法による PR と不要な金属を削除することは困難になります。
    2. 準備し、PR を溶解し、リフトオフを実行するアセトン 100 mL にサンプルが水没します。振るし、金属線と左のパッドだけがあるまで光学顕微鏡を介して全体のプロセスを監視しながら、アセトンを吹き飛ばします。
  11. 1.9 で EBL プロセスの実行が、Ti/Au ではなく Pd/Au 電極パターンをオーバーレイします。
  12. 1.10 で金属成膜・ リフトオフ プロセスの実行が、Ti/Au ではなく Pd/Au を入金します。

2. 2D 背面ゲート トランジスタ作製プロセス

  1. バックゲート付き Si/SiO2基板アライメント マークを準備します。
    1. 自家製や商業の SiO2/Si 基板を準備します。
    2. フォトリソグラフィ法や EBL パターニング技術を使ってアライメント マークを定義します。
    3. ターゲット領域の深さの合計 1000 nm に到達するまで SiO2/Si 基板の反応性イオン エッチング (RIE) を実行し、形成されたアライメント マークを明らかにする O2プラズマによる PR を削除します。
    4. パターンニング技術光リソグラフィを用いた金属パッド配列のパターンをオーバーレイします。
    5. 預金 20 nm/60 nm Ti/Au 電子銃蒸発器を用いています。
      メモ: 金は金属パッドの酸化を避けるために使用されます。
    6. 準備し、PR を溶解し、リフトオフを実行するアセトン 100 mL にサンプルが水没します。手ふれや光学顕微鏡による金属パッドが明らかになるまで全体のプロセスを監視しながら、アセトンを吹き飛ばします。
  2. 熱い壁炉でサファイア基板上の CVD の MoS2を実行します。
    1. 石英ボートの MoO3粉末 0.6 g 加熱である炉のゾーンの中心。置くサファイア基板下流横に MoO3粉末を含む石英ボート。
    2. 炉の上流側で独立した石英ボートで S パウダーを準備します。反応中に 190 ° c の温度を維持します。
    3. アルゴンを使用 (Ar = 40 Torr 70 sccm) サファイア基板に 750 ° C にセンター ゾーンを加熱しながら S と MoO3蒸気をもたらすため気流
    4. 750 ° C、15 分間の望ましい成長温度に到達した後加熱ゾーンを維持し、自然室温に炉を冷やします。
  3. バックゲートの SiO2/Si 基板にサファイアから MoS2を転送します。
    1. 30 の 3500 の rpm の回転速度でスピン コート PMMA MoS2フィルムの上に s。
    2. MoS2/sapphire を焼く PMMA 膜を強化するために 3 分の 120 ° C でサンプル。
    3. 50 mL のアンモニア溶液 (14.5%) に MoS2/Sapphire サンプルを 2 h サファイア基板から MoS2フィルムを分離するに約 30 分間浸漬します。
    4. 映画をピックアップし、SiO2/Si 基板にそれを転送します。
    5. MoS2と SiO2層の密着性を高めるために MoS2/SiO2/Si サンプルを焼きます。1 時間に約 30 分の 120 ° C でサンプルを加熱します。
    6. PMMA を 2 時間に約 30 分間アセトン 30 mL で洗浄することにより削除します。
    7. イソプロピル アルコールをサンプルをすすいで乾燥爆破する窒素を使用します。
  4. EBL を実行します。
    注: Si は導電性何とか EBL プロセス中に SiO2/Si 基板上に堆積薄膜の Au はありません。
    1. ターゲットの場所の座標の変位測定と配置は光学顕微鏡を使用してマークし、デザイン ソフトウェアを使用して金属電極のパターン レイアウト設計これらの測定に基づいています。
      注: 金属電極は MoS2サンプルのターゲット ポイントを SiO2/Si 基板の金属パッドに接続します。
    2. たとえば PMMA や P015、60 の 2000 rpm でサンプルの上に、スピンコート PR s (室温)。PR がサンプル全体をカバーしていることを確認します。
    3. 100 ° C、90 時 (ソフト焼く) サンプルの熱 PR に溶媒を蒸発させるし、密着性を高めるために s。
    4. 2.4.1 の手順でパターンのレイアウトを特定のファイルに変換 (例: GDS ファイル)、EBL ソフトウェアでそれをアップロードします。
    5. レイアウトでは、金属線の太さに基づいて電子ビームの理想的な投与量を決定します。
      注: 金属の線幅 1 μ m よりも狭く、電子ビームの理想的な投与量が 110 μ/cm2投与量は、1 に 5 μ m 線幅 100 μ/cm2線幅が 5 μ m よりも広い、線量は 80 μ/cm2です。
    6. Si/SiO2基板のアライメント マークの位置は、レイアウトでの対応を一致するように EBL マシンを設定します。
    7. 電子ビームにサンプルの公開を開始します。
    8. 定在波の影響を低減するためにサンプルに暴露後の能の両面を適用します。90 120 ° C でサンプルを熱 s。
    9. 開発者として 2.38 %tmah を使用します。80 米を洗って、10 の脱イオン水の 200 mL の TMAH の TMAH をサンプルに浸す s。
    10. 光学顕微鏡によるパターンはよく発達して、調べてください。
    11. 広報熱 90 110 ° C でサンプルの余分な水分を取り除くためにハード焼くを行う s。
  5. Au 金属蒸着を行い、リフトオフ
    1. Au 金属電子銃蒸発器を用いた 100 未満の厚さを預金 nm、それ以外の場合、それはリフトオフ法による PR と不要な金属を削除することは困難になります。
    2. 準備し、PR を溶解し、リフトオフを実行するアセトン 100 mL にサンプルが水没します。振るし、金属線と左のパッドだけがあるまで光学顕微鏡を介してプロセスを監視しながら、アセトンを吹き飛ばします。

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

デバイスの製造プロセスは、2 D 材料デバイスの開発を含む対応する著者の研究のいくつかに適用されています。この部分でこれらの研究のいくつかの結果は、上記で説明したプロトコルの有効性を示すため掲載されています。横の WSe2単分子膜-MoS2 Q HBT20の最初の例として選択されています。プロトコルの詳細な標準デバイス製造プロセスを使用して、単層横 WSe2-MoS2ヘテロ接合 (図 2 a) 栽培を進め、Q HBT の形成によって。金属接点は、Q HBT を完了する横方向ヘテロ接合の上に堆積しました。Ti/Au は、WSe2層 (図 2 d) の上に Pd/Au の堆積が続く MoS2層 (図 2 c) の上に堆積しました。いくつか横 Q HBT は開発された (図 2 d2 e) に示されている n p n p 横方向ヘテロ接合を持つものなど。Q HBT デバイスの機能がその出力などその特性曲線に見ることによって確認された (cVCE) 曲線共通エミッタ構成 (図 2 f)。図 2 階横 n p Q HBT 作品 2 つの動作モード - 飽和モードとアクティブ モード - 証明する確かに、作製プロセスを使用して構築された Q HBT トランジスタとして機能することを示しています。

プロセスも MoS2 piezotronic ひずみ/力センサー21アプリケーションの 2D 背面ゲート デバイスをビルドする使用されました。MoS2の高品質三角形単分子膜は、サファイア基板の CVD を用いた、Si/SiO2基質にそれから移る最初合成しました。Piezotronic デバイスに MoS2映画を作るプロセスの残りの部分は、プロトコルのセクションで説明します。図 3 aは、三角形 MoS2分子から成る完成した装置の原子間力顕微鏡 (AFM) 画像を示し、複数のソース/ドレイン (S ・ D) Au 電極。圧電分極の方向を研究するには、三角形のまわりの複数の接触電極が意図的に設計されていた。図 3 bは、piezotronic センサー デバイスとその圧電効果をテストする AFM 探による機械的負荷の適用方法を示すセットアップの模式図を示します。応用力と逆のすべての増加の減少その S-D 電極対のいずれかを介してセンサー デバイスの電流ピエゾ センサーの予想される動作である図 3 cショーの結果。さらに、の 3 d データは応用力・ひずみの繰り返しアプリケーションはほとんど出力電流または応答を変更以来、開発のセンサーが安定していることを意味します。

Figure 1
図 1。2 D の電子デバイスの概略処理フローします。青色の矢印は、Q HBT と 2D 背面ゲート トランジスタのブラウンの作製プロセス フローを表します。Inset: (a)サファイア基板上の 2 D の素材でコーティングされた PMMA;(b)試料加熱; アンモニア溶液に浸漬しながら(c)金属成膜・ リフトオフ プロセス後 2 D 素材の模式図。この図の拡大版を表示するのにはここをクリックしてください

Figure 2
図 2。二次元横 Q-HBT。(a).原子間力顕微鏡の位相画像。相図は、WSe2と MoS2の明確なコントラストを示しています。(b) です。 n 型物質が MoS2と p 型材料を横方向ヘテロ構造リボンの光学顕微鏡写真は、WSe2です。(c). MoS2横方向ヘテロ構造のリボンの上に堆積した金属 Ti/Au の光学顕微鏡。このイメージが (d) と同様に同じ規模であることに注意してください。(d) n−p−n−p 横方向ヘテロ接合を示す、横の Q HBT の光学顕微鏡。黒破線のボックスは、横方向ヘテロ構造リボンの位置をマークします。(e)。 2 D の Q HBT の概略プロット。黄色いリボンは、MoS2単分子膜と赤いリボンが WSe2単分子膜。Ti/Au 金属層は、WSe2Pd/Au 連絡先ながら MoS2入金する設計されています。(f)。 VBE値が異なる横 n−p−n Q HBT の出力特性。、b. m. ブラシュケから許可を得て転載。10.この図の拡大版を表示するのにはここをクリックしてください

Figure 3
図 3。MoS2単分子膜のデバイス。 a.Mos2単分子膜の AFM 像。(b).その圧電効果をテストする AFM 探による機械的負荷の適用方法を示す mos2の模式図。(c). - Vb特性上で示された場所に力を適用するときの圧縮ひずみ作用下で異なる応用力で mos2のはめ込み下模式的に示すように、圧縮ひずみの結果インセットします。(d) Lan、W. 豊、の許可を得て転載対 1 の固定バイアスで繰り返し圧縮限界ひずみで CVD 膜 MoS2デバイスの現在の応答。8.この図の拡大版を表示するのにはここをクリックしてください

Subscription Required. Please recommend JoVE to your librarian.

Discussion

この記事でナノメートル スケールでの 2 D の資料に基づいて新しいエレクトロニクスの加工手順の詳細を説明します。各アプリケーションのサンプルの準備手順は、互い違いを持っている、ので、重複プロセスはプロトコルとして扱われました。電子ビーム材料場所決定と組み合わせるし、金属電極の定義は従ってここのプロトコルとして機能します。記載されているデバイスの 2 つのタイプの間でウェット SiO2/Si 基板上に単結晶 MoS2映画を転送して金属のリフトオフで終わるで始まる 2 D の背部ゲート トランジスタのプロセス全体が発表されました。なぜフォーカスが与えられます 2 D に戻ってゲート トランジスタだは改良された 2 D 素材ベース電界効果トランジスタ (Fet) の緊急の必要性。したがって、次の段落でその作製プロセスに関連する重要な点を強調します。

実験のすべての段階でいくつかの難しい点があります。まず、PMMA の除去が続く材料検索の優先順位は、空気に MoS2映画の公開中不利な吸着を避けるために必要です。吸着は、パフォーマンス低下の原因の一つです。したがって、サンプルでは、転送が必要な 30 分を超えることになっている持続時間を焼きます。そうでなければ、映画は映画とターゲット位置にフレークの消失に起因する誘電体の悪い添付のためアセトンで PMMA にディゾルブする場合、剥離しやすい。電子ビームの線量は、パターニングのためのもう一つの重要な要因です。高電子ビーム量は近接効果による電極間間隔が狭いパターンに適していません。一方でその量を減少、理想的なパターンが実現できないことにあります。したがってビームのパラメーターの微調整を行なう必要があります。基本的には、薄い金属は容易にリフトオフ用が望ましいとの理想的な厚さアプリケーションと、レジストの膜厚に依存します。このプロジェクトで 2 D のトランジスタの金属厚さ 100 以下 nm は許容されます。

メソッドの 1 つの制限は、手動操作が必要、研究の目的に適したのみです。これらの材料のウエハ スケール合成手法が発達になると、伝統的な半導体技術がこのアプローチを引き継ぐことができます。また、光イメージング技術と材料の場所を決定する際に走査型電子顕微鏡 (SEM) を使用して別の方法を選択するときより高い解像度と材料の品質を得ること間のトレードオフが存在しています。このプロトコルで使われる光学的イメージング法は、SEM より正確ですが、材料の損傷を引き起こすことができるポジションを探すマイクロメータ スケール精度を提供します。したがって、光イメージング技術を使用してプロトコルの提案としてずば抜けて最も好都合です。

最高を求めて研究の年から新素材を開発する方法は不可欠である、実践的な実験と研究室スコープ製造はまだ重要な位置を占めています。確かに、このメソッドは機能 2 D 素材のみならず、1 D と未知の材料も今後、ナノスケールエレクトロニクス ・ デバイスの可能性を広げます。

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

著者が明らかに何もありません。

Acknowledgments

この作品が no. の契約の下で台湾科学評議によって支えられました。ほとんどの 105-2112-M-003-016-MY3。この作品は、一部、全国ナノデバイス研究所、国立台湾大学の電気工学の電子ビーム研究所によって支えられたまた。

Materials

Name Company Catalog Number Comments
E-gun Evaporator AST PEVA 600I
Au slug, 99.99% Well-Being Enterprise Co N/A
Ti slug, 99.99% Well-Being Enterprise Co N/A
E-beam Lithography System Elionix ELS7500-EX
Cold Wall CVD System Sulfur Science SCW600S
C-plane Sapphire substrate Summit-Tech X171999 (0001) ± 0.2 ° one side polished
100 nm SiO2/Si Fabricated in NDL
Ammonia Solution BASF Ammonia Solution 28% Selectipur
Molybdenum (Mo), 99.95% Summit-Tech N/A
Tungsten (W), 99.95% Summit-Tech N/A
Sulfur (S), 99.5% Sigma-Aldrich 13803
Polymethyl Methacrylate (PMMA) Microchem 8110788 Use for transfer process
Spin Coater Laurell WS 400B 6NPP LITE
Acetone BASF Acetone EL Selectipur
Isopropanol (IPA) BASF 2-Propanol UPS
Photo Resist for EBL TOK TDUR-P-015
Plasma Cleaner Harrick Plasma PDC-32G Oxygen plasma

DOWNLOAD MATERIALS LIST

References

  1. Kim, Y. B. Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics. Transactions on Electrical and Electronic Materials. 11, (3), 93-105 (2010).
  2. Waldrop, M. M. The chips are down for Moore's law. Nature. 530, (7589), 144-147 (2016).
  3. Lan, Y. W., Chang, W. H., et al. Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles. Carbon. 50, (12), 4619-4627 (2012).
  4. Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot. Carbon. 50, (10), 3748-3752 (2012).
  5. Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate. Applied Physics Letters. 99, (5), (2011).
  6. De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. Carbon nanotubes: present and future commercial applications. Science (New York, N.Y.). 339, (6119), 535-539 (2013).
  7. Eatemadi, A., Daraee, H., et al. Carbon nanotubes: Properties, synthesis, purification, and medical applications. Nanoscale Research Letters. 9, (1), 1-13 (2014).
  8. Lan, Y. W., Chang, W. H., et al. Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam. Small. 10, (22), 4778-4784 (2014).
  9. Romero, M. F., Bosca, A., et al. Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure. IEEE Electron Device Letters. 38, (10), 1441-1444 (2017).
  10. Blaschke, B. M., Tort-Colet, N., et al. Mapping brain activity with flexible graphene micro-transistors. 2D Materials. 4, (2), 25040 (2017).
  11. Zhu, Z., Murtaza, I., Meng, H., Huang, W. Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions. RSC Advances. 7, (28), 17387-17397 (2017).
  12. Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials. Annual Review of Materials Research. 45, (1), 63-84 (2015).
  13. Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. 2D transition metal dichalcogenides. Nature Reviews Materials. 2, (2017).
  14. Kolobov, A. V., Tominaga, J. Emerging Applications of 2D TMDCs. 239, Springer Series in Materials Science. 473-512 (2016).
  15. Nguyen, L. N., Lan, Y. W., et al. Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2. Nano Letters. 14, (5), 2381-2386 (2014).
  16. Torres, C. M., Lan, Y. W., et al. High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors. Nano Letters. 15, (12), 7905-7912 (2015).
  17. Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides. ACS Nano. 8, (2), 1102-1120 (2014).
  18. Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. Recent development of two-dimensional transition metal dichalcogenides and their applications. Materials Today. 20, (3), 116-130 (2017).
  19. Xiao, H. Introduction to Semiconductor Manufacturing Technology, Second Edition. Society of Photo-Optical Instrumentation Engineers. (2012).
  20. Lin, C. Y., Zhu, X., et al. Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon. ACS Nano. 11, (11), 11015-11023 (2017).
  21. Qi, J., Lan, Y. W., et al. Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics. Nature Communications. 6, (2015).

Comments

0 Comments


    Post a Question / Comment / Request

    You must be signed in to post a comment. Please or create an account.

    Usage Statistics