Um método padrão e confiável para fabricar nanoelectrónica bidimensional

Engineering

Your institution must subscribe to JoVE's Engineering section to access this content.

Fill out the form below to receive a free trial or learn more about access:

 

Summary

O artigo tem como objetivo apresentar um procedimento de fabricação padrão e confiável para o desenvolvimento da futura baixa nanoelectrónica dimensional.

Cite this Article

Copy Citation | Download Citations

Simbulan, K. B., Chen, P. C., Lin, Y. Y., Lan, Y. W. A Standard and Reliable Method to Fabricate Two-Dimensional Nanoelectronics. J. Vis. Exp. (138), e57885, doi:10.3791/57885 (2018).

Please note that all translations are automatically generated.

Click here for the english version. For other languages click here.

Abstract

Materiais de bidimensional (2D) tem atraído grande atenção devido a suas propriedades únicas e aplicações potenciais. Como síntese de escala da bolacha de materiais 2D é ainda em fase incipiente, os cientistas não podem depender totalmente técnicas tradicionais de semicondutores para pesquisas relacionadas. Processos delicados de localizar os materiais para definição de eletrodo precisam ser bem controlado. Neste artigo, um protocolo universal de fabricação necessários para a fabricação eletrônica de nanoescala, tal como 2D quasi-heterojunction bipolar transistor (Q-HBT) e transistores 2D volta-bloqueadas são demonstrados. Este protocolo inclui a determinação da posição material, litografia de feixe de elétron (EBL), definição do metal do elétrodo, et al. Uma narrativa passo a passo dos procedimentos de fabricação para esses dispositivos também são apresentados. Além disso, os resultados mostram que cada um dos dispositivos fabricados atingiu alto desempenho com alta repetibilidade. Este trabalho revela uma descrição detalhada do fluxo de processo para a preparação de nanoelectrónica 2D, permite que os grupos de pesquisa aceder a esta informação e pavimentar o caminho para futuras eletrônica.

Introduction

Desde últimas décadas, a humanidade vem experimentando rápida downscale no tamanho dos transistores e, consequentemente, um aumento exponencial do número de transistores em circuitos integrados (ICs). Isso mantém o progresso contínuo da tecnologia de base de silicone de óxido metálico semicondutor complementar (CMOS)1. Além disso, esta tendência atual, o tamanho e o desempenho dos dispositivos fabricados são ainda na pista com a lei de Moore, que afirma que o número de transistores em chips eletrônicos, bem como seu desempenho, duplica aproximadamente cada dois anos, a2. Transistores CMOS estão presentes na maioria, se não todos, dos dispositivos eletrônicos disponíveis no mercado e tornando-se parte integrante da vida humana. Devido a isto, existem exigências contínuas para melhorias no desempenho e tamanho dos cavacos que foram empurrando os fabricantes para continuar a seguir a trilha de lei de Moore.

Infelizmente, a lei de Moore parece estar chegando ao fim devido à quantidade de calor gerado como mais circuitos de silício é espremido em uma pequena área2. Isto pede novos tipos de materiais que podem fornecer o mesmo, se não melhor, desempenho como silício e, ao mesmo tempo, pode ser implementado em uma escala relativamente menor. Recentemente, novos materiais promissores foram temas de muitas pesquisas de ciência de materiais. Tais materiais como unidimensional (1D) carbono nanotubes3,4,5,6,7, grafeno 2D8,9,10, 11 , 12e o metal de transição dichalcogenides (TMDs)13,14,15,16,17,18, são bons candidatos que podem ser usados como substituto para o CMOS à base de silicone e continuar a trilha de lei de Moore.

Fabricação de pequenos dispositivos requer cuidadosa determinação da localização do material para prosseguir com êxito para as outras técnicas de fabricação tais como litografia e definição de eletrodo de metal. Então, o método apresentado neste artigo foi projetado para atender a essa necessidade. Em comparação com a fabricação de semicondutores tradicionais técnicas19, a abordagem apresentada neste trabalho é alfaiate-equipado para o desenvolvimento de pequenos dispositivos que precisa de mais atenção em termos de encontrar a localização do material. O objetivo desse método é confiável fabricar engenhos de nanomaterial 2D, tais como transistores 2D volta-bloqueadas e Q-HBTs, utilizando processos de fabricação padrão. Isso pode servir como uma plataforma para desenvolvimentos futuros dispositivo como que abre o caminho para a produção de dispositivos futuros avançado nano-escala.

Na seção processo, os processos de fabricação de dispositivos baseados em materiais 2D, ou seja, o Q-HBT e 2D transistor volta-bloqueadas são discutidos em detalhe. Elétron feixe padronização combinado com determinação de material local e eletrodo metal definição compreende o protocolo, desde que eles são necessários em ambos os processos mencionados. Parte 1 discute o processo de fabricação passo a passo de Q-HBTs20; e parte 2 demonstra uma abordagem universal para obter o bissulfeto de molibdênio (CVD) de deposição de vapor químico (MoS2) transistores volta-condomínio fechado de transferência para decolagem21, que foi completamente mostrado no artigo. O fluxo de processo detalhado é ilustrado na (Figura 1).

Subscription Required. Please recommend JoVE to your librarian.

Protocol

1. processo de fabricação de transistores Quasi-heterojunction 2D

  1. Prepare o comercial c-avião safira.
    1. Lave a safira polida inteiro único-lado (2 polegadas) com acetona.
    2. Lave o substrato safira com álcool isopropílico.
  2. Cresce-MoS2 em safira substrato usando CVD em um forno quente-parede.
    1. Lugar 0,6 g de pó de trióxido (MoO3) molibdênio em um barco de quartzo localizado no aquecimento do zona centro do forno. Coloca o substrato safira a jusante ao lado do barco de quartzo contendo o pó de3 MoO.
    2. Prepare o pó de enxofre (S) em um barco de quartzo separado do lado montante do forno. Manter a sua temperatura a 190 ° C durante a reação.
    3. Usar o argônio (Ar = 70 sccm, 40 Torr) gás fluxo para trazer os vapores de3 S e MoO ao substrato safira ao aquecimento da zona centro a 750 ° C.
    4. Manter a zona de aquecimento, depois de atingir a temperatura de crescimento desejado de 750 ° C, durante 15 min e então naturalmente arrefecer o forno à temperatura ambiente.
  3. Execute EBL.
    Nota: Uma fina Au de cerca de 5 nm foi depositado pela pulverização catódica para descarga durante todos os processos EBL no substrato safira
    1. Identificar, usando um microscópio óptico, uma área onde os flocos de monocamada MoS2 são observados, em seguida, criar o layout padrão de listra para essa área específica usando um software de desenho (AutoCAD).
    2. Rotação-casaco fotorresiste (PR), por exemplo poli (metilmetacrilato) (PMMA) ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra após o revestimento de rotação.
    3. Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.
    4. Converter o layout padrão na etapa 1.3.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.
    5. Determine a dose ideal de feixe de elétrons com base na largura das linhas no layout.
      Nota: Para a largura da linha mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.
    6. Começa a expor a amostra para o feixe de elétrons.
    7. Aplica Asse pós-exposição (PEB) na amostra após a exposição a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.
    8. Use tetrametilamónio hidróxido (ouvido) 2.38% como desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.
    9. Examine se o padrão é bem desenvolvido por microscopia óptica.
    10. Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.
  4. Definir as estruturas de listra usando gravura de plasma de oxigênio (O2) de W 50 (1st gravura) por 30 s a 2 min e remover PR com 50 mL de acetona.
  5. Cresce Disseleneto de tungstênio (WSe2) usando CVD no local de destino, o que resultará em um crescimento preferencial de WSe2 camada entre as listras de2 MoS já existentes sobre o substrato de safira.
    1. Lugar 0,6 g de pó de tungstênio trióxido (WO3) em um barco de quartzo localizado no aquecimento do zona centro do forno. Coloca o substrato safira a jusante ao lado do barco de quartzo contendo o pó de3 WO.
    2. Prepare o pó de selênio (Se) em um barco de quartzo separado do lado montante do forno. Manter a sua temperatura a 260 ° C durante a reação.
    3. Uso de Ar/H2 (Ar = 90 sccm, H2 = 6 sccm, 20 Torr) gás fluxo para trazer os vapores de3 Se e WO ao substrato safira ao aquecimento da zona centro-925 ° C.
    4. Manter a zona de aquecimento, depois de atingir a temperatura de crescimento desejado de 925 ° C, durante 15 min e então naturalmente arrefecer o forno à temperatura ambiente.
  6. Fabrica a almofada do metal matrizes e marcas de alinhamento.
    1. Sobreposição de padrões de metal almofada matrizes e alinhamento as marcas usando fotolitos padronização técnica.
    2. Depósito 20 nm/60 nm Ti/Au usando o evaporador do canhão de elétrons.
      Nota: O ouro é usado para evitar a oxidação das almofadas do metais.
    3. Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora todo o processo através de microscopia óptica até as almofadas metais tornam-se aparentes.
  7. Realizar outro processo EBL para sobrepor um padrão de forma de fita no topo do heterojunction de2 MoS2- WSe.
    1. Medir o deslocamento coordenado entre os locais de destino na MoS2- WSe2 heterojunction e as marcas de alinhamento utilizando microscopia óptica e criar o layout da faixa de opções-forma baseado nestas medições utilizando um software (AutoCAD).
    2. Rotação-casaco PR, por exemplo, PMMA ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra após o revestimento de rotação.
    3. Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.
    4. Converter o layout padrão na etapa 1.7.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.
    5. Determine a dose ideal de feixe de elétrons com base na largura das linhas no layout.
      Nota: Para a largura da linha mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.
    6. Configure a máquina EBL tal que a posição das marcas de alinhamento no substrato safira coincide com sua correspondência no layout.
    7. Começa a expor a amostra para o feixe de elétrons.
    8. Aplica PEB na amostra após a exposição, a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.
    9. Use o ouvido 2.38% como o desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.
    10. Examine se o padrão é bem desenvolvido por microscopia óptica.
    11. Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.
  8. Gravura de plasma O2 (2nd gravura) pode usar para definir um heterojunction lateral em forma de fita e remover PR pela acetona.
  9. Execute o processo de EBL para sobrepor o padrão dos eléctrodos de metal de Ti/Au.
    1. Medir o deslocamento coordenado entre os locais de destino na MoS2- WSe2 heterojunction e as marcas de alinhamento utilizando microscopia óptica e criar o layout de eletrodo de metal com base nestas medições utilizando um software (AutoCAD).
    2. Rotação-casaco PR, por exemplo, PMMA ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra após o revestimento de rotação.
    3. Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.
    4. Converter o layout padrão na etapa 1.9.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.
    5. Determine a dose ideal de feixe de elétrons com base na largura das linhas de metal no layout.
      Nota: Para a largura da linha metal mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.
    6. Configure a máquina EBL tal que as posições das marcas de alinhamento no substrato safira coincide com sua correspondência no layout.
    7. Começa a expor a amostra para o feixe de elétrons.
    8. Aplica PEB na amostra após a exposição, a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.
    9. Use o ouvido 2.38% como o desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.
    10. Examine se o padrão é bem desenvolvido por microscopia óptica.
    11. Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.
  10. Executar o lançamento e deposição de Metal de Ti/Au
    1. Depósito de metal de Ti/Au usando o injetor de elétron evaporador com a espessura de menos de 100 nm, caso contrário, será difícil remover o PR e o metal não desejado pela decolagem.
    2. Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora todo o processo através de microscopia óptica, até que haja apenas linhas metais e almofadas deixadas.
  11. Executar o processo EBL etapa 1.9 mas sobrepor padrão do eletrodo metal o Pd/Au em vez de Ti/Au.
  12. Executar o processo de deposição e decolagem metal etapa 1.10 mas depositar Pd/Au em vez de Ti/Au.

2. processo de fabricação de transistores de costas-condomínio fechado 2D

  1. Prepare-se dependentes de volta Si/SiO2 substratos com marcas de alinhamento.
    1. Prepare o caseiro ou comercial SiO2/Si substrato.
    2. Usar fotolitos ou técnicas de padronização de EBL para definir a marca de alinhamento.
    3. Íon reativo gravura (RIE) no substrato /Si SiO2até a profundidade total da área alvo atingir 1000 nm e remove o PR por plasma de O2 para revelar as marcas de alinhamento formado.
    4. Sobreposição de padrões de matrizes de metal almofada usando fotolitos padronização técnica.
    5. Depósito 20 nm/60 nm Ti/Au usando o evaporador do canhão de elétrons.
      Nota: O ouro é usado para evitar a oxidação das almofadas do metais.
    6. Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora todo o processo por microscopia óptica até as almofadas metais tornam-se aparentes.
  2. Execute CVD de MoS2 no substrato safira em um forno quente-parede.
    1. Lugar 0,6 g de pó de3 MoO em um barco de quartzo localizado no aquecimento do zona centro do forno. Coloca o substrato safira a jusante ao lado do barco de quartzo contendo o pó de3 MoO.
    2. Prepare o pó de S em um barco de quartzo separado do lado montante do forno. Manter a sua temperatura a 190 ° C durante a reação.
    3. Usar o argônio (Ar = 70 sccm, 40 Torr) gás fluxo para trazer os vapores de3 S e MoO ao substrato safira ao aquecimento da zona centro a 750 ° C.
    4. Manter a zona de aquecimento, depois de atingir a temperatura de crescimento desejado de 750 ° C, durante 15 min e então naturalmente arrefecer o forno à temperatura ambiente.
  3. Transferi MoS2 da safira para trás-bloqueadas SiO2/Si substrato.
    1. Casaco de rotação PMMA com a velocidade de rotação de 3500 rpm por 30 s em cima do filme2 de MoS.
    2. Asse o MoS2/sapphire amostra a 120 ° C por 3 min para reforçar o revestimento de PMMA.
    3. Mergulhe o MoS2amostra de /Sapphire 50 mL de solução de amoníaco (14,5%) para cerca de 30 min a 2 h para separar o filme2 do MoS do substrato safira.
    4. Pegue o filme e transferi-lo para o substrato de /Si SiO2.
    5. Asse a amostra de /Si MoS2/SiO2a fim de melhorar a adesão entre o MoS2 e SiO2 camadas. Aquece a amostra a 120 ° C, durante cerca de 30 min a 1 h.
    6. Remova o PMMA, lavando-o com 30 mL de acetona por cerca de 30 min a 2 h.
    7. Lavar a amostra com álcool isopropílico e usar nitrogênio para estragar tudo seco.
  4. Execute EBL.
    Nota: Não há nenhum Au fina depositada no SiO2/Si substrato durante o processo de EBL desde Si de alguma forma é condutora.
    1. Medir o deslocamento coordenado entre os locais de destino e o alinhamento marca usando microscopia ótica e, baseado nestas medições, projetar o layout padrão dos eléctrodos de metal usando um software de design.
      Nota: Eletrodos de Metal ligar os pontos de destino da amostra de2 MoS em relação às pastilhas de metal no substrato /Si SiO2.
    2. Rotação-casaco PR, por exemplo, PMMA ou P015, em cima da amostra a 2000 rpm por 60 s (temperatura ambiente). Certifique-se de que o PR cobriu toda a amostra.
    3. Aquecer a amostra (Soft Asse) a 100 ° C, por 90 s para evaporar os solventes na PR e melhorar a aderência.
    4. Converter o layout padrão na etapa 2.4.1 em um arquivo específico (exemplo: arquivo GDS) e enviá-lo no software EBL.
    5. Determine a dose ideal de feixe de elétrons com base na largura das linhas de metal no layout.
      Nota: Para a largura da linha metal mais estreita do que 1 µm, a dose ideal de feixe de elétrons é 110 µC/cm2; de 1 a 5 µm Largura de linha, a dose é de 100 µC/cm2; e para maior do que 5 µm de largura de linha, a dose é de 80 µC/cm2.
    6. Configure a máquina EBL tal que a posição das marcas de alinhamento em Si/SiO2 substrato corresponde a sua correspondência no layout.
    7. Começa a expor a amostra para o feixe de elétrons.
    8. Aplica PEB na amostra após a exposição, a fim de reduzir os efeitos de onda estacionária. Aquecer a amostra a 120 ° C, por 90 s.
    9. Use o ouvido 2.38% como o desenvolvedor. Imergir a amostra ao ouvido para 80 s. lavagem fora o ouvido com 200 mL de água desionizada para 10 s.
    10. Examine se o padrão é bem desenvolvido por microscopia óptica.
    11. Conduta Asse difícil se livrar de água extra no cio PR. a amostra a 110 ° C por 90 s.
  5. Executar o lançamento e deposição de Metal de Au
    1. Depósito de metal Au usando o injetor de elétron evaporador com a espessura de menos de 100 nm, caso contrário, será difícil remover o PR e o metal não desejado pela decolagem.
    2. Preparar e submergir a amostra de 100 mL de acetona para dissolver PR e realizar a decolagem. Apertar e explodir a acetona enquanto monitora o processo através de microscopia óptica, até que haja apenas linhas metais e almofadas deixadas.

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

Para várias das pesquisas do autor correspondente, envolvendo o desenvolvimento de dispositivos materiais 2D, aplicaram-se os processos de fabricação do dispositivo. Nesta parte, os resultados de algumas dessas pesquisas são apresentados para demonstrar a efetividade do protocolo discutido acima. Uma monocamada de lateral WSe2-MoS2 Q-HBT20 é selecionado como o primeiro exemplo. Usando os processos de fabricação de dispositivo padrão detalhados no protocolo, a monocamada lateral WSe2-MoS2 heterojunctions foram cultivadas (Figura 2a) e em seguida, passou pela formação do Q-HBT. Contatos de metal foram depositados em cima do heterojunction lateral para completar o HBT-Q. Ti/Au foram depositados no topo da camada2 de MoS (Figura 2C), seguida pela deposição de Pd/Au no topo da camada2 de WSe (Figura 2d). Foram desenvolvidos vários lateral Q-HBT, como aquele com um heterojunction lateral de n-p-n-p, ilustrado em (Figura 2d, 2e). A função do dispositivo Q-HBT foi verificada por investigar suas curvas características, tais como sua saída (c-VCE) curva na configuração de emissor comum (Figura 2f). Figura 2f mostra que o lateral Q de n-p-n-HBT funciona em dois modos de operação - modo de saturação e o modo ativo - que prova que o Q-HBT que foi construído usando o processo de fabricação, na verdade, funciona como um transistor.

O processo também foi utilizado para construir dispositivos de costas-bloqueadas 2D para MoS2 piezotronic tensão/força sensor21 aplicação. Filmes de alta qualidade triangular monocamada MoS2 foram primeiramente sintetizados usando CVD em um substrato de safira e então transferidos para um Si/SiO2 substrato. O resto do processo de filme MoS2 , se tornando um dispositivo piezotronic é discutido na seção de protocolo. A figura 3a mostra uma imagem de microscopia (AFM) força atômica de um dispositivo preenchido, consistindo de uma monocamada de2 MoS triangular e fonte/dreno de vários conjuntos de eletrodos (S-D) Au. Para estudar a direção de polarização piezoelétrico, vários eletrodos de contato em torno da forma do triângulo foram projetados intencionalmente. Figura 3b apresenta o diagrama esquemático do dispositivo sensor piezotronic e a instalação mostrando como uma carga mecânica é aplicada por uma ponta AFM para testar seu efeito piezoelétrico. Resultados na Figura 3C mostra que o dispositivo sensor corrente que flui através de um de seus pares de eletrodo de S-D diminui para cada aumento de força aplicada e vice-versa, que é um comportamento esperado para um sensor piezo. Além disso, os dados na Figura 3d implica que o sensor desenvolvido é estável, uma vez que uma aplicação repetitiva de força/deformação aplicado mal mudou sua corrente de saída ou resposta.

Figure 1
Figura 1. Fluxo de processo esquemático de dispositivos eletrônicos 2D. As setas azuis representam o fluxo do processo de fabricação de Q-HBT e brown para 2D transistor dependentes de volta. Baixo-relevo: (a) o material 2D no substrato safira recobertos de PMMA; (b) uma amostra aquecida enquanto embebido em solução de amônia; (c) diagrama esquemático de um material 2D depois da deposição de metais e processo de decolagem. Clique aqui para ver uma versão maior desta figura.

Figure 2
Figura 2. Q lateral bidimensional-HBT. (a). imagem da fase de AFM. A imagem da fase mostra claro contraste entre o WSe2 e MoS2. (b). A Micrografia óptica de uma fita de heterostructure lateral onde n-tipo material é MoS2 e p-tipo material é WSe2. (c). A Micrografia óptica de Ti/UA metal depositada em cima MoS2 na faixa lateral heterostructure. Note que esta imagem tem a mesma escala como em (d). (d). A Micrografia óptica do Q-HBT lateral, mostrando um heterojunction lateral n−p−n−p. Caixa tracejada preta marca a posição da fita heterostructure lateral. (e). trama esquemática de um Q-HBT 2D. As fitas amarelas são monocamadas de2 MoS e a fita vermelha é WSe2 monocamada. Camadas de metal de ti/Au destinam-se a depositar na MoS2 enquanto contatos Pd/Au com WSe2. (f). as características de saída da n−p−n lateral Q-HBT em diferentes valores de VBE . Reproduzido com permissão da Blaschke, B. M., et al. 10. clique aqui para ver uma versão maior desta figura.

Figure 3
Figura 3. O dispositivo de monocamada MoS2 . (a). Imagem AFM do dispositivo monocamada MoS2 . (b). ilustração esquemática de um dispositivo de2 MoS mostrando como uma carga mecânica é aplicada por uma ponta AFM para testar seu efeito piezoelétrico. (c). - Vb características do dispositivo em diferentes forças aplicadas sob tensão compressiva quando aplicar forças nos locais indicado na parte superior2 MoS de encastrar resultando em tensão compressiva, como mostrado esquematicamente em menor inserções. (d). resposta atual do dispositivo de monocamada MoS2 CVD em cepas compressivas repetidas em uma tensão de polarização fixa de 1 V. reproduzido com permissão da Lan, Y. W., et al. 8. clique aqui para ver uma versão maior desta figura.

Subscription Required. Please recommend JoVE to your librarian.

Discussion

Neste artigo, são demonstrados os procedimentos detalhados de fabricação eletrônica romance baseada em 2D materiais em escala nanométrica. Desde que os procedimentos de preparação de amostra de cada aplicativo tem diferenças com o outro, os processos sobrepostos foram tratados como o protocolo. Elétron feixe padronização combinado com determinação de material local e definição de eletrodo metal serve assim como o protocolo aqui. Entre os dois tipos de dispositivos citados, apresentaram-se todo o processo de transistores de costas-bloqueadas 2D começando molhado transferir filmes de2 MoS cristal único em SiO2/Si substratos e terminando na decolagem de metal. A razão por que foco é devolvido em 2D transistores fechados é a necessidade urgente de transistores de efeito de melhorada 2D baseados em materiais de campo (FETs). Portanto, serão enfatizados pontos importantes relacionados ao seu processo de fabricação nos parágrafos seguintes.

Há alguns pontos difíceis em cada etapa dos experimentos. Em primeiro lugar, a precedência de localização de material, seguido pela remoção do PMMA é necessária para evitar a adsorção desfavorável ao expor os filmes de2 MoS ao ar. A adsorção é uma das causas da degradação do desempenho. Por conseguinte, cozimento da amostra, com uma duração que é suposto para ser mais de 30 min, depois que a transferência seja necessária. Caso contrário, o filme é fácil de ser removida quando dissolver PMMA com acetona devido a penhora pobre dos filmes e dielétrico, que resulta no desaparecimento dos flocos em posições do alvo. A dose de feixe de elétrons é outro fator crítico para a padronização. Dosagem de feixe de elétrons de alta não é adequada para os padrões com estreito espaçamento entre eletrodos devido ao efeito de proximidade. Por outro lado, diminuir sua dosagem pode levar à incapacidade de atingir o padrão ideal. Ajuste fino dos parâmetros do feixe de elétrons, portanto, precisa ser realizado. Basicamente, um metal fino é preferível para decolagem mais fácil, e sua espessura ideal depende da aplicação e a espessura de resistir a foto. Para o transistor 2D neste projeto, metal espessura abaixo de 100 nm é aceitável.

Uma limitação do método é que a operação manual é necessária, por isso, é adequado para fins de investigação. Uma vez bolacha escala técnicas de síntese destes materiais se tornam bem desenvolvidas, tecnologia dos semicondutores tradicionais pode assumir esta abordagem. Um trade-off entre levar uma maior qualidade de resolução e material existe, também, ao escolher entre imagens ópticas e o método alternativo usando microscópio eletrônico de varredura (SEM) para determinar a localização do material. O método de imagem óptico utilizado neste protocolo fornece precisão de escala micrômetro para localizar posições, enquanto que SEM é mais preciso, mas poderia provocar danos no material. Portanto, utilizando imagens ópticas como proposto no protocolo é o mais conveniente de longe.

Desde os anos de pesquisa, buscando a melhor maneira de desenvolver novos materiais é indispensável, fabricação de escopo de laboratório com experiências práticas ainda ocupa uma posição importante. Certamente, este método pode servir não só para materiais 2D, mas também para 1D e os materiais por descobrir no futuro, ampliando as possibilidades da nanoescala eletrônica.

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

Os autores não têm nada para divulgar.

Acknowledgments

Este trabalho foi financiado pelo Conselho Nacional de ciência, Taiwan sob contrato, não. A MAIORIA DOS 105-2112-M-003-016-MY3. Este trabalho também foi financiado em parte pelos laboratórios nacionais de dispositivo de Nano e laboratório de e-feixe de engenharia elétrica da Universidade Nacional de Taiwan.

Materials

Name Company Catalog Number Comments
E-gun Evaporator AST PEVA 600I
Au slug, 99.99% Well-Being Enterprise Co N/A
Ti slug, 99.99% Well-Being Enterprise Co N/A
E-beam Lithography System Elionix ELS7500-EX
Cold Wall CVD System Sulfur Science SCW600S
C-plane Sapphire substrate Summit-Tech X171999 (0001) ± 0.2 ° one side polished
100 nm SiO2/Si Fabricated in NDL
Ammonia Solution BASF Ammonia Solution 28% Selectipur
Molybdenum (Mo), 99.95% Summit-Tech N/A
Tungsten (W), 99.95% Summit-Tech N/A
Sulfur (S), 99.5% Sigma-Aldrich 13803
Polymethyl Methacrylate (PMMA) Microchem 8110788 Use for transfer process
Spin Coater Laurell WS 400B 6NPP LITE
Acetone BASF Acetone EL Selectipur
Isopropanol (IPA) BASF 2-Propanol UPS
Photo Resist for EBL TOK TDUR-P-015
Plasma Cleaner Harrick Plasma PDC-32G Oxygen plasma

DOWNLOAD MATERIALS LIST

References

  1. Kim, Y. B. Challenges for Nanoscale MOSFETs and Emerging Nanoelectronics. Transactions on Electrical and Electronic Materials. 11, (3), 93-105 (2010).
  2. Waldrop, M. M. The chips are down for Moore's law. Nature. 530, (7589), 144-147 (2016).
  3. Lan, Y. W., Chang, W. H., et al. Effects of oxygen bonding on defective semiconducting and metallic single-walled carbon nanotube bundles. Carbon. 50, (12), 4619-4627 (2012).
  4. Lan, Y. W., Aravind, K., Wu, C. S., Kuan, C. H., Chang-Liao, K. S., Chen, C. D. Interplay of spin-orbit coupling and Zeeman effect probed by Kondo resonance in a carbon nanotube quantum dot. Carbon. 50, (10), 3748-3752 (2012).
  5. Lan, Y. W., Nguyen, L. N., Lai, S. J., Lin, M. C., Kuan, C. H., Chen, C. D. Identification of embedded charge defects in suspended silicon nanowires using a carbon-nanotube cantilever gate. Applied Physics Letters. 99, (5), (2011).
  6. De Volder, M. F. L., Tawfick, S. H., Baughman, R. H., Hart, A. J. Carbon nanotubes: present and future commercial applications. Science (New York, N.Y.). 339, (6119), 535-539 (2013).
  7. Eatemadi, A., Daraee, H., et al. Carbon nanotubes: Properties, synthesis, purification, and medical applications. Nanoscale Research Letters. 9, (1), 1-13 (2014).
  8. Lan, Y. W., Chang, W. H., et al. Polymer-free patterning of graphene at sub-10-nm scale by low-energy repetitive electron beam. Small. 10, (22), 4778-4784 (2014).
  9. Romero, M. F., Bosca, A., et al. Impact of 2D-Graphene on SiN Passivated AlGaN/GaN MIS-HEMTs Under Mist Exposure. IEEE Electron Device Letters. 38, (10), 1441-1444 (2017).
  10. Blaschke, B. M., Tort-Colet, N., et al. Mapping brain activity with flexible graphene micro-transistors. 2D Materials. 4, (2), 25040 (2017).
  11. Zhu, Z., Murtaza, I., Meng, H., Huang, W. Thin film transistors based on two dimensional graphene and graphene/semiconductor heterojunctions. RSC Advances. 7, (28), 17387-17397 (2017).
  12. Kim, S. J., Choi, K., Lee, B., Kim, Y., Hong, B. H. Materials for Flexible, Stretchable Electronics: Graphene and 2D Materials. Annual Review of Materials Research. 45, (1), 63-84 (2015).
  13. Manzeli, S., Ovchinnikov, D., Pasquier, D., Yazyev, O. V., Kis, A. 2D transition metal dichalcogenides. Nature Reviews Materials. 2, (2017).
  14. Kolobov, A. V., Tominaga, J. Emerging Applications of 2D TMDCs. 239, Springer Series in Materials Science. 473-512 (2016).
  15. Nguyen, L. N., Lan, Y. W., et al. Resonant tunneling through discrete quantum states in stacked atomic-layered MoS2. Nano Letters. 14, (5), 2381-2386 (2014).
  16. Torres, C. M., Lan, Y. W., et al. High-Current Gain Two-Dimensional MoS2-Base Hot-Electron Transistors. Nano Letters. 15, (12), 7905-7912 (2015).
  17. Jariwala, D., Sangwan, V. K., Lauhon, L. J., Marks, T. J., Hersam, M. C. Emerging Device Applications for Semiconducting Two-Dimensional Transition Metal Dichalcogenides. ACS Nano. 8, (2), 1102-1120 (2014).
  18. Choi, W., Choudhary, N., Han, G. H., Park, J., Akinwande, D., Lee, Y. H. Recent development of two-dimensional transition metal dichalcogenides and their applications. Materials Today. 20, (3), 116-130 (2017).
  19. Xiao, H. Introduction to Semiconductor Manufacturing Technology, Second Edition. Society of Photo-Optical Instrumentation Engineers. (2012).
  20. Lin, C. Y., Zhu, X., et al. Atomic-Monolayer Two-Dimensional Lateral Quasi-Heterojunction Bipolar Transistors with Resonant Tunneling Phenomenon. ACS Nano. 11, (11), 11015-11023 (2017).
  21. Qi, J., Lan, Y. W., et al. Piezoelectric effect in chemical vapour deposition-grown atomic-monolayer triangular molybdenum disulfide piezotronics. Nature Communications. 6, (2015).

Comments

0 Comments


    Post a Question / Comment / Request

    You must be signed in to post a comment. Please or create an account.

    Usage Statistics