Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
JoVE Journal Engineering
Click here for the English version

Engineering

सिलिकॉन पर अर्ध-बेलनाकार रिक्तियों के साथ जर्मेनियम एपिटेक्सियल परतों में अव्यवस्था में कमी के लिए सैद्धांतिक गणना और प्रायोगिक सत्यापन

Published: July 17, 2020 doi: 10.3791/58897
Automatic Translation
1, 2, 1, 1,3
1Department of Materials Engineering, The University of Tokyo, 2Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology, 3Department of Materials Science and Engineering, Massachusetts Institute of Technology

Summary

सिलिकॉन पर अर्ध-बेलनाकार रिक्तियों के साथ जर्मेनियम एपिटेक्सियल परतों में थ्रेडिंग डिस्लोकेशन (टीडी) घनत्व में कमी के लिए सैद्धांतिक गणना और प्रयोगात्मक सत्यापन प्रस्तावित है। छवि बल, टीडी माप और टीडी के ट्रांसमिशन इलेक्ट्रॉन माइक्रोस्कोप अवलोकनों के माध्यम से टीडी और सतह की बातचीत के आधार पर गणना प्रस्तुत की जाती है।

Abstract

सिलिकॉन (एसआई) पर एपिटेक्सियल जर्मेनियम (जीई) में थ्रेडिंग डिस्लोकेशन घनत्व (टीडीडी) में कमी मोनोलिथिक रूप से एकीकृत फोटोनिक्स सर्किट की प्राप्ति के लिए सबसे महत्वपूर्ण चुनौतियों में से एक रही है। वर्तमान पेपर टीडीडी की कमी के लिए एक नए मॉडल की सैद्धांतिक गणना और प्रयोगात्मक सत्यापन के तरीकों का वर्णन करता है। सैद्धांतिक गणना की विधि अव्यवस्था छवि बल के संदर्भ में चयनात्मक एपिटेक्सियल ग्रोथ (एसईजी) के टीडी और गैर-प्लानर विकास सतहों की बातचीत के आधार पर थ्रेडिंग अव्यवस्थाओं (टीडी) के झुकाव का वर्णन करती है। गणना से पता चलता है कि एसआईओ2 मास्क पर रिक्तियों की उपस्थिति टीडीडी को कम करने में मदद करती है। प्रायोगिक सत्यापन जर्मेनियम (जीई) एसईजी द्वारा वर्णित किया गया है, जिसमें एक अल्ट्रा-हाई वैक्यूम रासायनिक वाष्प जमाव विधि और नक़्क़ाशी और क्रॉस-सेक्शनल ट्रांसमिशन इलेक्ट्रॉन माइक्रोस्कोप (टीईएम) के माध्यम से उगाए गए जीई के टीडी अवलोकनों का उपयोग किया जाता है। यह दृढ़ता से सुझाव दिया जाता है कि टीडीडी में कमी एसआईओ2 एसईजी मास्क और विकास तापमान पर अर्ध-बेलनाकार रिक्तियों की उपस्थिति के कारण होगी। प्रयोगात्मक सत्यापन के लिए, जीई परतों के एसईजी और उनके सहवास के परिणामस्वरूप अर्ध-बेलनाकार रिक्तियों के साथ एपिटेक्सियल जीई परतें बनती हैं। प्रयोगात्मक रूप से प्राप्त टीडीडी सैद्धांतिक मॉडल के आधार पर गणना की गई टीडीडी को पुन: पेश करते हैं। क्रॉस-अनुभागीय टीईएम अवलोकनों से पता चलता है कि टीडी की समाप्ति और उत्पादन दोनों अर्ध-बेलनाकार रिक्तियों पर होते हैं। प्लान-व्यू टीईएम अवलोकन सेमीसिलिंडरिकल रिक्तियों के साथ जीई में टीडी के एक अद्वितीय व्यवहार को प्रकट करते हैं (यानी, टीडी एसईजी मास्क और एसआई सब्सट्रेट के समानांतर होने के लिए झुके हुए हैं)।

Introduction

Si पर Epitaxial Ge ने एक सक्रिय फोटोनिक डिवाइस प्लेटफॉर्म के रूप में पर्याप्त रुचियों को आकर्षित किया है क्योंकि Ge ऑप्टिकल संचार रेंज (1.3-1.6 μm) में प्रकाश का पता लगा सकता है / उत्सर्जित कर सकता है और Si CMOS (पूरक धातु ऑक्साइड अर्धचालक) प्रसंस्करण तकनीकों के साथ संगत है। हालांकि, चूंकि जीई और एसआई के बीच जाली बेमेल 4.2% जितना बड़ा है, इसलिए ~ 109 / सेमी2 के घनत्व पर एसआई पर जीई एपिटेक्सियल परतों में थ्रेडिंग डिस्लोकेशन (टीडी) बनते हैं। जीई फोटोनिक उपकरणों के प्रदर्शन को टीडी द्वारा खराब कर दिया जाता है क्योंकि टीडी जीई फोटोडिटेक्टर (पीडी) और मॉड्यूलेटर (एमओडी) में वाहक पीढ़ी केंद्रों के रूप में काम करता है, और लेजर डायोड (एलडी) में वाहक पुनर्संयोजन केंद्रों के रूप में काम करता है। बदले में, वे पीडी और एमओडी में रिवर्स लीकेज करंट (जेलीक) 1,2,3, और एलडी में थ्रेशोल्ड करंट (जेटीएच) 4,5,6 बढ़ाएंगे।

जीई ऑन सी (पूरक चित्रा 1) में टीडी घनत्व (टीडीडी) को कम करने के लिए विभिन्न प्रयासों की सूचना दी गई है। थर्मल एनीलिंग टीडी के आंदोलन को उत्तेजित करता है जिससे टीडीडी में कमी आती है, आमतौर पर 2 x 107/cm2 तक। दोष सी और जीई का संभावित इंटरमिक्सिंग और जीई में डोपेंट का आउट-डिफ्यूजन है जैसे कि फास्फोरस 7,8,9 (पूरक चित्रा 1 ए)। सिग वर्गीकृत बफर परत 10,11,12 महत्वपूर्ण मोटाई को बढ़ाती है और टीडी की पीढ़ी को दबा देती है जिससे टीडीडी में कमी आती है, आमतौर पर 2 x 106/सेमी 2 तक। यहां दोष यह है कि मोटी बफर जीई उपकरणों और सी वेवगाइड के बीच प्रकाश युग्मन दक्षता को कम करती है (पूरक चित्रा 1 बी)। पहलू अनुपात ट्रैपिंग (एआरटी) 13,14,15 एक चयनात्मक एपिटेक्सियल ग्रोथ (एसईजी) विधि है और मोटी एसआईओ 2 खाइयों के साइडवॉल पर टीडी को फंसाकर टीडी को कम करता है, आमतौर पर <1 x 106/सेमी2 तक। एआरटी विधि एसआईओ2 मास्क पर जीई में टीडीडी को कम करने के लिए एक मोटी एसआईओ2 मास्क का उपयोग करती है, जो एसआई से बहुत ऊपर स्थित है और इसमें एक ही दोष है (पूरक चित्रा 1 बी, 1 सी)। सी पिलर बीज और एनीलिंग16,17,18 पर जीई वृद्धि एआरटी विधि के समान है, जो उच्च पहलू अनुपात जीई विकास द्वारा टीडी ट्रैपिंग को <1 x 105/सेमी2 तक सक्षम बनाती है। हालांकि, जीई सहवास के लिए उच्च तापमान एनीलिंग में पूरक चित्रा 1 ए-सी (पूरक चित्रा 1 डी) में समान कमियां हैं।

उपरोक्त विधियों की कमियों से मुक्त एसआई पर कम-टीडीडी जीई एपिटेक्सियल विकास प्राप्त करने के लिए, हमने एसईजी जीई विकास 7,15,21,22,23 में अब तक रिपोर्ट किए गए निम्नलिखित दो प्रमुख अवलोकनों के आधार पर सहवास-प्रेरित टीडीडी कमी 19,20 का प्रस्ताव दिया है। : 1) टीडी को विकास सतहों (क्रॉस-सेक्शनल ट्रांसमिशन इलेक्ट्रॉन माइक्रोस्कोप (टीईएम) द्वारा देखा जाता है) के लिए सामान्य होने के लिए झुकाया जाता है, और 2) एसईजी जीई परतों के सहवास के परिणामस्वरूप एसआईओ2 मास्क पर अर्ध-बेलनाकार रिक्तियों का निर्माण होता है।

हमने माना है कि विकास की सतह से छवि बल के कारण टीडी मुड़े हुए हैं। जीई ऑन एसआई के मामले में, छविबल क्रमशः मुक्त सतहों से 1 एनएम दूरी पर पेंच अव्यवस्थाओं और किनारे अव्यवस्थाओं के लिए 1.38 जीपीए और 1.86 जीपीए कतरनी तनाव उत्पन्न करता है। गणना की गई कतरनी तनाव जीई24 में 60 डिग्री अव्यवस्थाओं के लिए रिपोर्ट किए गए 0.5 जीपीए के पियरल्स तनाव की तुलना में काफी बड़ा है। गणना मात्रात्मक आधार पर जीई एसईजी परतों में टीडीडी कमी की भविष्यवाणी करती है और एसईजी जीई विकास19 के साथ अच्छे समझौते में है। एसआई20 पर प्रस्तुत एसईजी जीई विकास में टीडी व्यवहार को समझने के लिए टीडी के टीईएम अवलोकन किए जाते हैं। छवि-बल-प्रेरित टीडीडी कमी किसी भी थर्मल एनीलिंग या मोटी बफर परतों से मुक्त है, और इस प्रकार फोटोनिक डिवाइस अनुप्रयोग के लिए अधिक उपयुक्त है।

इस लेख में, हम प्रस्तावित टीडीडी कमी विधि में नियोजित सैद्धांतिक गणना और प्रयोगात्मक सत्यापन के लिए विशिष्ट तरीकों का वर्णन करते हैं।

Subscription Required. Please recommend JoVE to your librarian.

Protocol

1. सैद्धांतिक गणना प्रक्रिया

  1. टीडी के प्रक्षेपपथ की गणना करें। गणना में, टीडीडी कमी पर एआरटी प्रभाव को अनदेखा करने के लिए एसईजी मास्क को पर्याप्त पतला मान लें।
    1. विकास सतहों को निर्धारित करें और उन्हें समीकरण (ओं) द्वारा व्यक्त करें। उदाहरण के लिए, समय विकास पैरामीटर n = i, SEG Ge Heights (h i) और SEG Ge radii (r i) के साथ SEG Ge परत के गोल आकार के क्रॉस-सेक्शन के समय विकास को व्यक्त करें, जैसा कि पूरक वीडियो 1a और Eq(1) में दिखाया गया है:
      Equation 4
    2. विकास सतहों पर एक मनमाने स्थान के लिए सामान्य दिशाएं निर्धारित करें। गोल आकार के क्रॉस-सेक्शन एसईजी जीई के लिए, (xi, yi) पर सामान्य रेखा का वर्णन करें, जैसा कि Equation 7पूरक वीडियो 1b में लाल रेखा के रूप में दिखाया गया है। फिर, निम्नलिखित समकालिक समीकरणों को हल करके बिंदु (xi, y i) सेTD (xi +1, y i +1) के किनारे को प्राप्त करें:
      Equation 10
    3. पूरक वीडियो 1 सी में दिखाए गए अनुसार, टीडी पीढ़ी (एक्स0, 0) के स्थान के आधार पर एक टीडी के प्रक्षेपवक्र की गणना करें। दूसरे शब्दों में, एक मनमाने टीडी के लिए एक प्रक्षेपवक्र की गणना ऊपर वर्णित विधि द्वारा की जा सकती है।
    4. टीडीडी की गणना यह मानते हुए करें कि टीडी नीचे की सतह में प्रवेश करते हैं और टीडीडी की कमी में योगदान करते हैं (यानी, उस बिंदु से नीचे टीडी जहां एसईजी जीई परतें अर्ध-बेलनाकार रिक्तियों द्वारा फंस जाती हैं और कभी भी शीर्ष सतह पर दिखाई नहीं देती हैं)।

2. प्रायोगिक सत्यापन प्रक्रिया

  1. एसईजी मास्क तैयार करना
    1. एसईजी मास्क के निर्माण से पहले, एक डिजाइन फ़ाइल तैयार करके जीई विकास क्षेत्रों को परिभाषित करें। वर्तमान कार्य में, वाणिज्यिक सॉफ्टवेयर (जैसे, ऑटोकैड) का उपयोग करके चौड़ाई में 4 मिमी की दिशा और चौकोर आकार के एसआई विंडो क्षेत्रों के साथ संरेखित लाइन-एंड-स्पेस पैटर्न तैयार करें।
    2. सॉफ्टवेयर का उपयोग करके एसईजी मास्क (विशेष रूप से डब्ल्यूविंडो और डब्ल्यूमास्क) के डिजाइन का निर्धारण करें। डब्ल्यूविंडो खिड़की की चौड़ाई (एसआई बीज चौड़ाई) है और डब्ल्यूमास्क एसआईओ2 मास्क चौड़ाई है, जैसे कि एसईजी जीई परतें अपने आसन्न लोगों के साथ जुड़ सकती हैं। आयत या पॉलीलाइन की खुली फ़ाइल → संरचना पर क्लिक करके आयताकार खींचकर डब्ल्यूविंडो और डब्ल्यूमास्क → निर्धारण करें।
      नोट: आयताकारों की चौड़ाई Wविंडो बन जाती है, और आयताकारों का अंतराल Wमुखौटा बन जाता है। वर्तमान कार्य में, डब्ल्यूविंडो और डब्ल्यूमास्क के न्यूनतम मान क्रमशः 0.5 μm और 0.3 μm हैं, जो नियोजित EB लिथोग्राफी सिस्टम में रिज़ॉल्यूशन द्वारा प्रतिबंधित हैं।
    3. संदर्भ के रूप में, चौड़ाई डी में 4 मिमी के चौकोर आकार के एसआई विंडो क्षेत्रों को खींचें, जिसे कंबल क्षेत्र माना जाता है। वर्गाकार आकार की Si विंडो खींचने के लिए फ़ाइल → संरचना → आयत या पॉलीलाइन पर क्लिक करें। लाइन-एंड-स्पेस पैटर्न और 4 मिमी वर्ग कंबल क्षेत्र तैयार करने के लिए चित्रा 1 में दिखाए गए योजनाबद्ध का उपयोग करें।
    4. 1-100 Ω सेमी की प्रतिरोधकता के साथ बी-डोप्ड पी-सी (001) सब्सट्रेट तैयार करें। वर्तमान काम में, 4 इंच एसआई सब्सट्रेट का उपयोग करें। सब्सट्रेट सतहों को पिरान्हा समाधान (30% एच 2 ओ 2 के20एमएल और 96% एच2 एसओ4 के 80 एमएल का मिश्रण) के साथ साफ करें।
    5. ट्यूब भट्टी पर ढक्कन खोलें और ग्लास रॉड का उपयोग करके भट्ठी में एसआई सब्सट्रेट्स लोड करें। वर्तमान कार्य में, एक समय में 10 एसआई सब्सट्रेट्स का ऑक्सीकरण करें।
    6. गैस वाल्व खोलकर सूखी एन2 गैस को भट्ठी में उड़ाना शुरू करें। फिर, वाल्व को नियंत्रित करके गैस प्रवाह दर को 0.5 एल / एम पर सेट करें।
    7. प्रोग्राम बदलकर एनीलिंग तापमान सेट करें। वर्तमान कार्य में, "पैटर्न चरण (मोड 2)" का उपयोग करें और प्रक्रिया तापमान को 900 डिग्री सेल्सियस पर सेट करें। उसके बाद, फ़ंक्शन → चलाने के लिए धक्का देकर प्रोग्राम चलाएँ।
    8. जैसे ही तापमान 900 डिग्री सेल्सियस तक पहुंच जाता है, सूखे एन2 वाल्व को बंद करें, शुष्क ओ2 वाल्व खोलें (ओ2 प्रवाह = 1 एल / मीटर), और 2 घंटे के लिए रखें।
      नोट: एक पीले कमरे में चरण 2.1.9-2.1.16 करें।
    9. ऑक्सीकृत एसआई सब्सट्रेट्स को स्पिन कोटर का उपयोग करके सर्फेक्टेंट (ओएपी) के साथ कोट करें और फिर हॉटप्लेट पर 90 सेकंड के लिए 110 डिग्री सेल्सियस पर बेक करें।
    10. सर्फेक्टेंट कोटिंग के बाद, एसआई सब्सट्रेट्स को एक स्पिन कोटर का उपयोग करके फोटोरेसिस्ट (जैसे, जेडईपी 520 ए) के साथ कोट करें और फिर हॉटप्लेट पर 5 मिनट के लिए 180 डिग्री सेल्सियस पर बेक करें।
    11. एक इलेक्ट्रॉन बीम (ईबी) लेखक में सर्फेक्टेंट और फोटोरेसिस्ट के साथ एसआई सब्सट्रेट्स लोड करें।
    12. EB लेखक में डिज़ाइन फ़ाइल (चरण 2.1.2 में तैयार) पढ़ें और एक ऑपरेशन फ़ाइल (WEC फ़ाइल) बनाएं। WEC फ़ाइल में खुराक की मात्रा 120 μC/cm2 के रूप में सेट करें। जैसे ही सब्सट्रेट लोडिंग समाप्त हो जाती है, एकल एक्सपोज़र बटन पर क्लिक करके ईबी एक्सपोज़र करें ।
    13. एक्सपोजर खत्म होने पर वेफर कैरी → अनलोड पर क्लिक करके ईबी लेखक से सब्सट्रेट को अनलोड करें।
    14. एक ड्राफ्ट चैंबर में डेवलपर (जेडएमडी) के लिए एक फोटोरेसिस्ट डेवलपर (जेडईडी) और कुल्ला तैयार करें। कमरे के तापमान पर 60 सेकंड के लिए डेवलपर में उजागर एसआई सब्सट्रेट्स को डुबोएं।
    15. डेवलपर से एसआई सब्सट्रेट्स को हटा दें, और फिर एन2 गैस के साथ सब्सट्रेट को सुखाएं।
    16. विकसित एसआई सब्सट्रेट्स को 90 सेकंड के लिए 110 डिग्री सेल्सियस पर बेक करने के लिए हॉटप्लेट पर रखें।
    17. ईबी एक्सपोजर और विकास के परिणामस्वरूप हवा के संपर्क में आने वाली एसआईओ2 परतों के हिस्से को हटाने के लिए एसआई सब्सट्रेट्स को 1 मिनट के लिए एक बफर हाइड्रोफ्लोरिक एसिड (बीएचएफ -63एसई) में डुबोएं।
    18. 15 मिनट के लिए एक कार्बनिक फोटोरेसिस्ट रिमूवर (जैसे, हकुरी -104) में डुबोकर एसआई सब्सट्रेट्स से फोटोरेसिस्ट को हटा दें।
    19. खिड़की क्षेत्रों में पतले देशी ऑक्साइड को हटाने के लिए लेकिन एसआईओ2 मास्क को बनाए रखने के लिए 4 मिनट के लिए एसआई सब्सट्रेट्स को 0.5% पतला हाइड्रोफ्लोरिक एसिड में डुबोएं। फिर जीई को विकसित करने के लिए एक अल्ट्राहाई-वैक्यूम रासायनिक वाष्प जमाव (यूएचवी-सीवीडी) कक्ष पर लोड करें। चित्रा 2 वर्तमान कार्य में उपयोग किए जाने वाले यूएचवी-सीवीडी सिस्टम को दर्शाता है।
  2. एपिटेक्सियल जीई विकास
    1. एसईजी मास्क के साथ एसआई सब्सट्रेट को लोड लॉक चैंबर में लोड करें (चरण 2.1 में निर्मित)।
    2. ऑपरेशन कंप्यूटर पर दिखाए गए नुस्खा टैब में बफर / मुख्य विकास तापमान सेट करें। जीई के मुख्य विकास के लिए अवधि निर्धारित करें ताकि एसईजी जीई परतें आसन्न लोगों के साथ एकजुट हों। मुख्य विकास के लिए अवधि तय करने के लिए, {113} विमानों पर जीई की वृद्धि दर पर विचार करें, जो इन-प्लेन / पार्श्व दिशा26 में वृद्धि को निर्धारित करता है। वर्तमान कार्य में, मुख्य वृद्धि के लिए अवधि क्रमशः 650 डिग्री सेल्सियस और 700 डिग्री सेल्सियस के लिए 270 मिनट और 150 मिनट निर्धारित करें।
    3. मुख्य विंडो में प्रारंभ पर क्लिक करें, और फिर एसआई सब्सट्रेट स्वचालित रूप से विकास कक्ष में स्थानांतरित हो जाता है।
      नोट: एपिटेक्सियल जीई विकास पर प्रोटोकॉल (चरण 2.2.4-2.2.7) स्वचालित रूप से संसाधित होता है।
    4. कम तापमान (≈380 डिग्री सेल्सियस) पर लोड किए गए एसआई सब्सट्रेट पर जीई बफर उगाएं। स्रोत गैस के रूप में एआर में 9% पर पतला जीईएच4 का उपयोग करें और बफर विकास के दौरान 0.5 पीए के लिए जीईएच4 का आंशिक दबाव रखें।
    5. एक ऊंचे तापमान पर जीई मुख्य परत उगाएं। मुख्य विकास के दौरान 0.8 पीए के लिए जीईएच4 का आंशिक दबाव रखें। वर्तमान कार्य में, मुख्य विकास तापमान के लिए 650 और 700 डिग्री सेल्सियस के दो अलग-अलग तापमानों का उपयोग करें ताकि एसईजी जीई की तुलना गोल आकार के क्रॉस-सेक्शन के साथ और {113}-बहुआयामी क्रॉस-सेक्शन25 के साथ की जा सके।
      नोट: (001) विमान पर जीई की वृद्धि दर तापमान से स्वतंत्र 11.7 एनएम / मिनट थी।
    6. एसईजी जीई और उनके सहवास के विकास की कल्पना करने के लिए, एक अन्य एसआई सब्सट्रेट पर 10-एनएम-मोटी एसआई0.3जीई0.7 सीमांकन परतों के आवधिक सम्मिलन के साथ जीई विकास करें। Si0.3Ge0.7 परतों का निर्माण Si2H6 और GeH4 गैसों का उपयोग करके किया गया था। Si0.3Ge0.7-परत वृद्धि के दौरान, Si2H6 गैस का आंशिक दबाव 0.02 Pa पर और GeH4 गैस का आंशिक दबाव 0.8 Pa पर सेट करें।
    7. चूंकि एसआई सब्सट्रेट स्वचालित रूप से विकास कक्ष से लोड लॉक कक्ष में स्थानांतरित हो जाता है, लोड लॉक कक्ष को बाहर निकालें और एसआई सब्सट्रेट को मैन्युअल रूप से अनलोड करें।
  3. कैच पिट घनत्व (ईपीडी) माप
    1. अल्ट्रासोनिक सफाई मशीन का उपयोग करके सीएच 3 सीओओएच के 67 एमएल में32मिलीग्राम आई2 को भंग करें।
    2. I2-घुलित CH 3COOH, HNO 3 के 20 mL औरHF के 10 mL को मिलाएं।
    3. जीई-विकसित एसआई सब्सट्रेट्स को सीएच3सीओओएच / एचएनओ3 / एचएफ / आई2 घोल में 5-7 सेकंड के लिए डुबोएं ताकि चित्रित गड्ढे बनाए जा सकें।
    4. ऑप्टिकल माइक्रोस्कोप (आमतौर पर 100x) के साथ उकेरी गई जीई सतहों का निरीक्षण करें ताकि यह सुनिश्चित किया जा सके कि अंकित गड्ढे सफलतापूर्वक बनते हैं।
    5. उकेरे गए गड्ढों की गणना करने के लिए एक परमाणु बल माइक्रोस्कोप (एएफएम) का उपयोग करें। एक एएफएम चरण पर उकेरे गए जीई नमूने को रखें, और फिर ऑटो दृष्टिकोण पर क्लिक करके जांच से संपर्क करें।
    6. एक एएफएम के साथ एकीकृत ऑप्टिकल माइक्रोस्कोप का उपयोग करके अवलोकन क्षेत्र तय करें, और पांच अलग-अलग 10 μm x 10 μm क्षेत्रों को स्कैन करें। आयाम उदासीनता कारक स्वचालित रूप से निर्धारित किया जाता है।
  4. TEM अवलोकन
    1. एक केंद्रित जीई आयन बीम (एफआईबी माइक्रो सैंपलिंग विधि) 27 का उपयोग करके कोलेस्ड/कंबल जीई परतों से टीईएम नमूने उठाएं।
    2. एआर आयनों का उपयोग करके आयन मिलिंग सिस्टम में टीईएम नमूनों को पॉलिश करें। वर्तमान कार्य में, पार-अनुभागीय अवलोकनों के लिए टीईएम नमूनों को [110] दिशा में 150-500 एनएम होना चाहिए, और योजना-दृश्य अवलोकनों के लिए [001] दिशा में 200 एनएम होना चाहिए।
    3. प्लान-व्यू टीईएम नमूनों के लिए, जीई परतों की शीर्ष सतहों को अनाकार परतों के साथ संरक्षित करें, और फिर जीई परतों के नीचे (सब्सट्रेट) पक्ष से पतला करें।
    4. 200 केवी के त्वरण वोल्टेज के तहत टीईएम अवलोकन करें। मोटे (500 एनएम) टीईएम नमूनों का निरीक्षण करने के लिए क्रॉस-सेक्शनल ब्राइट-फील्ड स्कैनिंग टीईएम (एसटीईएम) अवलोकन करें।
    5. Si0.3 Ge 0.7सीमांकन परतों के साथ एक संगठित Ge के लिए,200 kV के त्वरण वोल्टेज के तहत क्रॉस-अनुभागीय उच्च-कोण वलयाकार डार्क फील्ड (HAADF) STEM अवलोकन करें।

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

सैद्धांतिक गणना

चित्रा 3 6 प्रकार की संगठित जीई परतों में टीडी के परिकलित प्रक्षेपवक्र दिखाता है: यहां, हम एपर्चर अनुपात (एपीआर) को डब्ल्यूविंडो / (डब्ल्यूविंडो + डब्ल्यूमास्क) के रूप में परिभाषित करते हैं। चित्र 3a एपीआर = 0.8 के गोल आकार के एसईजी मूल को दर्शाता है। यहां, 2/6 टीडी फंसे हुए हैं। चित्र 3b APR = 0.8 के एक {113}-बहुआयामी एसईजी मूल को दर्शाता है। यहां, 0/6 टीडी फंसे हुए हैं। चित्र 3c एक गोल आकार का एसईजी मूल दिखाता है जो एपीआर = 0.1 का संगठित जीई है। यहां, 5/6 टीडी फंसे हुए हैं। चित्र 3 डी एपीआर = 0.1 के एक {113}-बहुआयामी एसईजी मूल को दर्शाता है। यहां, 6/6 टीडी फंसे हुए हैं। चित्र 3e में एपीआर = 0.1 के गोल आकार के एसईजी मूल को दर्शाया गया है, यदि जीई एसआईओ2 मास्क पर बढ़ता है। यहां, 0/6 टीडी फंसे हुए हैं। चित्र 3एफ में एपीआर = 0.1 के एक {113}-बहुआयामी एसईजी मूल को दर्शाया गया है, यदि जीई एसआईओ2 मास्क पर बढ़ता है। यहां, 0/6 टीडी फंसे हुए हैं।

(x 0, 0) पर उत्पन्न 6 TDs के प्रक्षेपपथ, जहां x0 = 0.04, 0.1, 0.2, 0.4, 0.6, और 0.8 गुना Wविंडो/2, प्रत्येक चित्र में लाल रेखाओं के रूप में दिखाए गए हैं। इन दो एसईजी जीई परतों के सहवास बिंदुओं के ऊपर स्थित टीडी ऊपर की सतह तक फैलते हैं, जबकि बिंदुओं के नीचे टीडी एसआईओ2 मास्क पर शून्य सतह पर रहने के लिए नीचे की ओर फैलते हैं।

चित्रा 3 ए -3 डी में, यह माना जाता है कि एसईजी जीई एसआईओ 2 पर नहींबढ़ता है। इस प्रकार, {113}-बहुआयामी एसईजी जीई की साइडवॉल को एसआईओ2 नकाबपोश क्षेत्र को नहीं छूने के लिए गोल आकार का माना जाता है। यह स्पष्ट रूप से दिखाया गया है कि गोल आकार के एसईजी और फिर संगठित जीई {113}-बहुआयामी मामले की तुलना में 0.8 के एपीआर पर टीडीडी को कम करने के लिए अधिक प्रभावी हैं, जबकि {113}-बहुआयामी और फिर संगठित जीई 0.1 के एपीआर पर गोल आकार वाले की तुलना में अधिक प्रभावी हैं। इस "क्रॉसिंग" को एसईजी शीर्ष के पास {113} पहलुओं की उपस्थिति के लिए जिम्मेदार ठहराया जाता है: {113} पहलू गोल आकार की सतहों की तुलना में [001] दिशा से अधिक विचलित होते हैं।

चित्रा 3 ई और चित्रा 3 एफ 0.1 के एपर्चर अनुपात पर संगठित जीई दिखाते हैं, यह मानते हुए कि जीई एसआईओ2 पर न्यूक्लियेटेड नहीं है, लेकिन एसआईओ2 मास्क के साथ गीलापन दिखाता है, जो पहले रिपोर्ट किए गए जीई सहवास 13,15,22,28,29,30,31 में व्यापक रूप से रिपोर्ट किया गया था। जैसा कि चित्रा 3 ई और चित्रा 3 एफ में दिखाया गया है, दो एसईजी के बीच कोई अर्ध बेलनाकार शून्य नहीं है और इस प्रकार सतह पर कोई टीडी नहीं फंसा है।

चित्र 4 में गणना की गई टीडीडी को संगठित जीई में दिखाया गया है। चित्र 4 में, लाल रेखा गोल आकार के एसईजी जीई से उत्पन्न होने वाले संगठित जीई में गणना की गई टीडीडी दिखाती है, और नीली रेखा {113}-बहुआयामी एसईजी जीई से उत्पन्न होने वाले संगठित जीई में गणना की गई टीडीडी दिखाती है। चूंकि जीई ऑन एसआई में टीडी जीई और सी के बीच जाली बेमेल से उत्पन्न होते हैं, इसलिए यह माना जाता है कि टीडी पीढ़ी केवल जीई और एसआई के बीच इंटरफेस पर होती है। दूसरे शब्दों में, टीडीडी को एपीआर के साथ कम किया जाना चाहिए।

जब एपीआर 0.11 से बड़ा होता है, तो गोल आकार का एसईजी जीई {113}-बहुआयामी (चित्रा 3 ए और चित्रा 3 बी) की तुलना में अधिक प्रभावी होता है। जब एपीआर 0.11 से छोटा होता है, तो दूसरी ओर, {113}-बहुआयामी एसईजी जीई गोल आकार के एक (चित्रा 3 सी और चित्रा 3 डी) की तुलना में अधिक प्रभावी हो जाता है। जैसा कि चित्र 3 में है, इस तरह के क्रॉसिंग को एसईजी शीर्ष (एक्स0≈ 0) के पास {113} पहलुओं की उपस्थिति के लिए जिम्मेदार ठहराया गया है। ध्यान दें कि चित्रा 3 ई और चित्रा 3 एफ चित्रा 4 में काली रेखा के अनुरूप हैं, जो एपीआर की कमी से टीडीडी की कमी को दर्शाते हैं, लेकिन सहवास के लिए नहीं (यानी, एसआईओ2 के साथ एसईजी जीई गीला करने से टीडीडी कमी के खिलाफ नकारात्मक प्रभाव पड़ता है)।

प्रायोगिक सत्यापन

चित्र 5 विशिष्ट क्रॉस-अनुभागीय स्कैनिंग इलेक्ट्रॉन माइक्रोस्कोपी (SEM) छवियों (चित्रा 5b-5d, 5f) और वितरण मानचित्रों (चित्रा 5a, 5e) को दर्शाता है कि सहवास होता है या नहीं। चित्र 5b-5d, 5f गैर-संगठित SEG Ge परतों की क्रॉस-अनुभागीय SEM छवियां दिखाते हैं (चित्र 5b, 700 °C पर उगाया गया; चित्र 5एफ, 650 डिग्री सेल्सियस पर उगाया जाता है, एक गैर-सपाट शीर्ष सतह (चित्रा 5 सी, 700 डिग्री सेल्सियस पर उगाया जाता है) के साथ एसईजी जीई परतों को जोड़ता है, और एक सपाट शीर्ष सतह के साथ एसईजी जीई परतों को संगठित करता है (चित्रा 5 डी; 700 डिग्री सेल्सियस पर उगाया जाता है)। चित्रा 5 बी और चित्रा 5 डी में दिखाए गए एसईएम चित्रों को पीटी सुरक्षा परतों के जमाव के बाद एक केंद्रित आयन बीम द्वारा पॉलिश किया जाता है। सहवास तब होता है जब डब्ल्यूविंडो और डब्ल्यूमास्क वर्तमान विकास स्थितियों के लिए 1 μm से छोटे होते हैं। 1 μm या उससे बड़े के W मास्क के साथ SEGमास्क पार्श्व दिशा26 में Ge वृद्धि की छोटी मात्रा के कारण Ge के सहवास को रोकते हैं। 2 μm या उससे अधिक की Wविंडो वाले SEG मास्क भी Ge के सहवास को रोकते हैं, हालांकि सहवास तब हुआ जब Wविंडो 1 μm से छोटी होती है। ऐसा इसलिए है क्योंकि SiO2 पर Ge की पार्श्व वृद्धि दर Wविंडो30 पर निर्भर करती है। मुखौटा और खिड़की पैटर्न निर्भरता को चित्रा 7 ए (700 डिग्री सेल्सियस) और चित्रा 7 ई (650 डिग्री सेल्सियस) में संक्षेपित किया गया है।

गैर-संगठित एसईजी जीई परतों (चित्रा 4 बी और चित्रा 4 एफ) की तुलना करते हुए, यह स्पष्ट रूप से दिखाया गया है कि 700 डिग्री सेल्सियस पर उगाई गई एसईजी जीई परत में एक गोल आकार का क्रॉस-सेक्शन है, जबकि 650 डिग्री सेल्सियस पर उगाई गई एसईजी जीई परत में एक {113}-बहुआयामी क्रॉस-सेक्शन है। जैसा कि चित्र 5 बी में है, 700 डिग्री सेल्सियस पर वृद्धि एसआईओ2 पर जीई विकास के बिना एक गोल आकार के एसईजी जीई को दर्शाती है (यानी, एसआईओ2 मास्क के साथ कोई गीलापन नहीं)। इसलिए, विकास चित्रा 3 ए और चित्रा 3 सी की तरह आगे बढ़ता है। दूसरी ओर, जैसा कि चित्रा 5 एफ में है, एक {113}-बहुआयामी एसईजी जीई 650 डिग्री सेल्सियस पर दिखाई देता है। यह दृढ़ता से सुझाव दिया गया है कि जीई एसआईओ2 मास्क के साथ गीलापन दिखाएगा। इसके विपरीत, किनारा गोल आकार का होता है (यानी, गीला नहीं)। इसलिए, 650 डिग्री सेल्सियस पर वृद्धि चित्रा 3 बी (कोई गीलापन नहीं) और चित्रा 3 एफ (सही गीलापन) के बीच है। यह इंगित करता है कि टीडीडी कमी चित्रा 3 बी और चित्रा 3 एफ के बीच होनी चाहिए। चित्रा 6 में दिखाए गए सैद्धांतिक परिणामों को ध्यान में रखते हुए, एसईजी जीई क्रॉस-सेक्शन में ये अंतर टीडीडी को संगठित जीई परतों में दृढ़ता से प्रभावित करना चाहिए।

एसआईओ2 पर गीलापन वृद्धि में अंतर को निम्नानुसार समझा जा सकता है। Ge और SiO2 (θ) के बीच संपर्क कोण यंग के समीकरण द्वारा निर्धारित किया जाता है:

 Equation 12

यहां, γSiO2, γGe, और γint क्रमशः SiO2 सतह मुक्त ऊर्जा, Ge सतह मुक्त ऊर्जा और Ge / SiO2 इंटरफेशियल मुक्त ऊर्जा हैं। एसईजी जी साइडवॉल का कोण जीई विकास के आगे बढ़ने के साथ बड़ा हो जाता है। जब एसईजी जी साइडवॉल का कोण संपर्क कोण तक पहुंच जाता है, तो एसईजी जीई को ऊर्ध्वाधर ([001]) या पार्श्व ([Equation]) दिशा में बढ़ने की आवश्यकता होती है। 650 डिग्री सेल्सियस विकास के मामले में, ऊर्ध्वाधर विकास {113} पहलुओं द्वारा गंभीर रूप से सीमित है, और इस प्रकार एसईजी जीई पार्श्व दिशा (यानी, गीला विकास) में बढ़ना पसंद करता है। भले ही गीलापन जीई और एसआईओ2 इंटरफ़ेस पर अव्यवस्था उत्पन्न कर सकता है, लेकिन अंत में इसे अर्ध-बेलनाकार शून्य सतह पर समाप्त किया जाना है। 700 डिग्री सेल्सियस की वृद्धि के मामले में, जीई एक ऊर्ध्वाधर दिशा में बढ़ सकता है, और संपर्क कोण 650 डिग्री सेल्सियस की तुलना में बड़ा है क्योंकि एक बड़ा γहै। यही कारण होगा कि 650 डिग्री सेल्सियस-विकसित जीई एसआईओ2 पर गीलापन दिखाता है जबकि 700 डिग्री सेल्सियस ग्रो-जीई नहीं होता है।

सहवास के बाद जीई के लिए, क्रॉस-सेक्शनल संरचना विकास तापमान से प्रभावित नहीं होती है: 650 डिग्री सेल्सियस पर उगाए गए जीई परतों और 700 डिग्री सेल्सियस पर उगाए गए जीई परतों को क्रॉस-सेक्शनल एसईएम अवलोकनों द्वारा विभेदित नहीं किया जा सकता है।

ध्यान दें कि गढ़े गए पैटर्न के लिए, डब्ल्यूविंडो मान बड़े थे और डब्ल्यूमास्क मान डिज़ाइन किए गए लोगों की तुलना में छोटे थे क्योंकि मास्क को बनाने के लिए एक आइसोट्रोपिक गीली नक़्क़ाशी प्रक्रिया नियोजित की गई थी। डब्ल्यूविंडो और डब्ल्यूमास्क के वास्तविक मूल्य जीई विकास के बाद क्रॉस-अनुभागीय एसईएम टिप्पणियों द्वारा प्राप्त किए गए थे।

इसके अलावा, क्रॉस-सेक्शनल एसईएमअवलोकनों और स्पेक्ट्रोस्कोपिक एलिपोमेट्री माप के अनुसार मास्क एसआईओ 2 परतों की मोटाई 30 एनएम थी। इस तरह की पतली एसआईओ2 परतों को चित्रा 3 और चित्रा 4 में समझाया गया टीडीडी कमी की जांच करने के लिए नियोजित किया गया था, जो एआरटी पर एपिटेक्सियल नेकिंग के प्रभाव को हटा ता है। वर्तमान कार्य में, पहलू अनुपात 0.05 से कम है, जो एआरटी पर एपिटेक्सियल नेकिंग के प्रभाव को अनदेखा करने के लिए पर्याप्त छोटा है।

चित्रा 6 ए एसआई0.3 जीई 0.7सीमांकन परतों के साथ एसईजी के लिए एक क्रॉस सेक्शनल एचएएडीएफ एसटीईएम दिखाता है, और चित्रा 6 ए का एक योजनाबद्ध चित्रण चित्रा 6 बी में दिखाया गया है (डब्ल्यूविंडो = 0.66 μm, Wमास्क = 0.84 μm)। Si0.3Ge0.7 सीमांकन परतें 700 डिग्री सेल्सियस पर विकास के दौरान सतह के आकार को स्पष्ट रूप से दिखाती हैं। एसटीईएम छवि प्रत्येक विकास चरण की जीई सतहों को गोल आकार के एसईजी से सहवास के बाद गठित एक सपाट एपिटेक्सियल परत तक दिखाती है। संगठित क्षेत्रों में सहवास के ठीक बाद विकास दर में जोरदार वृद्धि की जाती है। यह तेजी से विकास संभवतः जीई एपिलेयर द्वारा प्रेरित है, ऊर्जावान रूप से स्थिर होने के लिए इसकी सतह क्षेत्र को कम करता है।

शुद्ध जीई एसईजी के विपरीत, एसआई0.3जीई0.7 सीमांकन परतों के साथ प्रस्तुत जीई एसईजी एसआईओ2 मास्क (चित्रा 8 ए) के साथ गीलापन दिखाता है। गीलापन में अंतर शायद एसआई0.3जीई0.7 सीमांकन परतों के सम्मिलन के कारण है, जिनके न्यूक्लियेशन को एसआईओ2 परतों पर बढ़ाया जाता है, जो जीई की संभावना नहीं है।

फ्लैट-टॉप कोलेस्ड जीई (चित्रा 5 ए और चित्रा 5 ई में नीले-वृत्त वाले क्षेत्र) का उपयोग ईपीडी माप के लिए किया जाता है। जीई परतों को औसतन 200 एनएम तक उकेरा गया था। नक़्क़ाशी के बाद विशिष्ट एएफएम छवियों को चित्र 7a और चित्रा 7b में दिखाया गया है, जो 700 °C (Wविंडो = 0.66 μm और Wमास्क = 0.44 μm) और 2.67-μm-मोटी कोयलादार Ge के लिए 650 °C (Wविंडो = 0.66 μm और Wमास्क = 0.34 μm) पर उगाए गए 1.15-μm-मोटी कोलेस्ड Ge के लिए लिया गया है। एक संदर्भ के रूप में, 700 डिग्री सेल्सियस पर उगाए गए 1.89-μm-मोटी कंबल Ge की छवि चित्र 7c में दिखाई गई है। एएफएम छवियों में गहरे बिंदुओं को टीडी की उपस्थिति का संकेत देने वाले गड्ढे हैं। चित्रा 7a-7c से EPD मान क्रमशः 7.0 x 10 7/cm2,7.9 x 107/cm2, और 8.7 x 107/cm2 प्राप्त किए गए थे। हमारी पिछली रिपोर्टों से पता चला है कि इस नक़्क़ाशी की स्थिति में प्राप्त ईपीडी प्लान-व्यू ट्रांसमिशन इलेक्ट्रॉन माइक्रोस्कोपी (टीईएम) 4,32,33,34 द्वारा निर्धारित टीडीडी के बराबर हैं। कंबल जीई परत का मापा ईपीडी (7.9 ± 0.8 x 107/सेमी2) 6 x 8 `m 2 (8.7 ±0.2 x10 7/cm2) के अपेक्षाकृत बड़े क्षेत्र के साथ प्लान-व्यू टीईएम अवलोकन से प्राप्त टीडीडी के साथ अच्छी तरह से सहमत है, यह दर्शाता है कि ईपीडी टीडीडी के बराबर है।

गणना के साथ प्रयोगात्मक रूप से प्राप्त टीडीडी की तुलना करने के लिए, टीडीडी पर मोटाई के प्रभाव को ध्यान में रखें। एक प्रवृत्ति है कि टीडीडी की मोटाई बढ़ने के साथ टीडीडी कम हो जाती है क्योंकि टीडी के जोड़ी विनाश की संभावना बढ़ जाती है। इसलिए, कंबल जीई की तुलना में पतले जीई के लिए देखी गई टीडीडी की कमी को चित्रा 3 और चित्रा 4 में वर्णित तंत्र के लिए जिम्मेदार ठहराया जाना चाहिए (यानी, हमें चित्रा 4 में गणना किए गए लोगों के साथ प्रयोगात्मक रूप से प्राप्त टीडीडी की तुलना करने के लिए सामान्यीकृत टीडीडी की गणना करने की आवश्यकता है)। सामान्यीकरण से पहले, टीडीडी पर मोटाई और विकास तापमान कोदेखते हुए कंबल जीई (कंबल) के लिए टीडीडी का सुधार किया गया था। पिछलीरिपोर्टों के समान 35,36, यूएचवी-सीवीडी का उपयोग करके530-650 डिग्री सेल्सियस की तापमान सीमा में उगाई गई जीई परतों के लिए कंबल [/सेमी 2] को लगभग 2.52 x 10 13 x [d (nm)]-1.57 के रूप में व्यक्त किया जाता है। यहां, डी कंबल जीई परत की मोटाई है। 700 डिग्री सेल्सियस पर उगाई गई जीई परतों के लिएकंबल [/सेमी2] कम हो जाता है, और लगभग 2.67 x 1012 x [d (nm)]-1.37 के रूप में व्यक्त किया जाता है।

चित्रा 7 डी सामान्यीकृत टीडीडी को एपीआर, डब्ल्यू विंडो / (डब्ल्यूविंडो + डब्ल्यूमास्क) के फ़ंक्शन के रूप मेंदिखाता है। 650 डिग्री सेल्सियस पर उगाए गए जीई में टीडीडी को नीले त्रिकोण के रूप में दिखाया गया है और 700 डिग्री सेल्सियस पर उगाए गए लाल हीरे के रूप में दिखाया गया है। चूंकि 650 डिग्री सेल्सियस पर एसईजी जीई एसआईओ2 मास्क के साथ कुछ गीलापन दिखाता है, इसलिए विकास डेटा को काली और नीली रेखाओं के बीच में आना चाहिए। 700 डिग्री सेल्सियस पर एसईजी जीई लाल रेखा पर होना चाहिए। प्रयोगात्मक परिणाम क्रॉस-अनुभागीय आकार और गीला करने की स्थिति के आधार पर गणना के साथ अच्छे समझौते में हैं।

जैसा कि ऊपर वर्णित है, यह निष्कर्ष निकाला गया है कि टीडी के व्यवहार को टीडी पर विकास सतहों के छवि बल के आधार पर मॉडल द्वारा अच्छी तरह से समझाया गया है। सतह के साथ टीडी की बातचीत को समझने के लिए, हमने एक उज्ज्वल-क्षेत्र क्रॉस सेक्शनल एसटीईएम के साथ टीडी देखा है। चित्र 8a में अर्ध-बेलनाकार शून्य की सतह पर एक दोष को मोड़ा और समाप्त होते हुए देखा गया है। टीडी का यह व्यवहार चित्रा 3 में दिखाए गए टीडी के गणना प्रक्षेपवक्रों के समान है। हालांकि, टीडी का देखा गया प्रक्षेपवक्र वास्तव में उस को पुन: उत्पन्न नहीं करता है जिसकी हमने चित्रा 3 में भविष्यवाणी की थी। विकास के दौरान या बाद में इसकी ऊर्जा को कम करने के लिए अंतर को टीडी परिवर्तन के परिणामस्वरूप समझाया जाएगा (उदाहरण के लिए, तापमान वृद्धि के तापमान से कमरे के तापमान में कमी)। चित्र 8b Si पर संगठित Ge एपिलेयर में तनाव का एक अनुकरण दिखाता है। Ge और Si के बीच थर्मल विस्तार गुणांक के बेमेल होने के कारण Si पर Ge परत में तन्यता तनाव प्रेरित होता है। सिमुलेशन इंगित करता है कि अर्ध-बेलनाकार रिक्तियों के शीर्ष पर तनाव संचय होता है और अर्ध-बेलनाकार रिक्तियों की उप-सतह परत पर तनाव छूट होती है, जो टीडी को बदलने के लिए प्रेरित करेगी।

दूसरी ओर, चित्रा 8 सी एक शून्य के शीर्ष पर दोष पीढ़ी को दर्शाता है, हालांकि टीईएम नमूना की तैयारी के दौरान पीढ़ी बिंदु को हटा दिया जाएगा। चित्रा 8 सी में दोष एक सीधी रेखा के करीब है, लेकिन दोष और (001) विमान (≈78.3 डिग्री) के बीच का कोण {111} विमान (54.7 डिग्री) के लिए इससे सहमत नहीं है।

चित्रा 8 डी में दिखाया गया इलेक्ट्रॉन विवर्तन पैटर्न चित्रा 8 सी में दोष के पास प्राप्त किया गया था। लकीर प्रकाश की अनुपस्थिति इंगित करती है कि 2 डी संरचना नहीं होनी चाहिए (यानी, दोष एक अव्यवस्था है)। पिछली रिपोर्टों में 28,29,30,31,37, 2 डी दोषों का गठन किया गया था जो इलेक्ट्रॉन विवर्तन पैटर्न में स्पष्ट एक लकीर प्रकाश दिखाते हैं, जो वर्तमान कार्य में देखे गए के खिलाफ है। अवलोकन परिणाम (2 डी दोषों की अनुपस्थिति) भविष्यवाणी का समर्थन करते हैं कि रिक्तियां और उनकी मुक्त सतहें सी पर जीई में रिलीज तनाव में योगदान करती हैं, या अन्यथा आसन्न एसईजी जीई परतों के बीच क्रिस्टल गलतफहमी का कारण बनती हैं। यह एक पिछली रिपोर्ट के अनुरूप है जिसमें संक्षेप में सुझाव दिया गया है कि एसआईओ 2 मास्क38 पर रिक्तियों के साथ एसईजी जीई परतों में2 डी दोषों के गठन को रोका जाता है।

चित्रा 10 सी में दिखाए गए टीडी पीढ़ी के लिए दो उम्मीदवार हैं: तनाव वितरण और एसईजी जीई परतों के बीच भटकाव। सी पर एपिटेक्सियल जीई में, जीई और एसआई39 के बीच थर्मल विस्तार गुणांक के बेमेल के कारण जीई में तन्यता तनाव प्रेरित होता है। चित्रा 8 बी में दिखाया गया सिमुलेशन परिणाम ऊपर उल्लिखित शून्य के शीर्ष पर तन्यता-तनाव (~ 0.5%) के संचय को इंगित करता है। शून्य शीर्ष पर इस तरह के तनाव संचय के परिणामस्वरूप चित्र 8 सी में दिखाया गया टीडी उत्पादन हो सकता है। एक अन्य उम्मीदवार, एसईजी जीई परतों के बीच गलतफहमी, को 2 डी दोष उत्पन्न करने के लिए माना गया है जैसा कि पिछली रिपोर्टों में देखा गया था जो एसईजी जीई परतों 28,29,30,31,37 के सहवास को दर्शाता है। वर्तमान कार्य में, हालांकि, 2 डी दोषों की पीढ़ी को पिछली रिपोर्ट38 में संक्षेप में उल्लिखित रिक्तियों की उपस्थिति के कारण दबा दिया जाएगा, लेकिन अपूर्ण दमन के कारण टीडी पीढ़ी का परिणाम होगा। गलत दिशा-प्रेरित अव्यवस्था के लिए अधिक विस्तृत चर्चा को बाद के भाग में योजनाबद्ध चित्रों (चित्रा 12) के साथ वर्णित किया जाएगा।

चित्र 9a और चित्र 9b एक ही सब्सट्रेट पर उगाई गई क्रमशः एक संगठित Ge परत (Wविंडो = 0.82 μm, Wमास्क = 0.68 μm) और एक कंबल Ge परत की उज्ज्वल-क्षेत्र योजना-दृश्य TEM छवियों को दिखाते हैं। प्लान-व्यू टीईएम अवलोकनों के लिए, टीईएम नमूने चरण 2.4.3 में वर्णित जीई परतों के शीर्ष 200 एनएम क्षेत्रों का उपयोग करके बनाए गए थे और चित्रा 9 के शीर्ष पर योजनाबद्ध क्रॉस-सेक्शन में लाल डैश्ड वर्गों द्वारा इंगित किए गए हैं। SiO2 मास्क धारियों को चित्र 9a में संगठित Ge के लिए [110] दिशा में संरेखित किया गया है। चित्रा 9 ए में दिखाए गए प्लान-व्यू टीईएम छवि को 6 μm x 8 μm क्षेत्र के लिए लिया गया था। यद्यपि इस टीईएम छवि में एसआईओ2 मास्क और एसआई विंडो क्षेत्रों के पांच जोड़े हैं, एसआईओ2 मास्क और एसआई खिड़कियों के ऊपर के क्षेत्र टीईएम छवि में अलग-अलग नहीं हैं। ऐसा इसलिए है क्योंकि देखा गया क्षेत्र (शीर्ष 200 एनएम) बहुत ऊपर है जहां अर्ध-बेलनाकार रिक्तियां स्थित हैं (नीचे 150 एनएम)।

यह पाया गया है कि चित्रा 9 ए और चित्रा 9 बी से प्राप्त टीडीडी क्रमशः 4.8 x 107/सेमी2 और 8.8 x 107/सेमी2 हैं। जैसा कि चित्र 7 डी में दिखाया गया है, ईपीडी माप से पता चलता है कि संगठित जीई परत में टीडीडी (डब्ल्यूविंडो = 0.82 μm और Wमास्क = 0.68 μm) 4 x 107 सेमी −2 है। इस प्रकार, चित्रा 9 ए में टीडीडी चित्रा 7 में दिखाए गए ईपीडी के साथ एक अच्छा समझौता दिखाता है। यह भी उल्लेखनीय है कि न तो ईपीडी माप और न ही टीईएम अवलोकन टीडीडी पुन: वृद्धि दिखाते हैं, जो अक्सर तब दिखाया जाता है जब एसईजी जीई परतें एकजुट होती हैं (यानी, टीडी के उत्पादन के कारण टीडीडी पुन: वृद्धि (चित्रा 8 बी) इस हद तक दबा दी जाती है कि टीडीडी पुन: वृद्धि वर्तमान टीडीडी रेंज (107/सेमी2 के क्रम पर) में अनदेखी की जाती है।

यह टिप्पणी की जानी चाहिए कि 4 μm x 4 μm जितना बड़ा TD-मुक्त क्षेत्र Colesced Ge में महसूस किया जाता है, जैसा कि चित्र 9a में है। यद्यपि चित्रा 9 बी में कंबल जीई अपेक्षाकृत समान वितरण के साथ टीडी दिखाता है, लेकिन संगठित जीई में उच्च और निम्न टीडीडी क्षेत्र हैं। टीडी वितरण में इस तरह के अंतर से पता चलता है कि टीडीडी में और कमी कोलेज्ड जीई में प्राप्त किया जा सकता है। 4 μm x 4 μm क्षेत्र में 1 TD, जो चित्र 9a में देखा गया है, 6.25 x 106/cm2 के TDD से मेल खाता है।

संगठित जीई (चित्रा 9 ए) और कंबल जीई (चित्रा 9 बी) की तुलना में, यह स्पष्ट है कि कोलेस्ड जीई में दोष रेखाओं की लंबाई कंबल जीई की तुलना में लंबी है। संगठित जीई में, आम तौर पर 1-μm-लंबी दोष रेखाएं होती हैं, और वे [110] दिशा में संरेखित होती हैं। ध्यान दें कि [110] दिशा एसआईओ2 धारियों की लंबाई की दिशा है। इस तरह की लंबी दोष रेखाओं के लिए दो संभावित स्पष्टीकरण हैं: (i) 2 डी दोष देखे जाते हैं और (ii) अव्यवस्थाएं [110] दिशा में झुकी हुई हैं। हालांकि, देखे गए लंबे दोषों की चौड़ाई के कारण 2 डी दोषों को तुरंत अस्वीकार कर दिया जाता है (यानी, {111} विमानों पर 2 डी दोषों को व्यापक दोष रेखाएं दिखानी चाहिए)। ज्यामितीय रूप से, {111} विमानों पर 2 डी दोषों को टीईएम नमूने (200 एनएम) की मोटाई और (001) विमानों (54.7 डिग्री) के साथ {111} के कोण को ध्यान में रखते हुए 140-एनएम-वाइड दोष रेखाओं को दिखाना चाहिए। प्लान-व्यू टीईएम छवि से पता चलता है कि दोष रेखाएं चौड़ाई में 10-20 एनएम हैं, जो 140 एनएम की तुलना में बहुत संकरी है। इस प्रकार, लंबी रेखाओं के रूप में दिखाए गए दोषों को (ii) दिशा में झुकाव वाले अव्यवस्थाओं के लिए जिम्मेदार ठहराया जाना चाहिए। एक सरल ज्यामितीय गणना झुकाव वाले अव्यवस्थाओं और (001) विमानों के बीच का कोण देती है: tan-1(200 nm/1 μm) = 11.3° ध्यान दें कि, जैसा कि चित्रा 8 बी में दिखाया गया है, कंबल जीई में टीडी को सब्सट्रेट के लिए लगभग ऊर्ध्वाधर निर्देशित किया जाता है यदि कोई पोस्ट-ग्रोथ एनीलिंग नहीं की जाती है, जो प्लान-व्यू टीईएम छवियों में छोटे काले बिंदु दिखाती है।

इच्छुक टीडी के अधिक विस्तृत विश्लेषण के लिए, उच्च-टीडीडी वाले एक छोटे से क्षेत्र को मनमाने ढंग से चित्र 10 में देखा जाता है। टीईएम नमूना को संगठित जीई परत के शीर्ष 200 एनएम से तैयार किया गया था, जो ऊपर दिए गए प्लान-व्यू टीईएम अवलोकनों के समान था।

चित्र 10a और चित्र 10b एक ही क्षेत्र में ली गई डार्क-फील्ड (चित्र 12a के लिए g = [220] और चित्र 12b के लिए [Equation] योजना-दृश्य TEM छवियों को दिखाते हैं। चित्र 12 में, 4 μm x 4 μm क्षेत्र में चार झुकाव वाले अव्यवस्थाएं देखी गईं। चित्र 10 बी से पता चलता है कि विवर्तन वेक्टर जी = []Equation] होने पर एक झुकाव वाला अव्यवस्था (लाल-वृत्त वाला) गायब हो जाता है, जो इंगित करता है कि बर्गर वेक्टर को लाल-वृत्तीय अव्यवस्था के लिए [110] या [Equation] निर्धारित किया जाता है। चूंकि दोष रेखा [110] दिशा में है, इसलिए अव्यवस्था को एक पेंच अव्यवस्था पाया जाता है। अन्य तीन झुकाव वाले अव्यवस्थाओं (हरे-वृत्त वाले) को मिश्रित अव्यवस्थाओं के लिए जिम्मेदार ठहराया जाता है क्योंकि वे गायब नहीं हुए थे जो भी विवर्तन वेक्टर जी चुना गया था।

संगठित जीई परतों में टीडी के झुकाव के लिए दो संभावित स्पष्टीकरण हैं: (i) जीई की दिशा में वृद्धि, और (ii) दोष उत्पादन जब एसईजी जीई परतें एकजुट होती हैं।

जीई विकास [110] दिशा में

चित्रा 11 एक योजनाबद्ध फिल्म के रूप में एक गैर-प्लानर एसईजी सतह से एक सपाट एपिटेक्सियल परत बनाने के लिए एक प्लान-व्यू एसईएम छवि और विकास प्रक्रिया दिखाता है। ईबी लिथोग्राफी और गीली रासायनिक नक़्क़ाशी द्वारा गठित एसआईओ2 पट्टी पैटर्न के किनारे के उतार-चढ़ाव को दर्शाते हुए, सहवास अधिमानतः कुछ बिंदुओं पर शुरू होता है, और फिर एसआईओ2 मास्क के ऊपर [110] और [Equation] दिशाओं में आगे बढ़ता है। चित्रा 11 बी और चित्रा 11 सी योजनाबद्ध रूप से पक्षी की आंखों के दृश्य और (Equation) क्रॉस-अनुभागीय दृश्य को दिखाते हैं जब एसईजी जीई परतें आंशिक रूप से संगठित होती हैं। एक विकास खिड़की पर उत्पन्न एक टीडी शून्य के ऊपर दिखाई देता है जैसा कि चित्र 3 में दिखाया गया है, और फिर टीडी छवि बल के कारण [110] या [Equation] दिशा में फैलना शुरू कर देते हैं। यह टीडी को [110] दिशा में झुकादेता है (जैसा कि चित्र 9 ए में है)। चित्रा 11 सी में लाल ठोस रेखा उपरोक्त मॉडल के अनुसार [110] दिशा में एक टीडी मोड़ दिखाती है, जो गुणात्मक आधार पर चित्रा 9 ए और चित्रा 10 में देखे गए झुकाव वाले टीडी की उपस्थिति की व्याख्या करती है।

तंत्र जीई / एसआई इंटरफेस40 पर उत्पन्न टीडी के बर्गर वैक्टर को ध्यान में रखते हुए एज और स्क्रू टीडी दोनों की व्याख्या कर सकता है। चूंकि जीई को एसआई सब्सट्रेट पर उगाया जाता है, तनाव जारी करने के लिए एज मिसफिट डिस्लोकेशन (एमडी) का गठन किया जाता है, और एमडी को [110] या [Equation] दिशा में संरेखित किया जाता है। एमडी थ्रेडिंग सेगमेंट (यानी, टीडी) बनाते हैं, और टीडी के लिए बर्गर वैक्टर [110] दिशा (एमडी110) में संरेखित एमडी से उत्पन्न होते हैं जो ए /2 [Equation] या ए / 2 [Equation] (ए: जाली स्थिरांक) हैं। दूसरी ओर, बर्गर वैक्टर ए/2[110] या ए/2[] हैं क्योंकिEquation टीडी की उत्पत्ति [Equation] दिशा (Equation 21) में संरेखित एमडी से हुई है। इस मामले में कि एमडी110 से टीडी [110 ] दिशा की ओर झुके हुए हैं, प्लान-व्यू टीईएम अवलोकन टीडी को किनारे अव्यवस्थाओं के रूप में दिखाते हैं। इसी तरह, जब टीडी [Equation 21 110] दिशा की ओर झुके होते हैं, तो उन्हें पेंच अव्यवस्थाओं के रूप में देखा जाता है।

जब एसईजी जीई परतें एकजुट होती हैं तो दोष उत्पन्न होता है

चित्र 12 में दोषों की उत्पत्ति की व्याख्या करने वाले योजनाबद्ध ता को दिखाया गया है जब एसईजी जीई परतें छोटे रोटेशन (यानी, गलत अभिविन्यास) के साथ एकजुट होती हैं। जैसा कि चित्र 12 में योजनाबद्ध रूप से चित्रित किया गया है, गलत अभिविन्यास को सहवास इंटरफ़ेस पर किनारे / स्क्रू / मिश्रित अव्यवस्था उत्पन्न करनी चाहिए। चित्र 12 में, [110] दिशा में दो एसईजी जीई परतों के बीच भटकाव को तीन प्रकार के रोटेशन में विघटित किया जाता है। चित्र 12a-12c क्रमशः [110] अक्ष, [001] अक्ष और [Equation] अक्ष के चारों ओर घूर्णन को दर्शाता है।

चित्र 12 में सहवास को एक सख्ती से एपिटैक्सियल जीई परत (जीई (001)) और एक निकटवर्ती एसईजी जीई परत के बीच एक गलत अभिविन्यास (एम-जीई) के साथ होने के लिए माना जाता है। [110] अक्ष (चित्र 12ए) के चारों ओर घूमने के परिणामस्वरूप एक धराशायी रेखा के रूप में इंगित सीमा पर [110] दिशा के समानांतर किनारे अव्यवस्थाओं का उत्पादन होता है। इसी तरह, जैसा कि चित्र 12 बी में है, [001] दिशा के समानांतर किनारे की अव्यवस्थाएं [001] अक्ष के चारों ओर घूमने के परिणामस्वरूप उत्पन्न होती हैं। दूसरी ओर, चित्र 12c में दिखाए गए [] अक्ष केEquation चारों ओर घूमने से एक पेंच अव्यवस्था नेटवर्क उत्पन्न होता है, जो b = [110] और b = [001] के अव्यवस्थाओं से बना होता है, जो स्क्रू अव्यवस्था नेटवर्क41 को दिखाने वाली Si (001) सतहों के प्रत्यक्ष संबंध के मामले के समान होता है। चित्र 10 में देखे गए स्क्रू टीडी को अक्षEquation के चारों ओर घूमने के गलत अभिविन्यास के साथ सहवास के लिए जिम्मेदार ठहराया जा सकता है। [110] अक्ष (चित्रा 12 ए) और [Equation] अक्ष (चित्रा 12 सी) के चारों ओर घूर्णन का संयोजन चित्र 12 में दिखाए गए मिश्रित टीडी की व्याख्या कर सकता है। चित्र 9b में दिखाए गए मिश्रित अव्यवस्था को [001] अक्ष (चित्रा 12b) के चारों ओर घूर्णन और [Equation] अक्ष (चित्रा 12c) पर घूर्णन के संयोजन से भी समझाया गया है।

यह मानते हुए कि विचलन से उत्पन्न अव्यवस्थाएं 1 x 107/सेमी2 के घनत्व पर उत्पन्न होती हैं, अक्षEquation के चारों ओर घूर्णन का औसत कोण 0.034 ° 42 होने का अनुमान है। अनुमान की तुलना में, हमने पहले ही बताया है कि माइक्रो-बीम एक्स-रे विवर्तन टिप्पणियों को नियोजित करते हुए, 100 आर्कसेक (= 0.028 डिग्री) के लिए एक लाइन के आकार की एसईजी जीई परत में अभिविन्यासके उतार-चढ़ाव हैं। अभिविन्यास और अनुमानित रोटेशन कोण के रिपोर्ट किए गए उतार-चढ़ाव अच्छे समझौते दिखाते हैं, जो गलत दिशाओं के आधार पर टीडी पीढ़ी तंत्र का समर्थन करता है।

Figure 1
चित्र 1: Si(001) सब्सट्रेट पर लाइन-एंड-स्पेस आकार और 4 मिमी वर्ग SEG मास्क के योजनाबद्ध चित्र। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें।

Figure 2
चित्र 2: UHV-CVD मशीन के कुछ हिस्सों के लिए चित्र; गैस कैबिनेट, प्रक्रिया कक्ष, लोड लॉक कक्ष और ऑपरेशन कंप्यूटर. कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें.

Figure 3
चित्र 3: (a) गोल आकार के SEG मूल, अपर्चर अनुपात = 0.8, (b) गोल आकार के SEG मूल, अपर्चर अनुपात = 0.1, (c) {113}-बहुआयामी एसईजी मूल, एपर्चर अनुपात = 0.8, और (d) {113}-बहुआयामी एसईजी मूल, एपर्चर अनुपात = 0.1 में 4 TDs के परिकलित प्रक्षेपपथ कृपया इस आंकड़े के बड़े संस्करण को देखने के लिए यहां क्लिक करें।

Figure 4
चित्र 4: संगठित Ge में गणना की गई TDD की उत्पत्ति {113}-बहुआयामी SEG Ge (नीली रेखा) और गोल आकार की SEG Ge (लाल रेखा) से हुई है। कृपया इस आंकड़े के बड़े संस्करण को देखने के लिए यहां क्लिक करें।

Figure 5
चित्र 5: वितरण मानचित्र और गैर-संगठित जीई परतों के एसईएम चित्र। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें।

Figure 6
चित्र 6: (a) 10-nm मोटी Si 0.3 Ge 0.7 सीमांकन परतों के साथ 700 °C पर उगाए गए संगठित Ge (W विंडो = 0.66 μm, W मास्क = 0.84 μm) की एक क्रॉस-सेक्शनल HAADF STEM छवि , और (b) (a) में दिखाई गई शर्तों के अनुरूप एक योजनाबद्ध चित्रण। कृपया इस आंकड़े के बड़े संस्करण को देखने के लिए यहां क्लिक करें।

Figure 7
चित्र 7: (a) 1.15-μm-मोटी मोटी कोलेस्ड Ge को मापने के लिए विशिष्ट AFM छवियां 700 °C (Wविंडो = 0.66 μm और Wमास्क = 0.44 μm), (b) 2.67-μm-मोटी कोयला जीई 650 डिग्री सेल्सियस (Wविंडो = 0.86 μm और Wमास्क = 0.34 ° m पर उगाया जाता है), और (c) 1.89-μm मोटी कंबल Ge 700 °C पर उगाया जाता है। और ईपीडी माप का सारांश (डी) में परिणाम देता है। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें।

Figure 8
चित्र 8: (110) क्रॉस-सेक्शनल (ए) एसटीईएम और (बी) संगठित जीई परतों की टीईएम छवियां (डब्ल्यूविंडो = 0.66 μm और Wमास्क = 0.44 μm), (c) इलेक्ट्रॉन विवर्तन पैटर्न (b) में दिखाए गए दोष के पास प्राप्त, और (d) परिमित तत्व विधि सिमुलेशन परिणामस्वरूप। चित्र 9 (ए), (सी), और (डी) को 20 से संशोधित किया गया है। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें। 

Figure 9
चित्र 9: ब्राइट-फील्ड प्लान-व्यू TEM छवियां (a) एक संगठित Ge परत (Wविंडो = 0.82 μm, Wमास्क = 0.68 μm) और (b) एक कंबल Ge परत। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें। 

Figure 10
चित्र 10: (ए) [220] और (बी) [] के जी वैक्टर के साथ एक उच्च-टीडीडी छोटे क्षेत्र की योजना-दृश्य टीईएम छवियां। Equation इस आंकड़े को 20 से संशोधित किया गया है। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें। 

Figure 11
चित्र 11: (ए) एक योजना-दृश्य एसईएम छवि, (बी) एक पक्षी की आंख योजनाबद्ध छवि, और (सी) एक (Equation) आंशिक रूप से संगठित एसईजी जीई की क्रॉस-अनुभागीय योजनाबद्ध छवि। इस आंकड़े को 20 से संशोधित किया गया है। कृपया इस वीडियो को डाउनलोड करने के लिए यहां क्लिक करें।

Figure 12
चित्र 12: दोष उत्पादन की योजनाबद्धता जब एसईजी जीई परतें क्रिस्टल रोटेशन के साथ (ए) [110], (बी) [001], और (सी) [Equation] अभिविन्यास के साथ एकजुट होती हैं। इस आंकड़े को 20 से संशोधित किया गया है। कृपया इस आंकड़े का एक बड़ा संस्करण देखने के लिए यहां क्लिक करें। 

पद्धति टीडीडी हासिल किया (सेमी -2) तापमान (°C) बफर परत की मोटाई
थर्मल एनीलिंग 2e7 ≈900 °C ≈100 nm
(कम तापमान बफर)
SiGe वर्गीकृत बफर 1e6 विकास तापमान (600-700 डिग्री सेल्सियस) 2–3 μm
कला 1e6 विकास तापमान (600-700 डिग्री सेल्सियस) 500-1000 एनएम
सी पिलर के बीज 1e5 ≈800 °C ≈5 μm
यह काम 4e7 वृद्धि तापमान
(700 °C)		 ≈150 एनएम

तालिका 1: पारंपरिक / प्रस्तुत टीडीडी कमी विधियों के लिए फोटोनिक डिवाइस अनुप्रयोग के मद्देनजर प्राप्त टीडीडी और कमियों का सारांश।

पूरक चित्र 1: एसआई पर एपिटेक्सियल जीई में टीडीडी को कम करने के लिए व्यापक रूप से नियोजित चार विशिष्ट तरीके: (ए) थर्मल एनीलिंग, (बी) सिग वर्गीकृत बफर, (सी) पहलू अनुपात ट्रैपिंग (एआरटी), और (डी) एसआई पिलर बीज। कृपया इस आंकड़े को डाउनलोड करने के लिए यहां क्लिक करें।

पूरक वीडियो 1: गोल आकार के एसईजी जीई में छवि बल के कारण झुके हुए टीडी के योजनाबद्ध चित्र।  कृपया इस वीडियो को डाउनलोड करने के लिए यहां क्लिक करें।

Subscription Required. Please recommend JoVE to your librarian.

Discussion

वर्तमान कार्य में, 4 x 107/सेमी2 के टीडीडी को प्रयोगात्मक रूप से दिखाया गया था। आगे टीडीडी में कमी के लिए, प्रोटोकॉल के भीतर मुख्य रूप से 2 महत्वपूर्ण कदम हैं: एसईजी मास्क तैयार करना और एपिटेक्सियल जीई विकास।

चित्रा 4 में दिखाया गया हमारा मॉडल इंगित करता है कि टीडीडी को 107/सेमी2 से कम किया जा सकता है जब एपीआर, डब्ल्यूविंडो / (डब्ल्यूविंडो + डब्ल्यूमास्क), 0.1 जितना छोटा होता है। टीडीडी में और कमी लाने की दिशा में, छोटे एपीआर वाले एसईजी मास्क तैयार किए जाने चाहिए। जैसा कि चरण 2.1.2 में उल्लेख किया गया है, डब्ल्यूविंडो और डब्ल्यूमास्क के न्यूनतम मान क्रमशः 0.5 μm और 0.3 μm थे, जो नियोजित EB लिथोग्राफी सिस्टम में रिज़ॉल्यूशन द्वारा सीमित थे। एपीआर को कम करने का एक सरल तरीका लिथोग्राफी और नक़्क़ाशी प्रक्रियाओं को संशोधित करना है (उदाहरण के लिए, एक और फोटोरेसिस्ट का उपयोग करना, बेहतर लिथोग्राफी सिस्टम का उपयोग करना, उथले बीएचएफ एचिंग के साथ पतली एसआईओ2 परतों का उपयोग करना, आदि)। परिपक्व लिथोग्राफी और नक़्क़ाशी प्रक्रिया एसईजी मास्क को 100 एनएम से अधिक संकीर्ण करने में सक्षम करेगी। वर्तमान कार्य में, एक सपाट शीर्ष सतह के साथ मिश्रित जीई प्राप्त किया गया था जब डब्ल्यूमास्क≤1 μm था। इस प्रकार, 100 एनएम की डब्ल्यूविंडो और 900 एनएम (एपीआर = 0.1) का डब्ल्यूमास्क हमें वर्तमान विकास स्थितियों में सपाट शीर्ष सतह के साथ एकजुट जीई देगा।

इसके अलावा, एसईजी मास्क तैयार करने के संशोधन से एसईजी मास्क का कम किनारा आना चाहिए, जिसके परिणामस्वरूप जीई एसईजी परतों के बीच भटकाव का दमन होता है। एसईजी जीई परतों के एकजुट होने पर टीडी उत्पादन (चित्रा 11) को एसईजी मास्क तैयारी के संशोधन के परिणामस्वरूप दबा दिया जाएगा।

जैसा कि गणना परिणामों (चित्रा 3) से पता चला है, टीडीडी को कम करने के लिए एसआईओ2 पर जीई विकास का दमन आवश्यक है। एसआईओ2 पर जीई विकास का दमन जीई विकास चरण (यानी, विकास तापमान की ऊंचाई, एसईजी मास्क का रोटेशन, एच2 गैस की शुरूआत, और जीईएच4 गैस 44,45 के दबाव में कमी) के संशोधन द्वारा लाया जाता है।

वर्तमान कार्य में प्रस्तावित/सत्यापित टीडीडी कमी विधि जीई फोटोनिक उपकरणों के लिए आवेदन के मामले में मौजूदा तरीकों से बेहतर है (यानी, टीडीडी को बिना किसी थर्मल एनीलिंग और न ही मोटी बफर परतों के कम किया जाता है)। अधिकतम प्रक्रिया तापमान 700 डिग्री सेल्सियस था, जो विकास तापमान है, और शून्य की ऊंचाई ≈150 एनएम थी। मौजूदा विधियों की तुलना में, अधिकतम तापमान एनीलिंग तापमान (आमतौर पर 900 डिग्री सेल्सियस) 7 से कम होता है, और शून्य की ऊंचाई सिग वर्गीकृत बफर परतों (आमतौर पर कई μm)10, एआरटी के लिए SiO2 खाइयां (आमतौर पर 0.5-1 μm)13, और Si स्तंभों पर Ge विकास के लिए बफर परत (आमतौर पर ≈5 μm)18 की तुलना में उथली होती है। पारंपरिक/प्रस्तुत विधियों की तुलना तालिका 1 में संक्षेप ति की गई है।

एक विशिष्ट जीई फोटोनिक डिवाइस (≈100 μm 2) के पदचिह्नको ध्यान में रखते हुए, TDD 106/cm2 से कम है, और 1/डिवाइस < टीडी की संख्या अंतिम लक्ष्य होगा। चूंकि इस विधि के लिए टीडीडी की सैद्धांतिक सीमा 0 है, इसलिए टीडीडी 106/सेमी2 से कम संभावित रूप से प्राप्त करने योग्य है। लक्ष्य की ओर, अधिक अनुकूलित लिथोग्राफी और नक़्क़ाशी की जांच की जाएगी।

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

लेखकों के पास खुलासा करने के लिए कुछ भी नहीं है।

Acknowledgments

इस काम को जापान सोसाइटी फॉर द प्रमोशन ऑफ साइंस (जेएसपीएस) काकेन्ही (17जे10044) द्वारा शिक्षा, संस्कृति, खेल, विज्ञान और प्रौद्योगिकी मंत्रालय (एमईएक्सटी), जापान से वित्तीय रूप से समर्थित किया गया था। निर्माण प्रक्रियाओं को "नैनो टेक्नोलॉजी प्लेटफॉर्म" (परियोजना संख्या 12024046), एमईएक्सटी, जापान द्वारा समर्थित किया गया था। लेखक टीईएम टिप्पणियों पर उनकी मदद के लिए श्री के यामाशिता और सुश्री एस हिराता, टोक्यो विश्वविद्यालय को धन्यवाद देना चाहते हैं।

Materials

Name Company Catalog Number Comments
AFM SII NanoTechnology SPI-3800N
BHF DAIKIN BHF-63U
CAD design AUTODESK AutoCAD 2013 Software
CH3COOH Kanto-Kagaku Acetic Acid for Electronics
CVD Canon ANELVA I-2100 SRE
Developer ZEON ZED
Developer rinse ZEON ZMD
EB writer ADVANTEST F5112+VD01
Furnace Koyo Thermo System KTF-050N-PA
HF, 0.5 % Kanto-Kagaku 0.5 % HF
HF, 50 % Kanto-Kagaku 50 % HF
HNO3, 61 % Kanto-Kagaku HNO3 1.38 for Electronics
I2 Kanto-Kagaku Iodine 100g
Photoresist ZEON ZEP520A
Photoresist remover Tokyo Ohka Hakuri-104
Surfactant Tokyo Ohka OAP
TEM JEOL JEM-2010HC

DOWNLOAD MATERIALS LIST

References

  1. Giovane, L. M., Luan, H. C., Agarwal, A. M., Kimerling, L. C. Correlation between leakage current density and threading dislocation density in SiGe p-i-n diodes grown on relaxed graded buffer layers. Applied Physics Letters. 78 (4), 541-543 (2001).
  2. Wang, J., Lee, S. Ge-photodetectors for Si-based optoelectronic integration. Sensors. 11, 696-718 (2011).
  3. Ishikawa, Y., Saito, S. Ge-on-Si photonic devices for photonic-electronic integration on a Si platform. IEICE Electronics Express. 11 (24), 1-17 (2014).
  4. Cai, Y. Materials science and design for germanium monolithic light source on silicon, Ph.D. dissertation. , Dept. Mater. Sci. Eng., Massachusetts Inst. Technol. Cambridge, MA, USA. (2009).
  5. Wada, K., Kimerling, L. C. Photonics and Electronics with Germanium. , Wiley. Hoboken, NJ, USA. 294 (2015).
  6. Higashitarumizu, N., Ishikawa, Y. Enhanced direct-gap light emission from Si-capped n+-Ge epitaxial layers on Si after post-growth rapid cyclic annealing: Impact of non-radiative interface recombination toward Ge/Si double heterostructure lasers. Optics Express. 25 (18), 21286-21300 (2017).
  7. Luan, H. C., et al. High-quality Ge epilayers on Si with low threading-dislocation densities. Applied Physics. Letters. 75 (19), 2909-2911 (1999).
  8. Nayfeha, A., Chui, C. O., Saraswat, K. C. Effects of hydrogen annealing on heteroepitaxial-Ge layers on Si: Surface roughness and electrical quality. Applied Physics Letters. 85 (14), 2815-2817 (2004).
  9. Choi, D., Ge, Y., Harris, J. S., Cagnon, J., Stemmer, S. Low surface roughness and threading dislocation density Ge growth on Si (001). Journal of Crystal Growth. 310 (18), 4273-4279 (2008).
  10. Currie, M. T., Samavedam, S. B., Langdo, T. A., Leitz, C. W., Fitzgerald, E. A. Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing. Applied Physics Letters. 72 (14), 1718-1720 (1998).
  11. Liu, J. L., Tong, S., Luo, Y. H., Wan, J., Wang, K. L. High-quality Ge films on Si substrates using Sb surfactant-mediated graded SiGe buffers. Applied Physics Letters. 79 (21), 3431-3433 (2001).
  12. Yoon, T. S., Liu, J., Noori, A. M., Goorsky, M. S., Xie, Y. H. Surface roughness and dislocation distribution in compositionally graded relaxed SiGe buffer layer with inserted-strained Si layers. Applied Physics Letters. 87 (1), 012014 (2005).
  13. Langdo, T. A., Leitz, C. W., Currie, M. T., Fitzgerald, E. A., Lochtefeld, A., Antoniadis, D. A. High quality Ge on Si by epitaxial necking. Applied Physics Letters. 76 (25), 3700-3702 (2000).
  14. Park, J. S., Bai, J., Curtin, M., Adekore, B., Carroll, M., Lochtefeld, A. Defect reduction of selective Ge epitaxy in trenches on Si(001) substrates using aspect ratio trapping. Applied Physics Letters. 90 (5), 052113 (2007).
  15. Fiorenza, J. G., et al. Aspect ratio trapping: A unique technology for integrating Ge and III-Vs with silicon CMOS. ECS Transactions. 33 (6), 963-976 (2010).
  16. Salvalaglio, M., et al. Engineered Coalescence by Annealing 3D Ge Microstructures into High-Quality Suspended Layers on Si. Applied Materials & Interfaces. 7 (34), 19219-19225 (2015).
  17. Bergamaschini, R., et al. Self-aligned Ge and SiGe three-dimensional epitaxy on dense Si pillar arrays. Surface Science Reports. 68 (3), 390-417 (2013).
  18. Isa, F., et al. Highly Mismatched, Dislocation-Free SiGe/Si Heterostructures. Advanced Materials. 28 (5), 884-888 (2016).
  19. Yako, M., Ishikawa, Y., Wada, K. Coalescence induced dislocation reduction in selectively grown lattice-mismatched heteroepitaxy: Theoretical prediction and experimental verification. Journal of Applied Physics. 123 (18), 185304 (2018).
  20. Yako, M., Ishikawa, Y., Abe, E., Wada, K. Defects and Their Reduction in Ge Selective Epitaxy and Coalescence Layer on Si With Semicylindrical Voids on SiO2 Masks. IEEE Journal of Selected Topics in Quantum Electronics. 24 (6), 8201007 (2018).
  21. Park, J. S., Bai, J., Curtin, M., Carroll, M., Lochtefeld, A. Facet formation and lateral overgrowth of selective Ge epitaxy on SiO2-patterned Si(001) substrates. Journal of Vacuum Science & Technology B. 26 (1), 117-121 (2008).
  22. Bai, J., et al. Study of the defect elimination mechanisms in aspect ratio t.rapping Ge growth. Applied Physics Letters. 90 (10), 101902 (2007).
  23. Montalenti, F., et al. Dislocation-Free SiGe/Si Heterostructures. Crystals. 8 (6), 257 (2018).
  24. Zhang, H. L. Calculation of shuffle 60° dislocation width and Peierls barrier and stress for semiconductors silicon and germanium. European Physical Journal B. 81 (2), 179-183 (2011).
  25. Kim, M., Olubuyide, O. O., Yoon, J. U., Hoyt, J. L. Selective Epitaxial Growth of Ge-on-Si for Photodiode Applications. ECS Transactions. 16 (10), 837-847 (2008).
  26. Yako, M., Kawai, N. J., Mizuno, Y., Wada, K. The kinetics of Ge lateral overgrowth on SiO2. Proceedings of MRS Fall Meeting. , (2015).
  27. Kamino, T., Yaguchi, T., Hashimoto, T., Ohnishi, T., Umemura, K. A FIB Micro-Sampling Technique and a Site Specific TEM Specimen Preparation Method. Introduction to Focused Ion Beams. , Springer. Boston, MA. (2005).
  28. Park, J. S., et al. Low-defect-density Ge epitaxy on Si(001) using aspect ratio trapping and epitaxial lateral overgrowth. Electrochemical and Solid-State Letters. 12 (4), H142-H144 (2009).
  29. Li, Q., Jiang, Y. B., Xu, H., Hersee, S., Han, S. M. Heteroepitaxy of high-quality Ge on Si by nanoscale Ge seeds grown through a thin layer of SiO2. Applied Physics Letters. 85 (11), 1928-1930 (2004).
  30. Halbwax, M., et al. Epitaxial growth of Ge on a thin SiO2 layer by ultrahigh vacuum chemical vapor deposition. Journal of Crystal Growth. 308 (1), 26-29 (2007).
  31. Leonhardt, D., Ghosh, S., Han, S. M. Origin and removal of stacking faults in Ge islands nucleated on Si within nanoscale openings in SiO2. Journal of Applied Physics. 10 (7), 073516 (2011).
  32. Takada, Y., Osaka, J., Ishikawa, Y., Wada, K. Effect of Mesa Shape on Threading Dislocation Density in Ge Epitaxial Layers on Si after Post-Growth Annealing. Japanese Journal of Applied Physics. 49 (4S), 04DG23 (2010).
  33. Ishikawa, Y., Wada, K. Germanium for silicon photonics. Thin Solid Films. 518 (6), S83-S87 (2010).
  34. Nagatomo, S., Ishikawa, Y., Hoshino, S. Near-infrared laser annealing of Ge layers epitaxially grown on Si for high-performance photonic devices. Journal of Vacuum Science & Technology B. 35 (5), 051206 (2017).
  35. Ayers, J. E., Schowalter, L. J., Ghandhi, S. K. Post-growth thermal annealing of GaAs on Si(001) grown by organometallic vapor phase epitaxy. Journal of Crystal Growth. 125 (1), 329-335 (1992).
  36. Wang, G., et al. A model of threading dislocation density in strain-relaxed Ge and GaAs epitaxial films on Si (100). Applied Physics Letters. 94 (10), 102115 (2009).
  37. Leonhardt, D., Ghosh, S., Han, S. M. Defects in Ge epitaxy in trench patterned SiO2 on Si and Ge substrates. Journal of Crystal Growth. 335 (1), 62-65 (2011).
  38. Sammak, A., Boer, W. B., Nanver, L. K. Ge-on-Si: Single-crystal selective epitaxial growth in a CVD reactor. ECS Transactions. 50 (9), 507-512 (2012).
  39. Ishikawa, Y., Wada, K., Cannon, D. D., Liu, J., Luan, H. C., Kimerling, L. C. Strain-induced band gap shrinkage in Ge grown on Si substrate. Applied Physics Letters. 82 (13), 2044-2046 (2003).
  40. Bolkhovityanov, Y. B., Gutakovskii, A. K., Deryabin, A. S., Sokolov, L. V. Edge Misfit Dislocations in GexSi1–x/Si(001) (x~1) Heterostructures: Role of Buffer GeySi1–y (y < x) Interlayer in Their Formation. Physics of the Solid State. 53 (9), 1791-1797 (2011).
  41. Bourret, A. How to control the self-organization of nanoparticles by bonded thin layers. Surface Science. 432 (1), 37-53 (1999).
  42. Hirth, J. P., Lothe, J. Grain boundaries. Theory of Dislocations, 2nd ed. 19, Wiley. New York, NY, USA. 697-750 (1982).
  43. Mizuno, Y., Yako, M., Luan, N. M., Wada, K. Strain tuning of Ge bandgap by selective epigrowth for electro-absorption modulators. Proceedings of SPIE Photonics West, San Francisco, CA, USA. 9367, 1-6 (2015).
  44. Nam, J. H., et al. Lateral overgrowth of germanium for monolithic integration of germanium-on-insulator on silicon. Journal of Crystal Growth. 416 (15), 21-27 (2015).
  45. Fitch, J. T. Selectivity Mechanisms in Low Pressure Selective Epitaxial Silicon Growth. Journal of The Electrochemical Society. 141 (4), 1046-1055 (1994).
  46. Ye, H., Yu, J. Germanium epitaxy on silicon. Science and Technology of Advanced Materials. 15 (2), 1-9 (2014).

Tags

इंजीनियरिंग अंक 161 सिलिकॉन फोटोनिक्स जर्मेनियम जीई क्रिस्टल विकास चयनात्मक एपिटेक्सियल विकास थ्रेडिंग डिस्लोकेशन घनत्व छवि बल सैद्धांतिक गणना रासायनिक वाष्प जमाव सीवीडी ट्रांसमिशन इलेक्ट्रॉन माइक्रोस्कोप टीईएम
सिलिकॉन पर अर्ध-बेलनाकार रिक्तियों के साथ जर्मेनियम एपिटेक्सियल परतों में अव्यवस्था में कमी के लिए सैद्धांतिक गणना और प्रायोगिक सत्यापन
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Yako, M., Ishikawa, Y., Abe, E.,… More

Yako, M., Ishikawa, Y., Abe, E., Wada, K. Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon. J. Vis. Exp. (161), e58897, doi:10.3791/58897 (2020).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter