Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
JoVE Journal Engineering
Click here for the English version

Engineering

실리콘에 반원통형 공극이 있는 게르마늄 에피택셜 층의 전위 감소에 대한 이론적 계산 및 실험적 검증

Published: July 17, 2020 doi: 10.3791/58897
Automatic Translation
1, 2, 1, 1,3
1Department of Materials Engineering, The University of Tokyo, 2Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology, 3Department of Materials Science and Engineering, Massachusetts Institute of Technology

Summary

실리콘에 반원통형 공극이 있는 게르마늄 에피택셜 층에서 나사산 전위(TD) 밀도를 줄이기 위해 이론적 계산 및 실험적 검증이 제안됩니다. 이미지 힘을 통한 TD와 표면의 상호 작용, TD 측정 및 TD의 투과 전자 현미경 관찰을 기반으로 한 계산이 제공됩니다.

Abstract

실리콘(Si)의 에피택셜 게르마늄(Ge)에서 스레딩 전위 밀도(TDD)의 감소는 모놀리식 집적 포토닉스 회로를 실현하기 위한 가장 중요한 과제 중 하나였습니다. 본 논문은 TDD 감소를 위한 새로운 모델의 이론적 계산 및 실험적 검증 방법을 설명합니다. 이론적 계산 방법은 전위 이미지 힘 측면에서 선택적 에피택셜 성장(SEG)의 TD와 비평면 성장 표면의 상호 작용을 기반으로 하는 스레딩 전위(TD)의 굽힘을 설명합니다. 계산에 따르면 SiO2 마스크에 공극이 존재하면 TDD를 줄이는 데 도움이됩니다. 실험적 검증은 초고진공 화학 기상 증착 방법과 에칭 및 단면 투과 전자 현미경(TEM)을 통해 성장한 Ge의 TD 관찰을 사용하여 게르마늄(Ge) SEG로 설명됩니다. TDD 감소는SiO2 SEG 마스크 및 성장 온도에 대한 반원통형 공극의 존재 때문일 것이라고 강력히 제안된다. 실험적 검증을 위해, 반원통형 공극을 갖는 에피택셜 Ge 층은 Ge 층의 SEG와 그 합체의 결과로 형성된다. 실험적으로 획득된 TDD는 이론적 모델에 기초하여 계산된 TDD를 재현한다. 단면 TEM 관찰은 TD의 종단과 생성이 모두 반원통형 공극에서 발생한다는 것을 보여줍니다. 평면도 TEM 관찰은 반원통형 공극이 있는 Ge에서 TD의 고유한 거동을 보여줍니다(즉, TD는 SEG 마스크 및 Si 기판과 평행하게 구부러짐).

Introduction

Epitaxial Ge on Si는 광통신 범위 (1.3-1.6 μm)에서 빛을 감지 / 방출 할 수 있고 Si CMOS (Complementary Metal Oxide Semiconductor) 처리 기술과 호환되기 때문에 능동적 인 광자 소자 플랫폼으로 상당한 관심을 끌었습니다. 그러나, Ge와 Si 사이의 격자 불일치가 4.2 %만큼 크기 때문에, 스레딩 전위 (TDs)는 ~ 109 / cm2의 밀도로 Si의 Ge 에피 택셜 층에 형성된다. TD는 Ge 광검출기(PD) 및 변조기(MOD)에서 캐리어 생성 센터로 작동하고 레이저 다이오드(LD)에서 캐리어 재결합 센터로 작동하기 때문에 Ge 광자 장치의 성능이 TD에 의해 저하됩니다. 차례로, 그들은 PD와 MOD들 1,2,3에서 역 누설 전류(J누설)를 증가시킬 것이고, LD들 4,5,6에서 임계 전류(Jth)를 증가시킬 것이다.

Si 상의 Ge에서 TD 밀도(TDD)를 감소시키기 위한 다양한 시도가 보고되었다(보충 그림 1). 열 어닐링은 TD의 움직임을 자극하여 TDD를 일반적으로 2 x 107/cm2로 감소시킵니다. 단점은 Si와 Ge의 혼성 및 인 7,8,9와 같은 Ge의 도펀트의 아웃 확산 가능성이다 (보충 그림 1a). SiGe 등급 버퍼층(10,11,12)은 임계 두께를 증가시키고 TD의 생성을 억제하여 TDD를 감소시키며, 일반적으로 2 x 10 6/cm2로 감소시킨다. 여기서 단점은 두꺼운 버퍼가 Ge 장치와 그 아래의 Si 도파관 사이의 광 결합 효율을 감소시킨다는 것입니다(보충 그림 1b). 종횡비 트래핑(ART)13,14,15는 선택적 에피택셜 성장(SEG) 방법이며 두꺼운 SiO2 트렌치의 측벽에 TD를 트래핑하여 TD를 감소시킵니다(일반적으로 <1 x 10 6/cm2). ART 방법은 두꺼운 SiO 2 마스크를 사용하여 SiO2 마스크에 비해 Ge의 TDD를 감소시키는데, 이는 Si보다 훨씬 위에 위치하며 동일한 단점을 가지고 있습니다 (보충 그림 1b, 1c). Si 필라 시드에서의 Ge 성장 및 어닐링 16,17,18은 ART 방법과 유사하며, <1 x 10 5/cm2의 높은 종횡비 Ge 성장에 의한 TD 트래핑을 가능하게 합니다. 그러나, Ge 유착을 위한 고온 어닐링은 보충도 1a-c(보충도 1d)에서 동일한 단점을 갖는다.

상술한 방법들의 단점이 없는 Si 상에서 낮은 TDD Ge 에피택셜 성장을 달성하기 위해, 본 발명자들은 SEG Ge 성장 7,15,21,22,23에서 지금까지 보고된 다음의 두 가지 주요 관찰에 기초하여 유착 유도 TDD 감소 19,20을 제안하였다 : 1) TD는 성장 표면에 수직으로 구부러져 (단면 투과 전자 현미경 (TEM)으로 관찰), 2) SEG Ge 층의 합체로 인해 SiO2 마스크 위에 반원통형 공극이 형성됩니다.

우리는 TD가 성장 표면의 이미지 힘으로 인해 구부러져 있다고 가정했습니다. Si 상의 Ge의 경우, 이미지 힘은 자유 표면으로부터 1nm 떨어진 거리에서 나사 전위 및 에지 전위에 대해 각각 1.38GPa 및 1.86GPa 전단 응력을 생성한다(19). 계산된 전단 응력은 Ge24에서 60° 전위에 대해 보고된 0.5GPa의 Peierls 응력보다 훨씬 큽니다. 이 계산은 정량적으로 GE SEG 층의 TDD 감소를 예측하며 SEG Ge 성장과 잘 일치한다19. TD의 TEM 관찰은 Si20에서 제시된 SEG Ge 성장에서 TD 거동을 이해하기 위해 수행됩니다. 이미지 힘에 의한 TDD 감소는 열 어닐링 또는 두꺼운 버퍼 층이 없으므로 광자 장치 애플리케이션에 더 적합합니다.

이 기사에서는 제안된 TDD 감소 방법에 사용된 이론적 계산 및 실험적 검증을 위한 특정 방법을 설명합니다.

Subscription Required. Please recommend JoVE to your librarian.

Protocol

1. 이론적 계산 절차

  1. TD의 궤적을 계산합니다. 계산에서 SEG 마스크가 TDD 감소에 대한 ART 효과를 무시할 수 있을 만큼 얇다고 가정합니다.
    1. 성장 표면을 결정하고 방정식으로 표현합니다. 예를 들어, 보충 비디오 1a 및 식 (1)에 표시된 대로 시간 진화 매개변수 n = i, SEG Ge 높이(h i) 및 SEG Ge 반지름(r i)을 사용하여 SEG Ge 레이어의 둥근 모양 단면의 시간 진화를 표현합니다.
      Equation 4
    2. 성장 표면의 임의 위치에 대한 수직 방향을 결정합니다. 둥근 형상 단면 SEG Ge의 경우, (xi, yi)에서의 법선 선을 보충 비디오 1b에 빨간색 선으로 표시한 바와 같이 Equation 7설명한다. 그런 다음 다음 동시 방정식을 풀어 점 (xi, yi)에서 TD의 가장자리 (xi+1 , yi +1)를 구합니다.
      Equation 10
    3. 보충 비디오 1c에 표시된 대로 TD 생성 위치(x 0, 0)에 따라 하나의 TD의 궤적을 계산합니다. 즉, 임의의 TD에 대한 궤적은 전술한 방법에 의해 계산될 수 있다.
    4. TD가 바닥면으로 침투하여 TDD의 감소에 기여한다고 가정하여 TDD를 계산합니다(즉, SEG Ge 층이 합쳐지는 지점 아래의 TD는 반원통형 공극에 의해 갇히고 상단 표면에 나타나지 않음).

2. 실험적 검증 절차

  1. SEG 마스크 준비
    1. SEG 마스크를 제작하기 전에 설계 파일을 준비하여 Ge 성장 영역을 정의합니다. 현재 작업에서는 상용 소프트웨어(예: AutoCAD)를 사용하여 [110] 방향에 정렬된 선과 공간 패턴과 폭 4mm의 사각형 모양의 Si 창 영역을 준비합니다.
    2. 소프트웨어를 사용하여 SEG 마스크(특히 W창 및 W마스크)의 디자인을 결정합니다. W 윈도우는윈도우 폭(Si seed width)이고 W 마스크는 SiO2 마스크 폭이며, SEG Ge 층이 인접한 층들과 합쳐질 수 있도록 한다. 파일 열기를 클릭하여 사각형을 그려 W창과 W마스크를 결정하고 사각형 또는 폴리라인→ 구조→ 결정합니다.
      참고: 직사각형의 너비는 W창이 되고 직사각형의 간격은 W마스크가 됩니다. 본 연구에서, W윈도우 및 W마스크 의 최소값은 각각 0.5 μm 및 0.3 μm이며, 이는 채용된 EB 리소그래피 시스템에서의 분해능에 의해 제한된다.
    3. 참고로, 블랭킷 영역으로 간주되는 폭 D의 4mm의 사각형 모양의 Si 창 영역을 그립니다. 사각형 또는 폴리선→ 구조→ 파일 열기 를 클릭하여 사각형 모양의 Si 창을 그립니다. 그림 1 에 표시된 회로도를 사용하여 선 및 공간 패턴과 4mm 정사각형 블랭킷 영역을 준비합니다.
    4. 1-100 Ω∙cm의 저항을 갖는 B 도핑 된 p-Si (001) 기판을 준비한다. 본 연구에서는 4 인치 Si 기판을 사용하십시오. 필요에 따라 피라냐 용액(30% H2O22 mL와 96% H2SO4 80mL의혼합물)으로 기판 표면을 청소합니다.
    5. 튜브 퍼니스의 뚜껑을 열고 유리 막대를 사용하여 퍼니스에 Si 기판을 로드합니다. 본 연구에서는 한 번에 10 개의 Si 기판을 산화시킨다.
    6. 가스 밸브를 열어 건조한 N2 가스를 용광로로 불어넣기 시작합니다. 그런 다음 밸브를 제어하여 가스 유량을 0.5L/m로 설정합니다.
    7. 프로그램을 변경하여 어닐링 온도를 설정합니다. 본 연구에서는 "패턴 단계(모드 2)"를 사용하여 공정 온도를 900°C로 설정합니다. 그런 다음 실행 기능을 눌러 프로그램을 → 실행합니다.
    8. 온도가 900°C에 도달하면 건조 N 2 밸브를 닫고 건조 O 2 밸브(O 2 유량 = 1L/m)를 열고2시간 동안 유지합니다.
      알림: 노란색 방에서 2.1.9-2.1.16단계를 수행합니다.
    9. 스핀 코터를 사용하여 산화된 Si 기판을 계면활성제(OAP)로 코팅한 다음 핫플레이트에서 110°C에서 90초 동안 굽습니다.
    10. 계면활성제 코팅 후, 스핀 코터를 이용하여 포토레지스트(예를 들어, ZEP520A)로 Si 기판을 코팅한 후, 핫플레이트 상에서 180°C에서 5분 동안 베이크한다.
    11. 계면활성제와 포토레지스트가 포함된 Si 기판을 전자빔(EB) 라이터에 로드합니다.
    12. EB 라이터에서 디자인 파일(2.1.2단계에서 준비)을 읽고 작업 파일(WEC 파일)을 만듭니다. WEC 파일에서 선량량을 120μC/cm2 로 설정합니다. 기판 로딩이 완료되면 단일 노출 버튼을 클릭하여 EB 노출 을 수행합니다.
    13. 노출이 끝나면 웨이퍼 운반 → 언로드를 클릭하여 EB 라이터에서 기판을 언로드합니다.
    14. 드래프트 챔버에서 포토레지스트 현상액(ZED)과 현상액용 헹굼(ZMD)을 준비합니다. 노출된 Si 기판을 실온에서 60초 동안 현상액에 담그십시오.
    15. 현상액으로부터 Si 기판을 제거하고,N2 가스로 기판을 건조시킨다.
    16. 현상된 Si 기판을 핫플레이트에 올려 놓고 110°C에서 90초 동안 소성한다.
    17. EB 노출 및 현상의 결과로 공기에 노출된SiO2 층의 일부를 제거하기 위해 Si 기질을 완충된 불산(BHF-63SE)에 1분 동안 담그십시오.
    18. 유기 포토레지스트 제거제(예를 들어, Hakuri-104)에 15분 동안 침지하여 Si 기판으로부터 포토레지스트를 제거한다.
    19. Si 기판을 0.5% 희석된 불화수소산에 4분 동안 담그면 윈도우 영역에서 얇은 천연 산화물을 제거하지만SiO2 마스크는 유지합니다. 그런 다음 초고진공 화학 기상 증착(UHV-CVD) 챔버에 로드하여 Ge를 성장시킵니다. 그림 2 는 본 작업에 사용된 UHV-CVD 시스템을 보여줍니다.
  2. 에피택셜 Ge 성장
    1. SEG 마스크(단계 2.1에서와 같이 제작됨)가 있는 Si 기판을 로드 잠금 챔버에 로드합니다.
    2. 작동 컴퓨터에 표시된 레시피 탭에서 버퍼/주 성장 온도를 설정합니다. SEG Ge 층이 인접한 층과 합쳐지도록 Ge의 주요 성장 기간을 결정합니다. 주요 성장에 대한 지속기간을 결정하기 위해, 평면내/횡방향26에서의 성장을 결정하는 {113}면에서의 Ge의 성장률을 고려한다. 본 연구에서, 주요 성장에 대한 지속 시간을 650°C 및 700°C에 대해 각각 270분 및 150분으로 설정한다.
    3. 메인 창에서 시작을 클릭하면 Si 기판이 자동으로 성장 챔버로 전송됩니다.
      참고: 에피택셜 Ge 성장에 대한 프로토콜(단계 2.2.4-2.2.7)이 자동으로 처리됩니다.
    4. 저온(≈380°C)에서 로딩된 Si 기판 상에서 Ge 버퍼를 성장시킨다. Ar중 9%로 희석된 GeH4를 원료 가스로서 사용하고, 완충액 성장 동안 0.5 Pa 동안GeH4 의 분압을 유지한다.
    5. 고온에서 Ge 주층을 성장시킵니다. 주요 성장 동안 0.8 Pa에 대한 GeH4 의 분압을 유지하십시오. 본 연구에서, SEG Ge를 둥근 형상 단면과 {113} 패싯 단면과 비교하기 위해 주 성장 온도에 대해 650 및 700 °C의 두 가지 다른 온도를 사용한다25.
      참고: (001) 평면에서 Ge의 성장률은 온도와 무관하게 11.7nm/min이었습니다.
    6. SEG Ge의 진화와 그 유착을 시각화하기 위해 다른 Si 기판에 10nm 두께의 Si0.3Ge0.7 경계층을 주기적으로 삽입하여 Ge 성장을 수행합니다. Si0.3Ge0.7층은Si2H6및 GeH4 가스를 사용하여 형성되었다. Si0.3Ge0.7층 성장 중에, Si2H6가스의 분압을 0.02Pa로,GeH4가스의 분압을 0.8Pa로 설정한다.
    7. Si 기판이 성장 챔버에서 로드 잠금 챔버로 자동 이송됨에 따라 로드 잠금 챔버를 환기시키고 Si 기판을 수동으로 언로드합니다.
  3. 에칭 피트 밀도(EPD) 측정
    1. 초음파 세척기를 사용하여 32 mg의 I2 를 67 mL의 CH3COOH에 용해시킨다.
    2. I2-용해된CH3COOH, 20 mL의HNO3, 및 10 mL의 HF를 혼합한다.
    3. 에칭 피트를 형성하기 위해 Ge 성장 Si 기판을 CH 3COOH / HNO3 / HF / I2 용액에 5-7 초 동안 담그십시오.
    4. 광학 현미경(일반적으로 100x)으로 에칭된 Ge 표면을 관찰하여 에칭된 피트가 성공적으로 형성되었는지 확인합니다.
    5. 원자력 현미경(AFM)을 사용하여 에칭된 피트를 계산합니다. 에칭된 Ge 샘플을 AFM 스테이지에 놓은 다음 자동 접근을 클릭하여 프로브에 접근합니다.
    6. AFM과 통합된 광학 현미경을 사용하여 관찰 영역을 결정하고 5개의 서로 다른 10μm x 10μm 영역을 스캔합니다. 진폭 감쇠 계수는 자동으로 결정됩니다.
  4. TEM 관찰
    1. 집속 된 Ge 이온 빔 (FIB 마이크로 샘플링 방법)을 사용하여 유착 / 블랭킷 Ge 층에서 TEM 표본을 채취합니다 (27).
    2. Ar 이온을 사용하여 이온 밀링 시스템에서 TEM 시편을 연마합니다. 현재 작업에서는 단면 관찰을 위해 TEM 표본을 [110] 방향으로 150-500nm로, 평면도 관찰을 위해 [001] 방향으로 200nm가 되도록 얇게 만듭니다.
    3. 평면도 TEM 시편의 경우 Ge 층의 상단 표면을 비정질 층으로 보호한 다음 Ge 층의 하단(기판) 쪽에서 얇게 만듭니다.
    4. 200kV의 가속 전압에서 TEM 관찰을 수행합니다. 두꺼운(500nm) TEM 표본을 관찰하기 위해 단면 명시야 스캐닝 TEM(STEM) 관찰을 수행합니다.
    5. Si0.3Ge 0.7경계층이 있는 유착 Ge의 경우 200kV의 가속 전압에서 단면 고각 환형 암시야(HAADF) STEM 관찰을 수행합니다.

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

이론적 계산

그림 3은 6가지 유형의 유착된 Ge 레이어에서 계산된 TD의 궤적을 보여줍니다. 여기서는 조리개 비율(APR)을 W창/(W창 + W마스크)로 정의합니다. 도 3a 는 APR=0.8의 Ge가 합쳐진 둥근 형상의 SEG 원점을 나타낸다. 여기에 2/6 TD가 갇혀 있습니다. 그림 3b 는 APR=0.8의 {113}면 SEG 원점 병합 Ge를 보여줍니다. 여기서 0/6 TD가 갇혀 있습니다. 도 3c 는 APR=0.1의 Ge가 유착된 둥근 형상의 SEG 원점을 나타낸다. 여기에 5/6 TD가 갇혀 있습니다. 도 3d 는 APR=0.1의 {113}-패싯 유착 Ge 유착을 나타낸다. 여기에 6/6 TD가 갇혀 있습니다. 도 3e 는 Ge가SiO2 마스크 상에서 성장하는 경우의 APR=0.1의 Ge가 유착된 둥근 형상의 SEG 원점을 나타낸다. 여기서 0/6 TD가 갇혀 있습니다. 도 3f 는 Ge가SiO2 마스크 상에서 성장하는 경우, APR=0.1의 Ge 유착된 {113}-패싯 SEG 기원을 나타낸다. 여기서 0/6 TD가 갇혀 있습니다.

(x 0, 0)에서 생성된 6개의 TD의 궤적(여기서 x 0 = 0.04, 0.1, 0.2, 0.4, 0.6 및 0.8배 Wwindow/2)은 각 그림에서 빨간색 선으로 표시됩니다. 이 두 SEG Ge 층의 합체 지점 위에 위치한 TD는 상단 표면으로 위쪽으로 전파되는 반면, 지점 아래의 TD는 아래쪽으로 전파되어 SiO2 마스크 위의 공극 표면에 남아 있습니다.

도 3a-3d에서, SEG Ge는SiO2 상에서 성장하지 않는 것으로 가정한다. 따라서, {113}면처리된 SEG Ge의 측벽은SiO2 마스킹 영역에 닿지 않도록 둥근 형상으로 가정한다. 둥근 모양의 SEG와 유착된 Ge는 {113}면의 경우보다 0.8의 APR에서 TDD를 감소시키는 데 더 효과적이며, {113}면과 유착된 Ge는 APR 0.1에서 둥근 모양의 Ge보다 더 효과적이라는 것이 분명히 밝혀졌습니다. 이 "교차점"은 SEG 상단 근처에 {113}면이 존재하기 때문입니다 : {113}면은 둥근 모양의 표면보다 [001] 방향에서 더 많이 벗어납니다.

그림 3e 및 그림 3f는 Ge가 SiO2 상에서 핵화되지 않고 이전에 보고된 Ge 합체 13,15,22,28,29,30,31에서 널리 보고된 SiO2 마스크로 습윤을 나타낸다고 가정할 때, 0.1의 개구비에서 유착된 Ge를 보여준다. 그림 3e와 그림 3f에서 볼 수 있듯이 두 SEG 사이에는 반원통형 공극이 없으므로 TD가 표면에 갇히지 않습니다.

그림 4는 병합된 Ge에서 계산된 TDD를 보여줍니다. 그림 4에서 빨간색 선은 둥근 모양의 SEG Ge에서 유래한 유착된 Ge에서 계산된 TDD를 나타내고, 파란색 선은 {113}면 SEG Ge에서 유래한 유착된 Ge에서 계산된 TDD를 보여줍니다. Si 상의 Ge의 TD는 Ge와 Si 사이의 격자 불일치에서 비롯되므로, TD 생성은 Ge와 Si 사이의 계면에서만 발생한다고 가정한다. 즉, TDD는 APR로 감소되어야 합니다.

APR이 0.11보다 크면 둥근 모양의 SEG Ge가 {113}면 GE보다 더 효과적입니다(그림 3a 및 그림 3b). 반면에 APR이 0.11보다 작으면 {113}면 SEG Ge가 둥근 모양보다 더 효과적입니다(그림 3c 및 그림 3d). 그림 3에서와 같이 이러한 교차점은 SEG 상단 근처에 {113} 패싯이 있기 때문입니다(x 0≈ 0). 도 3e 및 도 3f는 도 4의 흑색 선에 상응하며, APR의 감소로부터 TDD의 감소를 보여주지만, 합체는 나타내지 않는다(즉, SiO2를 이용한 SEG Ge 습윤은 TDD 감소에 대해 부정적인 영향을 미침).

실험적 검증

그림 5는 일반적인 단면 주사 전자 현미경(SEM) 이미지(그림 5b-5d, 5f)와 유착 발생 여부를 보여주는 분포 맵(그림 5a, 5e)을 보여줍니다. 그림 5b-5d, 5f는 합체되지 않은 SEG Ge 층의 단면 SEM 이미지를 보여줍니다(그림 5b, 700°C에서 성장; 그림 5f, 650°C에서 성장), 평평하지 않은 상부 표면을 갖는 유착된 SEG Ge 층(도 5c, 700°C에서 성장), 및 평평한 상부 표면을 갖는 유착된 SEG Ge 층(도 5d; 700°C에서 성장)을 가졌다. 도 5b 및 도 5d에 도시된 SEM 이미지는 Pt 보호층의 증착 후 집속 이온빔에 의해 연마된다. 유착은 W윈도우와 W마스크가 현재 성장 조건에서 1μm보다 작을 때 발생합니다. 1μm 이상의 W마스크를 갖는 SEG 마스크는 횡방향(26)에서 소량의 Ge 성장으로 인한 Ge의 유착을 방지한다. W 윈도우가 2μm 이상인 SEG 마스크도 Ge의 유착을 방지하지만 W윈도우가 1μm보다 작을 때 유착이 발생합니다. 이는SiO2에 대한 Ge의 측면 성장률이 W윈도우(30)에 의존하기 때문이다. 마스크 및 윈도우 패턴 의존성은 도 7a(700°C) 및 도 7e(650°C)에 요약되어 있다.

유착되지 않은 SEG Ge 층(그림 4b 및 그림 4f)을 비교해 보면, 700°C에서 성장한 SEG Ge 층은 둥근 모양의 단면을 갖는 반면, 650°C에서 성장한 SEG Ge 층은 {113}면 단면을 갖는 것으로 명확하게 나타났습니다. 도 5b에서와 같이, 700°C에서의 성장은 SiO2 상에서 Ge 성장 없이 둥근 형상의 Ge 성장을 나타낸다(즉,SiO2 마스크에 의한 습윤 없음). 따라서 성장은 그림 3a 및 그림 3c와 같이 진행됩니다. 한편, 도 5f에서와 같이, 650°C에서 {113}면화된 SEG Ge가 나타난다. Ge가 SiO2 마스크로 습윤을 보일 것임을 강력하게 시사합니다. 대조적으로, 가장자리는 둥근 모양이다(즉, 젖지 않음). 따라서 650°C에서의 성장은 그림 3b(습윤 없음)와 그림 3f(완전 습윤) 사이에 있습니다. 이는 TDD 감소가 그림 3b와 그림 3f 사이에 있어야 함을 나타냅니다. 그림 6에 표시된 이론적 결과를 고려할 때 SEG Ge 단면의 이러한 차이는 유착된 Ge 레이어의 TDD에 큰 영향을 미쳐야 합니다.

SiO2 상의 습윤 성장의 차이는 다음과 같이 이해될 수 있다. Ge와 SiO2 (θ) 사이의 접촉각은 Young 방정식에 의해 결정됩니다.

 Equation 12

여기서, γ SiO2, γ Ge 및 γint는 각각 SiO2 표면 자유 에너지, Ge 표면 자유 에너지 및 Ge/SiO2 계면 자유 에너지이다. SEG Ge 측벽의 각도는 Ge 성장이 진행됨에 따라 더 커집니다. SEG Ge 측벽의 각도가 접촉각 θ에 도달하면 SEG Ge는 수직([001]) 또는 측면([Equation]) 방향으로 성장해야 합니다. 650°C 성장의 경우, 수직 성장은 {113} 패싯에 의해 심각하게 제한되며, 따라서 SEG Ge는 측면 방향(즉, 습윤 성장)으로 성장하는 것을 선호한다. 습윤이 Ge 및 SiO2 계면에서 전위를 생성 할 수 있지만, 최종적으로 반원통형 공극 표면에서 종결됩니다. 또한, 700°C 성장의 경우, Ge는 수직 방향으로 성장할 수 있으며, int γ 크기 때문에 650°C의 접촉각보다 접촉각이 크다. 이것이 650°C에서 성장한 Ge가SiO2에 대해 습윤을 나타내는 반면 700°C에서 성장한 Ge는 그렇지 않은 이유입니다.

유착 후 Ge의 경우, 단면 구조는 성장 온도에 영향을 받지 않습니다: 650°C에서 성장한 유착된 Ge 층과 700°C에서 성장한 Ge 층은 단면 SEM 관찰로 구별할 수 없었습니다.

제작된 패턴의 경우, W윈도우 값이 더 크고 W마스크 값이 설계된 것보다 작았는데, 이는 마스크를 제조하기 위해 등방성 습식 에칭 공정이 사용되었기 때문이다. W윈도우 및 W마스크 의 실제 값은 Ge 성장 후 단면 SEM 관찰에 의해 얻어졌다.

그 외에, 마스크SiO2 층의 두께는 단면 SEM 관찰 및 분광 타원 측정에 의해 30 nm이었다. 이러한 얇은SiO2 층은 도 3 및 도 4에 설명된 TDD 감소를 조사하기 위해 채용되어, ART에 대한 에피택셜 네킹의 효과를 제거하였다. 본 연구에서, 종횡비는 0.05보다 낮으며, 이는 ART에 대한 에피택셜 네킹의 효과를 무시할 수 있을 만큼 충분히 작다.

도 6a는 Si0.3Ge0.7 경계층을 갖는 SEG에 대한 HAADF STEM의 단면을 나타내고, 도 6a의 개략도는 도 6b에 도시되어 있다(W윈도우 = 0.66 μm, W마스크 = 0.84μm). 상기Si0.3Ge0.7경계층은 700°C에서 성장시 표면 형상을 명확하게 나타낸다. STEM 이미지는 둥근 모양의 SEG에서 유착 후 형성된 평평한 에피택셜 층까지의 각 성장 단계의 Ge 표면을 보여줍니다. 유착 직후의 성장률은 유착 지역에서 크게 향상됩니다. 이 급속한 성장은 아마도 Ge 에피층에 의해 유도되어 표면적을 최소화하여 에너지적으로 안정화됩니다.

순수한 Ge SEG와 대조적으로, Si 0.3 Ge0.7 경계 층이 제시된Ge SEG는SiO2 마스크로 습윤을 보여줍니다 (그림 8a). 습윤의 차이는 아마도 Si0.3Ge0.7 경계 층의 삽입으로 인한 것일 수 있으며, 그 핵 형성은 Ge의 가능성이 낮은 SiO2 층에서 향상됩니다.

플랫 탑 유착 Ge(그림 5a 및 그림 5e의 파란색 원 영역)는 EPD 측정에 사용됩니다. Ge 층은 평균 200nm로 에칭되었습니다. 에칭 후의 일반적인 AFM 이미지는 700°C에서 성장한 1.15μm 두께의 유착된 Ge(W 윈도우 = 0.66μm 및 W 마스크 = 0.44μm) 및 650°C에서 성장한 2.67μm 두께의 유착 Ge(W윈도우 = 0.66μm 및 W마스크 = 0.34μm)에 대해 촬영된 그림 7a 및 그림 7b에 나와 있습니다. 참고로, 700°C에서 성장한 1.89-μm 두께의 Ge 블랑켓의 이미지가 도 7c에 나타나 있다. AFM 이미지의 어두운 점은 TD의 존재를 나타내는 에칭 피트입니다. 도 7a-7c로부터의 EPD 값은 각각 7.0 x 10 7/cm2, 7.9 x 10 7/cm2, 및 8.7 x 10 7/cm2로 얻어졌다. 우리의 이전 보고서에 따르면 이 에칭 조건에서 얻은 EPD는 평면도 투과 전자 현미경(TEM)4,32,33,34에 의해 결정된 TDD와 동일합니다. 블랭킷 Ge 층(7.9 ± 0.8 x 10 7/cm2)의 측정된 EPD는 6 x 8 μm2(8.7 ± 0.2 x 107/cm2)의 비교적 넓은 면적을 갖는 평면도 TEM 관찰로부터 얻어진 TDD와 잘 일치하며, 이는 EPD가 TDD와 동일함을 나타낸다.

실험적으로 얻은 TDD를 계산과 비교하려면 TDD에 대한 두께의 영향을 고려하십시오. TD의 쌍 소멸 가능성이 증가하기 때문에 Ge 두께가 증가함에 따라 TDD가 감소하는 경향이 있습니다. 그러므로, 블랭킷 Ge보다 얇은 유착 Ge에 대해 관찰 된 TDD의 감소는 그림 3 및 그림 4에 설명 된 메커니즘에 기인해야합니다 (즉, 실험적으로 얻은 TDD를 그림 4의 계산 된 TDD와 비교하기 위해 정규화 된 TDD를 계산해야합니다). 정규화 전에, TDD 상의 두께 및 성장 온도를 고려하여, 블랑켓 Ge(ρblanket)에 대한 TDD의 보정을 수행하였다. 이전의 보고서35,36과 유사하게, ρ블랭킷[/cm2]은 UHV-CVD를 사용하여 530-650°C의 온도 범위에서 성장된 Ge 층에 대해 대략 2.52 x 1013 x [d(nm)]-1.57로 표현된다. 여기서, d는 블랑켓 Ge층의 두께이다. ρ 블랭킷[/cm2]은 700°C에서 성장한 Ge 층에 대해 환원되고, 대략 2.67 x10 12 x [d(nm)]-1.37로 표현된다.

도 7d 는 APR, Wwindow/(Wwindow + Wmask)의 함수로서 정규화된 TDD를 보여준다. 650°C에서 성장한 유착 Ge의 TDD는 파란색 삼각형으로, 700°C에서 성장한 TDD는 빨간색 다이아몬드로 표시됩니다. 650°C에서 SEG Ge는SiO2 마스크로 약간의 습윤을 나타내기 때문에 성장 데이터는 검은색과 파란색 선 사이에 있어야 합니다. 700°C에서 SEG Ge는 빨간색 선에 있어야 합니다. 실험 결과는 단면 형상 및 습윤 조건에 따른 계산과 잘 일치합니다.

상술한 바와 같이, TD의 거동은 TD에 대한 성장 표면의 이미지 힘을 기반으로 하는 모델에 의해 잘 설명된다고 결론지었습니다. TD와 표면의 상호 작용을 이해하기 위해 명시야 단면 STEM이 있는 TD를 관찰했습니다. 결함은 그림 8a에서 반원통형 공극의 표면에서 구부러지고 종결되는 것이 관찰됩니다. TD의 이러한 동작은 그림 3에 표시된 TD의 계산된 궤적과 매우 유사합니다. 그러나 TD의 관측된 궤적은 그림 3에서 예측한 궤적을 정확히 재현하지 못합니다. 그 차이는 성장 중 또는 성장 후의 에너지를 최소화하기 위해 TD 변환의 결과로 설명될 것이다(예를 들어, 성장 온도에서 실온으로의 온도 감소). 도 8b 는 Si 상의 유착된 Ge 에피층에서의 변형률의 시뮬레이션을 나타낸다. 인장 변형은 Ge와 Si 사이의 열팽창 계수의 불일치로 인해 Si 상의 Ge 층에서 유도된다. 시뮬레이션은 반원통형 공극의 상단에서 변형률 축적이 발생하고 반원통형 공극의 지하층에서 변형률 완화가 발생한다는 것을 나타내며, 이는 TD가 변형되도록 동기를 부여합니다.

반면에, 도 8c 는 TEM 시편을 준비하는 동안 생성 지점이 제거될 것이지만, 공극의 상부에서 결함 발생을 보여준다. 도 8c 의 결함은 직선에 가깝지만, 결함과 (001) 평면 사이의 각도(≈78.3°)는 {111} 평면(54.7°)의 각도와 일치하지 않는다.

도 8d에 나타낸 전자 회절 패턴은 도 8c의 결함 부근에서 얻어졌다. 줄무늬 빛이 없다는 것은 2D 구조가 없어야 한다는 것을 나타냅니다(즉, 결함이 전위임). 이전 보고서 28,29,30,31,37 에서 2D 결함이 형성되어 전자 회절 패턴에서 선명한 줄무늬 빛을 보여 주었으며, 이는 현재 연구에서 관찰된 것과 반대입니다. 관찰 결과(2D 결함 없음)는 공극과 자유 표면이 Si 상의 Ge 방출 변형에 기여하거나 인접한 SEG Ge 층 사이의 결정 방향 오배를 유발한다는 예측을 뒷받침합니다. 이는SiO2 마스크(38) 상의 공극을 갖는 유착된 SEG Ge 층에서 2D 결함의 형성이 방지된다는 것을 간략하게 시사하는 이전 보고서와 일치한다.

그림 10c에 표시된 TD 생성에는 변형률 분포와 SEG Ge 층 사이의 잘못된 방향이라는 두 가지 후보가 있습니다. Si 상의 에피택셜 Ge에서, Ge와 Si39 사이의 열팽창 계수의 불일치로 인해 Ge에서 인장 변형이 유도된다. 그림 8b에 표시된 시뮬레이션 결과는 위에서 언급한 바와 같이 공극 상단에 인장 변형률(~0.5%)이 축적되었음을 나타냅니다. 공극 상부에서의 이러한 변형률 축적은 도 8c에 도시된 TD 생성을 초래할 수 있다. 또 다른 후보인 SEG Ge 층 간의 방향 미분은 SEG Ge 층 28,29,30,31,37의 합체를 보여주는 이전 보고서에서 관찰된 바와 같이 2D 결함을 생성하는 것으로 가정되었습니다. 그러나, 본 연구에서, 2D 결함의 생성은 이전 보고서(38)에서 간략하게 언급된 바와 같이 보이드의 존재로 인해 억제될 것이지만, 불완전한 억제로 인해 TD 생성이 초래된다. 방향 감각 미스로 인한 탈구에 대한 보다 자세한 논의는 개략도와 함께 뒷부분에서 설명될 것이다(그림 12).

그림 9a 및 그림 9b는 동일한 기판 상에서 각각 성장된 유착된 Ge 층(W윈도우 = 0.82μm, W마스크 = 0.68μm) 및 블랭킷 Ge 층의 명시야 평면도 TEM 이미지를 보여줍니다. 평면도 TEM 관찰을 위해 TEM 시편은 2.4.3 단계에서 설명한 대로 Ge 층의 상단 200nm 영역을 사용하여 형성되었으며 그림 9 상단의 개략도 단면에 빨간색 점선 사각형으로 표시됩니다. SiO2 마스크 스트라이프는 도 9a에서 유착된 Ge에 대해 [110] 방향으로 정렬된다. 도 9a에 도시된 평면도 TEM 이미지는 6 μm x 8 μm 영역에 대해 촬영되었다. 이 TEM 이미지에는 5쌍의 SiO2 마스크와 Si 윈도우 영역이 있지만 TEM 이미지에서는SiO2 마스크와 Si 윈도우 위의 영역을 구별할 수 없습니다. 이는 관찰 된 영역 (상단 200 nm)이 반원통형 공극이있는 곳 (하단 150 nm)보다 훨씬 높기 때문입니다.

도 9a 및 도 9b로부터 얻어진 TDD는 각각 4.8 x 10 7/cm2 및 8.8 x 107/cm2인 것으로 나타났다. 그림 7d에서 볼 수 있듯이 EPD 측정은 유착된 Ge 층(W윈도우 = 0.82μm 및 W마스크 = 0.68μm)의 TDD가 4 x 10 7cm-2임을 보여줍니다. 따라서, 도 9a의 TDD는 도 7에 도시된 EPD와 양호한 일치를 나타낸다. 또한 EPD 측정이나 TEM 관찰 모두 TDD 재증가를 나타내지 않으며, 이는 SEG Ge 층이 합쳐질 때 자주 나타납니다(즉, TD 생성으로 인한 TDD 재증가(그림 8b)는 TDD 재증가가 현재 TDD 범위(107/cm2 정도)에서 무시할 수 없을 정도로 억제됨).

그림 9a에서와 같이 유착된 Ge에서 4μm x 4μm의 TD가 없는 영역이 실현된다는 점에 유의해야 합니다. 그림 9b의 블랭킷 Ge는 비교적 균일한 분포를 갖는 TD를 나타내지만, 합체된 Ge는 높은 TDD 영역과 낮은 TDD 영역을 갖는다. TD 분포의 이러한 차이는 유착된 Ge에서 추가 TDD 감소가 달성될 수 있음을 시사합니다. 도 9a에서 관찰되는 바와 같이, 4 μm x 4 μm 영역에서의 1 TD는 6.25 x 106/cm2의 TDD에 대응한다.

유착된 Ge(그림 9a)와 블랭킷 Ge(그림 9b)를 비교하면 유착된 Ge의 결함 라인 길이가 블랭킷 Ge의 결함 라인 길이보다 길다는 것이 분명합니다. 유착된 Ge에는 일반적으로 1μm 길이의 결함선이 있으며 [110] 방향으로 정렬됩니다. 참고로, 상기 [110] 방향은SiO2 줄무늬의 길이 방향이다. 이러한 긴 결함 라인에 대한 두 가지 가능한 설명이 있다: (i) 2D 결함이 관찰되고 (ii) 전위가 [110] 방향으로 기울어진다. 그러나 2D 결함은 관찰된 긴 결함의 너비 때문에 즉시 거부됩니다(즉, {111} 평면의 2D 결함은 더 넓은 결함 선을 보여야 함). 기하학적으로 {111} 평면의 2D 결함은 TEM 시편의 두께(200nm)와 (001) 평면이 있는 {111}의 각도(54.7°)를 고려하여 140nm 너비의 결함 선을 보여야 합니다. 평면도 TEM 이미지는 결함선의 너비가 10-20nm로 140nm보다 훨씬 좁다는 것을 보여줍니다. 따라서, 긴 선으로 표시된 결함은 (ii) [110] 방향으로 기울어진 전위에 기인해야 한다. 간단한 기하학적 계산은 경사 전위와 (001) 평면 사이의 각도를 제공합니다 : tan-1 (200 nm / 1 μm) = 11.3 °. 그림 8b에 표시된 바와 같이, 블랭킷 Ge의 TD는 성장 후 어닐링이 수행되지 않으면 기판에 거의 수직으로 향하는 경향이 있으며, 평면도 TEM 이미지에서 작은 검은색 점을 보여줍니다.

기울어진 TD에 대한 보다 상세한 분석을 위해, 도 10과 같이 TDD가 높은 작은 영역을 임의로 관찰한다. TEM 시편은 위의 평면도 TEM 관찰과 동일하게 유착된 Ge 층의 상단 200nm에서 준비되었습니다.

그림 10a와 그림 10b는 동일한 영역에서 촬영한 암시야(그림 12a의 경우 g = [220], 그림 12b의 경우 [Equation]) 평면도 TEM 이미지를 보여줍니다. 도 12에서, 4 μm x 4 μm 영역에서 4개의 경사 전위가 관찰되었다. 도 10b는 회절 벡터 g = []일 때 하나의 기울어진 전위(적색 원으로 된 전위)가 사라지는 것을 보여주며, 이는 버거 벡터가 적색 원 전위에 대해 [110] 또는 [EquationEquation]로 결정됨을 나타낸다. 결함선이 [110] 방향에 있기 때문에, 전위는 나사 전위인 것으로 판명된다. 다른 세 개의 기울어진 전위(녹색 원으로 된 전위)는 회절 벡터 g가 선택되더라도 사라지지 않았기 때문에 혼합 전위에 기인합니다.

유착된 Ge 층에서 TD의 기울기에 대한 두 가지 가능한 설명이 있습니다: (i) [110] 방향의 Ge 성장 및 (ii) SEG Ge 층이 합쳐질 때의 결함 생성.

[110] 방향의 Ge 성장

도 11은 평면도가 아닌 SEG 표면으로부터 편평한 에피택셜층을 형성하기 위한 평면 SEM 이미지 및 성장 과정을 모식도로서 나타낸 것이다. EB 리소그래피 및 습식 화학 에칭에 의해 형성된 SiO2 스트라이프 패턴의 가장자리 기복을 반영하여, 유착은 우선적으로 일부 지점에서 시작된 다음SiO2 마스크 위의 [110] 및 [Equation] 방향으로 진행됩니다. 도 11b 및 도 11c는 SEG Ge 층이 부분적으로 합쳐졌을 때의 조감도 및 (Equation) 단면도를 개략적으로 나타낸다. 성장 창에서 생성된 TD는 그림 3과 같이 보이드 위에 나타나며, TD는 이미지 힘으로 인해 [110] 또는 [Equation] 방향으로 전파되기 시작합니다. 이로 인해 TD가 [110] 방향으로 기울어집니다(그림 9a에서와 같이). 그림 11c의 빨간색 실선은 위의 모델에 따라 [110] 방향으로 구부러진 TD를 나타내며, 이는 그림 9a 및 그림 10에서 관찰된 기울어진 TD의 존재를 정성적으로 설명합니다.

이 메카니즘은 에지 및 스크류 TD 모두를 설명할 수 있으며, Ge/Si 인터페이스(40)에서 생성된 TD의 버거 벡터를 고려한다. Ge가 Si 기판 상에서 성장함에 따라, 변형을 해제하기 위해 에지 부적합 전위(MD)가 형성되고, MD는 [110] 또는 [Equation] 방향으로 정렬된다. MD는 스레딩 세그먼트(즉, TD)를 형성하고, [110] 방향(MD110)으로 정렬된 MD에서 유래한 TD에 대한 Burgers 벡터는 a/2[] 또는 a/2[EquationEquation](a: 격자 상수)입니다. 반면에 Burgers 벡터는 [] 방향(Equation 21)으로 정렬된 MD에서 시작된 TD에 대해 a/2[110] 또는 a/2[EquationEquation]입니다. MD(110)로부터의 TD가 [110] 방향으로 기울어져 있는 경우, 평면도 TEM 관측은 TD를 에지 전위로서 보여준다. 유사하게, TD가 Equation 21 [110] 방향으로 기울어질 때, 이들은 나사 전위로 관찰된다.

SEG Ge 층이 합쳐질 때 결함 발생

그림 12는 SEG Ge 층이 작은 회전(즉, 방향 미정)으로 합쳐질 때 결함 생성을 설명하는 개략도를 보여줍니다. 그림 12에 개략적으로 설명된 바와 같이, 방향 미정은 유착 인터페이스에서 에지/스크류/혼합 전위를 생성해야 합니다. 도 12에서, [110] 방향의 두 SEG Ge 층 사이의 잘못된 배향은 세 가지 유형의 회전으로 분해된다. 도 12a 내지 도 12c는 각각 [110]축, [001]축 및 [Equation]축을 중심으로 한 회전을 나타낸다.

그림 12의 합체는 엄격하게 에피택셜 Ge 층(Ge(001))과 배향 불량이 있는 인접한 SEG Ge 층(m-Ge) 사이에서 발생하는 것으로 가정합니다. [110] 축(도 12a)을 중심으로 회전하면, 점선으로 표시된 경계에서 [110] 방향에 평행한 에지 전위가 생성된다. 유사하게, 도 12b에서와 같이, [001] 방향에 평행한 에지 전위는 [001] 축을 중심으로 한 회전의 결과로서 생성된다. 한편, 도 12c에 도시된 []축을 중심으로 한 회전은 나사 전위 네트워크(41)를 나타내는 Si(001) 표면의 직접 접합의 경우와 유사하게 b=[Equation110] 및 b=[001]의 전위로 구성되는 나사 전위 네트워크를 생성한다. 그림 10에서 관찰된 나사 TD는 [Equation] 축을 중심으로 한 회전의 잘못된 방향이 있는 합체에 기인할 수 있습니다. [110]축을 중심으로 한 회전(그림 12a)과 [Equation]축을 중심으로 한 회전(그림 12c)의 조합은 그림 12에 표시된 혼합 TD를 설명할 수 있습니다. 도 9b에 도시된 혼합 전위는 또한 [001]축을 중심으로 한 회전(도 12b)과 [Equation]축을 중심으로 한 회전(도 12c)의 조합에 의해서도 설명된다.

오방향 변환으로 인한 전위가 1 x 107/cm2의 밀도에서 발생한다고 가정하면, [Equation]축을 중심으로 한 평균 회전 각도는 0.034°42로 추정된다. 추정치와 비교하여, 우리는 이미 마이크로 빔 X선 회절 관찰을 사용하여 100arcsec(= 0.028°) 동안 선 모양의 SEG Ge 층에서 배향의 변동이 있다고 보고했습니다43. 보고된 배향 및 추정된 회전 각도의 변동은 양호한 일치를 보여주며, 이는 잘못된 방향에 기반한 TD 생성 메커니즘을 지원합니다.

Figure 1
그림 1: Si(001) 기판의 선 및 공간 모양 및 4mm 정사각형 SEG 마스크의 개략도. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 2
그림 2: UHV-CVD 기계의 부품 사진; 가스 캐비닛, 공정 챔버, 로드 잠금 챔버 및 작동 컴퓨터. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 3
그림 3: (a) 둥근 모양의 SEG 원점, 구경 비율 = 0.8, (b) 둥근 모양의 SEG 원점, 구경 비율 = 0.1, (c) {113}면 SEG 원점, 조리개 비율 = 0.8, (d) {113}면 SEG 원점, 조리개 비율 = 0.1에서 4개의 TD의 계산된 궤적. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 4
그림 4: 유착 Ge에서 계산된 TDD는 {113}면 SEG Ge(파란색 선)와 둥근 모양의 SEG Ge(빨간색 선)에서 유래했습니다. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 5
그림 5: 유착/비유착 Ge 층의 분포 맵 및 SEM 이미지. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 6
그림 6: (a) 10nm 두께의 Si 0.3Ge 0.7 경계층으로 700°C에서 성장한 유착된 Ge(W 윈도우 = 0.66μm, W마스크 = 0.84μm)의 단면 HAADF STEM 이미지 및 (b) (a)에 표시된 조건에 해당하는 개략도. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 7
그림 7: (a) 700°C에서 성장한 1.15μm 두께의 유착 Ge(W 윈도우 = 0.66μm 및 W 마스크 = 0.44μm), (b) 650°C에서 성장한 2.67μm 두께의 유착 Ge(W 윈도우 = 0.86μm 및 W 마스크 = 0.34μm) 및 (c) 700°C에서 성장한 1.89μm 두께의 블랭킷 Ge에 대한 EPD를 측정하기 위한 일반적인 AFM 이미지, 및 (d)의 EPD 측정 결과 요약. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오.

Figure 8
그림 8:(110) 단면 (a) STEM 및 (b) 유착된 Ge 층의 TEM 이미지(W 윈도우 = 0.66μm 및 W마스크 = 0.44μm), (c) (b)에 표시된 결함 근처에서 얻은 전자 회절 패턴 및 (d) 유착된 Ge의 변형률 분포에 대한 유한 요소법 시뮬레이션 결과. 그림 9(a), (c) 및 (d)는 20에서 수정되었습니다. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오. 

Figure 9
그림 9: (a) 유착된 Ge 층(W 윈도우 = 0.82μm, W마스크 = 0.68μm) 및 (b) 블랭킷 Ge 층의 명시야 평면도 TEM 이미지. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오. 

Figure 10
그림 10: (a) [220] 및 (b) []의 g 벡터를 갖는 높은 TDD 작은 영역의 평면도 TEM 이미지. Equation 이 수치는 20에서 수정되었습니다. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오. 

Figure 11
그림 11: (a) 평면도 SEM 이미지, (b) 조감도 개략도 이미지, (c)Equation 부분적으로 합쳐진 SEG Ge의 단면 개략도. 이 수치는 20에서 수정되었습니다. 이 비디오를 다운로드하려면 여기를 클릭하십시오.

Figure 12
그림 12: SEG Ge 층이 (a) [110], (b) [001] 및 (c) [] 방향을 중심으로 결정 회전으로 합쳐질 때 결함 생성의 개략도.Equation 이 수치는 20에서 수정되었습니다. 이 그림의 더 큰 버전을 보려면 여기를 클릭하십시오. 

메서드 TDD 달성 (cm-2) 온도(°C) 버퍼 층 두께
열 어닐링 2e7 ≈900 °C ≈100 나노미터
(저온 버퍼)
SiGe 등급 버퍼 1e6 성장 온도 (600-700 °C) 2–3 μm
예술 1e6 성장 온도 (600-700 °C) 500–1000 나노미터
Si 기둥 씨앗 1e5 ≈800 °C ≈5 마이크로미터
이 작품 4e7 성장 온도
(700 °C)		 ≈150 나노미터

표 1: 기존/제시된 TDD 감소 방법에 대한 광자 장치 적용을 고려하여 달성된 TDD 및 단점에 대한 요약.

보충 그림 1: Si 상의 에피택셜 Ge에서 TDD를 감소시키기 위해 널리 사용되는 4가지 일반적인 방법: (a) 열 어닐링, (b) SiGe 등급 버퍼, (c) 종횡비 트래핑(ART) 및 (d) Si 필라 시드. 이 그림을 다운로드하려면 여기를 클릭하십시오.

보충 비디오 1: 둥근 모양의 SEG Ge에서 이미지 힘으로 인해 구부러진 TD의 개략도.  이 비디오를 다운로드하려면 여기를 클릭하십시오.

Subscription Required. Please recommend JoVE to your librarian.

Discussion

본 연구에서, 4 x 107/cm2 의 TDD를 실험적으로 나타내었다. 추가 TDD 감소를 위해 프로토콜 내에는 주로 SEG 마스크 준비 및 에피택셜 Ge 성장의 2가지 중요한 단계가 있습니다.

그림 4에 표시된 모델은 APR, W창 / (W창 + W마스크)가 0.1만큼 작을 때 유착 된 Ge에서 TDD가 107 / cm2보다 낮게 감소 될 수 있음을 나타냅니다. TDD를 추가로 줄이려면 APR이 더 작은 SEG 마스크를 준비해야 합니다. 단계 2.1.2에서 언급한 바와 같이, W윈도우 및 W마스크의 최소값은 각각 0.5 μm 및 0.3 μm이며, 이는 채용된 EB 리소그래피 시스템에서의 분해능에 의해 제한된다. APR을 감소시키는 한 가지 간단한 방법은 리소그래피 및 에칭 공정을 수정하는 것입니다(예: 다른 포토레지스트 사용, 더 나은 리소그래피 시스템 사용, 더 얕은 BHF 에칭으로 더 얇은SiO2 층 사용 등). 성숙한 리소그래피 및 에칭 공정은 100nm보다 좁은 SEG 마스크를 가능하게 합니다. 본 연구에서, 평평한 상부 표면을 갖는 유착된 Ge는 W마스크≤1 μm를 얻었다. 따라서 100nm의 W윈도우와 900nm의 W마스크(APR = 0.1)는 현재 성장 조건에서 평평한 상단 표면을 가진 유착된 Ge를 제공합니다.

또한 SEG 마스크 준비를 수정하면 SEG 마스크의 가장자리 기복이 줄어들어 Ge SEG 레이어 사이의 방향 잘못 전환이 억제됩니다. SEG Ge 층이 합쳐질 때 TD 생성(그림 11)은 SEG 마스크 준비의 변형으로 인해 억제됩니다.

계산 결과(그림 3)에서 알 수 있듯이 TDD를 감소시키기 위해서는 SiO2 상의 Ge 성장 억제가 필요합니다. SiO2 상의 Ge 성장의 억제는 Ge 성장 단계의 변형(즉, 성장 온도의 상승, SEG 마스크의 회전,H2 가스의 도입 및 GeH4 가스의 압력 감소(44,45))에 의해 야기된다.

본 연구에서 제안/검증된 TDD 환원 방법은 Ge 광자 소자에 대한 적용 측면에서 기존 방법보다 우수하다(즉, TDD는 열 어닐링이나 두꺼운 버퍼층 없이 감소됨). 최대 공정 온도는 성장 온도인 700°C이고, 공극의 높이는 ≈150nm였다. 기존 방법과 비교하여 최대 온도는 어닐링 온도(일반적으로 900°C)7보다 낮고 공극의 높이는 SiGe 등급 버퍼 층(일반적으로 수 μm)보다 얕습니다.10, ART용SiO2 트렌치(일반적으로 0.5-1μm)13 및 Si 기둥(일반적으로 ≈5μm)18의 Ge 성장을 위한 버퍼층. 기존/제시된 방법의 비교는 표 1에 요약되어 있습니다.

일반적인 Ge 광자 장치(≈100μm2)의 풋프린트를 고려할 때, TDD가 106/cm2보다 낮고 TD < 1/장치가 최종 목표가 될 것입니다. 이 방법에 대한 TDD의 이론적 한계는 0이므로 106/cm2보다 낮은 TDD는 잠재적으로 달성 가능합니다. 목표를 향해 보다 최적화된 리소그래피 및 에칭을 조사할 것입니다.

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

저자는 공개 할 것이 없습니다.

Acknowledgments

이 작업은 일본 문부과학성(MEXT)의 일본 과학 진흥회(JSPS) KAKENHI(17J10044)의 재정 지원을 받았습니다. 제조 공정은 일본 문부과학성의 "나노기술 플랫폼"(프로젝트 번호 12024046)의 지원을 받았습니다. 저자는 TEM 관찰에 도움을 준 도쿄 대학의 K. Yamashita 씨와 S. Hirata 씨에게 감사의 뜻을 전합니다.

Materials

Name Company Catalog Number Comments
AFM SII NanoTechnology SPI-3800N
BHF DAIKIN BHF-63U
CAD design AUTODESK AutoCAD 2013 Software
CH3COOH Kanto-Kagaku Acetic Acid for Electronics
CVD Canon ANELVA I-2100 SRE
Developer ZEON ZED
Developer rinse ZEON ZMD
EB writer ADVANTEST F5112+VD01
Furnace Koyo Thermo System KTF-050N-PA
HF, 0.5 % Kanto-Kagaku 0.5 % HF
HF, 50 % Kanto-Kagaku 50 % HF
HNO3, 61 % Kanto-Kagaku HNO3 1.38 for Electronics
I2 Kanto-Kagaku Iodine 100g
Photoresist ZEON ZEP520A
Photoresist remover Tokyo Ohka Hakuri-104
Surfactant Tokyo Ohka OAP
TEM JEOL JEM-2010HC

DOWNLOAD MATERIALS LIST

References

  1. Giovane, L. M., Luan, H. C., Agarwal, A. M., Kimerling, L. C. Correlation between leakage current density and threading dislocation density in SiGe p-i-n diodes grown on relaxed graded buffer layers. Applied Physics Letters. 78 (4), 541-543 (2001).
  2. Wang, J., Lee, S. Ge-photodetectors for Si-based optoelectronic integration. Sensors. 11, 696-718 (2011).
  3. Ishikawa, Y., Saito, S. Ge-on-Si photonic devices for photonic-electronic integration on a Si platform. IEICE Electronics Express. 11 (24), 1-17 (2014).
  4. Cai, Y. Materials science and design for germanium monolithic light source on silicon, Ph.D. dissertation. , Dept. Mater. Sci. Eng., Massachusetts Inst. Technol. Cambridge, MA, USA. (2009).
  5. Wada, K., Kimerling, L. C. Photonics and Electronics with Germanium. , Wiley. Hoboken, NJ, USA. 294 (2015).
  6. Higashitarumizu, N., Ishikawa, Y. Enhanced direct-gap light emission from Si-capped n+-Ge epitaxial layers on Si after post-growth rapid cyclic annealing: Impact of non-radiative interface recombination toward Ge/Si double heterostructure lasers. Optics Express. 25 (18), 21286-21300 (2017).
  7. Luan, H. C., et al. High-quality Ge epilayers on Si with low threading-dislocation densities. Applied Physics. Letters. 75 (19), 2909-2911 (1999).
  8. Nayfeha, A., Chui, C. O., Saraswat, K. C. Effects of hydrogen annealing on heteroepitaxial-Ge layers on Si: Surface roughness and electrical quality. Applied Physics Letters. 85 (14), 2815-2817 (2004).
  9. Choi, D., Ge, Y., Harris, J. S., Cagnon, J., Stemmer, S. Low surface roughness and threading dislocation density Ge growth on Si (001). Journal of Crystal Growth. 310 (18), 4273-4279 (2008).
  10. Currie, M. T., Samavedam, S. B., Langdo, T. A., Leitz, C. W., Fitzgerald, E. A. Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing. Applied Physics Letters. 72 (14), 1718-1720 (1998).
  11. Liu, J. L., Tong, S., Luo, Y. H., Wan, J., Wang, K. L. High-quality Ge films on Si substrates using Sb surfactant-mediated graded SiGe buffers. Applied Physics Letters. 79 (21), 3431-3433 (2001).
  12. Yoon, T. S., Liu, J., Noori, A. M., Goorsky, M. S., Xie, Y. H. Surface roughness and dislocation distribution in compositionally graded relaxed SiGe buffer layer with inserted-strained Si layers. Applied Physics Letters. 87 (1), 012014 (2005).
  13. Langdo, T. A., Leitz, C. W., Currie, M. T., Fitzgerald, E. A., Lochtefeld, A., Antoniadis, D. A. High quality Ge on Si by epitaxial necking. Applied Physics Letters. 76 (25), 3700-3702 (2000).
  14. Park, J. S., Bai, J., Curtin, M., Adekore, B., Carroll, M., Lochtefeld, A. Defect reduction of selective Ge epitaxy in trenches on Si(001) substrates using aspect ratio trapping. Applied Physics Letters. 90 (5), 052113 (2007).
  15. Fiorenza, J. G., et al. Aspect ratio trapping: A unique technology for integrating Ge and III-Vs with silicon CMOS. ECS Transactions. 33 (6), 963-976 (2010).
  16. Salvalaglio, M., et al. Engineered Coalescence by Annealing 3D Ge Microstructures into High-Quality Suspended Layers on Si. Applied Materials & Interfaces. 7 (34), 19219-19225 (2015).
  17. Bergamaschini, R., et al. Self-aligned Ge and SiGe three-dimensional epitaxy on dense Si pillar arrays. Surface Science Reports. 68 (3), 390-417 (2013).
  18. Isa, F., et al. Highly Mismatched, Dislocation-Free SiGe/Si Heterostructures. Advanced Materials. 28 (5), 884-888 (2016).
  19. Yako, M., Ishikawa, Y., Wada, K. Coalescence induced dislocation reduction in selectively grown lattice-mismatched heteroepitaxy: Theoretical prediction and experimental verification. Journal of Applied Physics. 123 (18), 185304 (2018).
  20. Yako, M., Ishikawa, Y., Abe, E., Wada, K. Defects and Their Reduction in Ge Selective Epitaxy and Coalescence Layer on Si With Semicylindrical Voids on SiO2 Masks. IEEE Journal of Selected Topics in Quantum Electronics. 24 (6), 8201007 (2018).
  21. Park, J. S., Bai, J., Curtin, M., Carroll, M., Lochtefeld, A. Facet formation and lateral overgrowth of selective Ge epitaxy on SiO2-patterned Si(001) substrates. Journal of Vacuum Science & Technology B. 26 (1), 117-121 (2008).
  22. Bai, J., et al. Study of the defect elimination mechanisms in aspect ratio t.rapping Ge growth. Applied Physics Letters. 90 (10), 101902 (2007).
  23. Montalenti, F., et al. Dislocation-Free SiGe/Si Heterostructures. Crystals. 8 (6), 257 (2018).
  24. Zhang, H. L. Calculation of shuffle 60° dislocation width and Peierls barrier and stress for semiconductors silicon and germanium. European Physical Journal B. 81 (2), 179-183 (2011).
  25. Kim, M., Olubuyide, O. O., Yoon, J. U., Hoyt, J. L. Selective Epitaxial Growth of Ge-on-Si for Photodiode Applications. ECS Transactions. 16 (10), 837-847 (2008).
  26. Yako, M., Kawai, N. J., Mizuno, Y., Wada, K. The kinetics of Ge lateral overgrowth on SiO2. Proceedings of MRS Fall Meeting. , (2015).
  27. Kamino, T., Yaguchi, T., Hashimoto, T., Ohnishi, T., Umemura, K. A FIB Micro-Sampling Technique and a Site Specific TEM Specimen Preparation Method. Introduction to Focused Ion Beams. , Springer. Boston, MA. (2005).
  28. Park, J. S., et al. Low-defect-density Ge epitaxy on Si(001) using aspect ratio trapping and epitaxial lateral overgrowth. Electrochemical and Solid-State Letters. 12 (4), H142-H144 (2009).
  29. Li, Q., Jiang, Y. B., Xu, H., Hersee, S., Han, S. M. Heteroepitaxy of high-quality Ge on Si by nanoscale Ge seeds grown through a thin layer of SiO2. Applied Physics Letters. 85 (11), 1928-1930 (2004).
  30. Halbwax, M., et al. Epitaxial growth of Ge on a thin SiO2 layer by ultrahigh vacuum chemical vapor deposition. Journal of Crystal Growth. 308 (1), 26-29 (2007).
  31. Leonhardt, D., Ghosh, S., Han, S. M. Origin and removal of stacking faults in Ge islands nucleated on Si within nanoscale openings in SiO2. Journal of Applied Physics. 10 (7), 073516 (2011).
  32. Takada, Y., Osaka, J., Ishikawa, Y., Wada, K. Effect of Mesa Shape on Threading Dislocation Density in Ge Epitaxial Layers on Si after Post-Growth Annealing. Japanese Journal of Applied Physics. 49 (4S), 04DG23 (2010).
  33. Ishikawa, Y., Wada, K. Germanium for silicon photonics. Thin Solid Films. 518 (6), S83-S87 (2010).
  34. Nagatomo, S., Ishikawa, Y., Hoshino, S. Near-infrared laser annealing of Ge layers epitaxially grown on Si for high-performance photonic devices. Journal of Vacuum Science & Technology B. 35 (5), 051206 (2017).
  35. Ayers, J. E., Schowalter, L. J., Ghandhi, S. K. Post-growth thermal annealing of GaAs on Si(001) grown by organometallic vapor phase epitaxy. Journal of Crystal Growth. 125 (1), 329-335 (1992).
  36. Wang, G., et al. A model of threading dislocation density in strain-relaxed Ge and GaAs epitaxial films on Si (100). Applied Physics Letters. 94 (10), 102115 (2009).
  37. Leonhardt, D., Ghosh, S., Han, S. M. Defects in Ge epitaxy in trench patterned SiO2 on Si and Ge substrates. Journal of Crystal Growth. 335 (1), 62-65 (2011).
  38. Sammak, A., Boer, W. B., Nanver, L. K. Ge-on-Si: Single-crystal selective epitaxial growth in a CVD reactor. ECS Transactions. 50 (9), 507-512 (2012).
  39. Ishikawa, Y., Wada, K., Cannon, D. D., Liu, J., Luan, H. C., Kimerling, L. C. Strain-induced band gap shrinkage in Ge grown on Si substrate. Applied Physics Letters. 82 (13), 2044-2046 (2003).
  40. Bolkhovityanov, Y. B., Gutakovskii, A. K., Deryabin, A. S., Sokolov, L. V. Edge Misfit Dislocations in GexSi1–x/Si(001) (x~1) Heterostructures: Role of Buffer GeySi1–y (y < x) Interlayer in Their Formation. Physics of the Solid State. 53 (9), 1791-1797 (2011).
  41. Bourret, A. How to control the self-organization of nanoparticles by bonded thin layers. Surface Science. 432 (1), 37-53 (1999).
  42. Hirth, J. P., Lothe, J. Grain boundaries. Theory of Dislocations, 2nd ed. 19, Wiley. New York, NY, USA. 697-750 (1982).
  43. Mizuno, Y., Yako, M., Luan, N. M., Wada, K. Strain tuning of Ge bandgap by selective epigrowth for electro-absorption modulators. Proceedings of SPIE Photonics West, San Francisco, CA, USA. 9367, 1-6 (2015).
  44. Nam, J. H., et al. Lateral overgrowth of germanium for monolithic integration of germanium-on-insulator on silicon. Journal of Crystal Growth. 416 (15), 21-27 (2015).
  45. Fitch, J. T. Selectivity Mechanisms in Low Pressure Selective Epitaxial Silicon Growth. Journal of The Electrochemical Society. 141 (4), 1046-1055 (1994).
  46. Ye, H., Yu, J. Germanium epitaxy on silicon. Science and Technology of Advanced Materials. 15 (2), 1-9 (2014).

Tags

공학 제 161 호 실리콘 포토닉스 게르마늄 Ge 결정 성장 선택적 에피 택셜 성장 스레딩 전위 밀도 이미지 힘 이론적 계산 화학 기상 증착 CVD 투과 전자 현미경 TEM
실리콘에 반원통형 공극이 있는 게르마늄 에피택셜 층의 전위 감소에 대한 이론적 계산 및 실험적 검증
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Yako, M., Ishikawa, Y., Abe, E.,… More

Yako, M., Ishikawa, Y., Abe, E., Wada, K. Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon. J. Vis. Exp. (161), e58897, doi:10.3791/58897 (2020).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter