Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
JoVE Journal Engineering
Click here for the English version

Engineering

Silikon Üzerinde Yarı Silindirik Boşluklu Germanyum Epitaksiyel Tabakalarında Çıkığın Azaltılması için Teorik Hesaplama ve Deneysel Doğrulama

Published: July 17, 2020 doi: 10.3791/58897
Automatic Translation
1, 2, 1, 1,3
1Department of Materials Engineering, The University of Tokyo, 2Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology, 3Department of Materials Science and Engineering, Massachusetts Institute of Technology

Summary

Silikon üzerinde yarı silindirik boşluklar bulunan germanyum epitaksiyel tabakalarındaki diş açma çıkığı (TD) yoğunluğunun azaltılması için teorik hesaplama ve deneysel doğrulama önerilmiştir. TD'lerin ve yüzeyin görüntü kuvveti ile etkileşimine dayalı hesaplamalar, TD ölçümleri ve TD'lerin iletim elektron mikroskobu gözlemleri sunulmaktadır.

Abstract

Epitaksiyel germanyumda (Ge) silikon (Si) üzerindeki diş açma çıkığı yoğunluğunun (TDD) azaltılması, monolitik olarak entegre fotonik devrelerin gerçekleştirilmesinde en önemli zorluklardan biri olmuştur. Bu yazıda TDD'nin azaltılması için yeni bir modelin teorik hesaplama ve deneysel doğrulama yöntemleri açıklanmaktadır. Teorik hesaplama yöntemi, TD'lerin ve seçici epitaksiyel büyümenin (SEG) düzlemsel olmayan büyüme yüzeylerinin çıkık görüntü kuvveti açısından etkileşimine dayanan diş açma çıkıklarının (TD'ler) bükülmesini tanımlar. Hesaplama, SiO2 maskelerindeki boşlukların varlığının TDD'yi azaltmaya yardımcı olduğunu ortaya koymaktadır. Deneysel doğrulama, ultra yüksek vakumlu kimyasal buhar biriktirme yöntemi ve aşındırma ve kesitsel iletim elektron mikroskobu (TEM) yoluyla yetiştirilen Ge'nin TD gözlemleri kullanılarak germanyum (Ge) SEG ile tanımlanır. TDD azalmasının, SiO2 SEG maskeleri ve büyüme sıcaklığı üzerinde yarı silindirik boşlukların varlığından kaynaklanacağı kuvvetle önerilmektedir. Deneysel doğrulama için, yarı silindirik boşluklara sahip epitaksiyel Ge katmanları, Ge katmanlarının SEG'si ve bunların birleşmesi sonucu oluşur. Deneysel olarak elde edilen TDD'ler, teorik modele dayanarak hesaplanan TDD'leri yeniden üretir. Kesitsel TEM gözlemleri, TD'lerin hem sonlandırılmasının hem de üretilmesinin yarı silindirik boşluklarda meydana geldiğini ortaya koymaktadır. Plan-view TEM gözlemleri, Ge'deki TD'lerin yarı silindirik boşluklarla benzersiz bir davranışını ortaya koymaktadır (yani, TD'ler SEG maskelerine ve Si substratına paralel olacak şekilde bükülmüştür).

Introduction

Epitaxial Ge on Si, Ge optik iletişim aralığında (1.3-1.6 μm) ışığı algılayabildiği / yayabildiği ve Si CMOS (tamamlayıcı metal oksit yarı iletken) işleme teknikleriyle uyumlu olduğu için aktif bir fotonik cihaz platformu olarak önemli ilgi görmüştür. Bununla birlikte, Ge ve Si arasındaki kafes uyumsuzluğu% 4.2 kadar büyük olduğundan, Si üzerindeki Ge epitaksiyel katmanlarında ~ 109 /cm2 yoğunlukta diş açma çıkıkları (TD'ler) oluşur. Ge fotonik cihazlarının performansları TD'ler tarafından bozulur, çünkü TD'ler Ge fotodetektörlerinde (PD'ler) ve modülatörlerde (MOD'lar) taşıyıcı üretim merkezleri olarak ve lazer diyotlarda (LD'ler) taşıyıcı rekombinasyon merkezleri olarak çalışır. Buna karşılık, PD'lerde ve MOD'larda ters kaçak akımı (Jsızıntısı) 1,2,3'te ve LD'lerde 4,5,6'da eşik akımını (J th) artıracaklardı.

Ge on Si'de TD yoğunluğunu (TDD) azaltmak için çeşitli girişimlerde bulunulduğu bildirilmiştir (Ek Şekil 1). Termal tavlama, TDD'lerin hareketini uyararak TDD'nin tipik olarak 2 x 107/cm2'ye düşürülmesine yol açar. Dezavantajı, Si ve Ge'nin olası birbirine karışması ve fosfor 7,8,9 gibi Ge'deki katkı maddelerinin dışarı difüzyonudur (Ek Şekil 1a). SiGe derecelendirilmiş tampon tabakası 10,11,12, kritik kalınlıkları arttırır ve TDD'nin tipik olarak 2 x 10 6/cm2'ye düşürülmesine yol açan TD'lerin oluşumunu bastırır. Buradaki dezavantaj, kalın tamponun Ge cihazları ve altındaki Si dalga kılavuzları arasındaki ışık bağlantısı verimliliğini azaltmasıdır (Ek Şekil 1b). En boy oranı yakalama (ART)13,14,15, seçici bir epitaksiyel büyüme (SEG) yöntemidir ve tank avcılarını kalın SiO2 siperlerinin yan duvarlarında, tipik olarak <1 x 10 6/cm2'ye yakalayarak TD'leri azaltır. ART yöntemi, Si'nin çok üzerinde bulunan ve aynı dezavantaja sahip olan SiO 2 maskeleri üzerinde Ge'deki TDD'yi azaltmak için kalın bir SiO2 maskesi kullanır (Ek Şekil 1b, 1c). Si sütun tohumlarında Ge büyümesi ve16,17,18 tavlama, ART yöntemine benzer, yüksek en boy oranı ile TD yakalamayı sağlar Ge büyümesi, <1 x 105 /cm2'ye. Bununla birlikte, Ge birleşmesi için yüksek sıcaklıkta tavlama, Ek Şekil 1a-c'de (Ek Şekil 1d) aynı dezavantajlara sahiptir.

Yukarıda belirtilen yöntemlerin dezavantajlarından arındırılmış olan Si üzerinde düşük TDD Ge epitaksiyel büyümesi elde etmek için, SEG Ge büyümesinde şimdiye kadar bildirilen aşağıdaki iki temel gözleme dayanarak birleşmeye bağlı TDD indirgemesi19,20 önerdik 7,15,21,22,23 : 1) TD'ler büyüme yüzeylerine normal olacak şekilde bükülür (kesitsel iletim elektron mikroskobu (TEM) tarafından gözlenir) ve 2) SEG Ge katmanlarının birleşmesi, SiO2 maskeleri üzerinde yarı silindirik boşlukların oluşmasına neden olur.

TD'lerin büyüme yüzeyinden gelen görüntü kuvveti nedeniyle büküldüğünü varsaydık. Ge on Si durumunda, görüntü kuvveti, serbest yüzeylerden 1 nm uzaklıktaki vida çıkıkları ve kenar çıkıkları için sırasıyla 19 GPa ve 1,86 GPa kesme gerilmeleriüretir. Hesaplanan kayma gerilimleri, Ge24'te 60° çıkıklar için bildirilen 0,5 GPa'lık Peierls geriliminden önemli ölçüde daha büyüktür. Hesaplama, Ge SEG katmanlarında TDD azalmasını nicel olarak öngörmektedir ve SEG Ge büyümesi19 ile iyi bir uyum içindedir. TD'lerin TEM gözlemleri, Si20'de sunulan SEG Ge büyümesindeki TD davranışlarını anlamak için gerçekleştirilir. Görüntü kuvveti kaynaklı TDD indirgemesi, herhangi bir termal tavlama veya kalın tampon katmanından arındırılmıştır ve bu nedenle fotonik cihaz uygulaması için daha uygundur.

Bu makalede, önerilen TDD indirgeme yönteminde kullanılan teorik hesaplama ve deneysel doğrulama için özel yöntemler açıklanmaktadır.

Subscription Required. Please recommend JoVE to your librarian.

Protocol

1. Teorik hesaplama prosedürü

  1. TD'lerin yörüngelerini hesaplayın. Hesaplamada, SEG maskelerinin TDD indirgemesi üzerindeki ART etkisini göz ardı edecek kadar ince olduğunu varsayalım.
    1. Büyüme yüzeylerini belirleyin ve bunları denklem (ler) ile ifade edin. Örneğin, Ek Video 1a ve Eq. (1)'de gösterildiği gibi, bir SEG Ge katmanının yuvarlak şekilli bir kesitinin zaman evrimini, zaman evrimi parametresi n = i, SEG Ge yükseklikleri (h i) ve SEG Ge yarıçapları (ri) ile ifade edin:
      Equation 4
    2. Büyüme yüzeylerinde rastgele bir konum için normal yönleri belirleyin. Yuvarlak şekilli kesit SEG Ge için, (x i, yi) Equation 7adresindeki normal çizgiyi, Ek Video 1b'de kırmızı çizgi olarak gösterildiği gibi tanımlayın. Ardından, aşağıdaki eşzamanlı denklemleri çözerek TD'nin kenarını (x i+1 , y i+1) noktasından (x i, yi) elde edin:
      Equation 10
    3. Ek Video 1c'de gösterildiği gibi TD neslinin konumuna (x0, 0) bağlı olarak bir TD'nin yörüngesini hesaplayın. Başka bir deyişle, keyfi bir TD için bir yörünge, yukarıda açıklanan yöntemle hesaplanabilir.
    4. TD'lerin alt yüzeye nüfuz ettiğini ve TDD'nin azalmasına katkıda bulunduğunu varsayarak TDD'yi hesaplayın (yani, SEG Ge katmanlarının birleştiği noktanın altındaki TD'ler yarı silindirik boşluklar tarafından hapsedilir ve asla üst yüzeyde görünmez).

2. Deneysel doğrulama prosedürü

  1. SEG maskesi hazırlama
    1. SEG maskelerinin imalatı öncesinde bir tasarım dosyası hazırlayarak Ge büyüme alanlarını tanımlayın. Bu çalışmada, ticari yazılım (örneğin, AutoCAD) kullanarak [110] yönüne hizalanmış çizgi ve boşluk desenleri ve 4 mm genişliğinde kare şeklindeki Si pencere alanları hazırlayın.
    2. Yazılımı kullanarak SEG maskelerinin (özellikle Wpenceresi ve Wmaskesi) tasarımını belirleyin. Wpenceresi pencere genişliğidir (Si tohum genişliği) ve Wmaskesi SiO2 maske genişliğidir, böylece SEG Ge katmanları bitişik olanlarla birleşebilir. Dikdörtgen veya çok çizgili dosya → yapısını aç'ı tıklatarak dikdörtgenler çizerek Wpenceresini → Wmaskesini belirleyin.
      NOT: Dikdörtgenlerin genişliği Wpenceresine dönüşür ve dikdörtgenlerin aralığı Wmaskesine dönüşür. Bu çalışmada, Wpenceresi ve Wmaskesinin minimum değerleri sırasıyla 0,5 μm ve 0,3 μm'dir ve bunlar kullanılan EB litografi sistemindeki çözünürlükle sınırlıdır.
    3. Referans olarak, battaniye alanları olarak kabul edilen D genişliğinde 4 mm kare şeklindeki Si pencere alanları çizin. Kare şeklindeki Si penceresini çizmek için dikdörtgen veya çok çizgili dosya → yapısını aç seçeneğini → . Çizgi ve boşluk desenlerini ve 4 mm kare battaniye alanını hazırlamak için Şekil 1'de gösterilen şemaları kullanın.
    4. B katkılı p-Si (001) substratlarını 1-100 Ω∙cm dirençle hazırlayın. Bu çalışmada, 4 inçlik Si substratları kullanın. Substrat yüzeylerini gerektiğinde Piranha çözeltisi (20 mL% 30 H 2 O2 ve 80 mL%96H2S04 karışımı) ile temizleyin.
    5. Bir tüp fırının kapağını açın ve Si substratlarını bir cam çubuk kullanarak fırına yükleyin. Bu çalışmada, bir seferde 10 Si substratını oksitleyin.
    6. Gaz vanasını açarak N2 gazını fırına üflemeye başlayın. Ardından, valfi kontrol ederek gaz akış hızını 0,5 L / m'ye ayarlayın.
    7. Programı değiştirerek tavlama sıcaklığını ayarlayın. Bu çalışmada, "desen adımı (mod 2)" kullanın ve işlem sıcaklığını 900 ° C'ye ayarlayın. Ardından, çalıştırmak → işlevi iterek programı çalıştırın.
    8. Sıcaklık 900 ° C'ye ulaştığında, kuru N2 valfini kapatın, kuru O2 valfini açın (O2 akışı = 1 L / m) ve 2 saat saklayın.
      NOT: 2.1.9-2.1.16 arasındaki adımları sarı bir odada gerçekleştirin.
    9. Oksitlenmiş Si substratlarını bir spin kaplayıcı kullanarak bir yüzey aktif madde (OAP) ile kaplayın ve daha sonra bir ocak plakasında 90 s boyunca 110 ° C'de pişirin.
    10. Yüzey aktif madde kaplamasından sonra, Si substratlarını bir spin kaplayıcı kullanarak bir fotodirençle (örneğin, ZEP520A) kaplayın ve ardından bir ocak plakası üzerinde 5 dakika boyunca 180 ° C'de pişirin.
    11. Si substratlarını yüzey aktif madde ile yükleyin ve fotodirenci bir elektron ışını (EB) yazıcısına yükleyin.
    12. EB yazıcıdaki tasarım dosyasını (adım 2.1.2'de hazırlanmıştır) okuyun ve bir işlem dosyası (WEC dosyası) oluşturun. WEC dosyasında doz miktarını 120 μC/cm2 olarak ayarlayın. Alt tabaka yüklemesi bittiğinde, tek pozlama düğmesine tıklayarak EB pozlaması gerçekleştirin.
    13. Pozlama bittiğinde gofret taşı → boşalt'ı tıklatarak alt tabakayı EB yazıcıdan boşaltın.
    14. Bir taslak odasında bir fotodirenç geliştiricisi (ZED) ve geliştirici (ZMD) için bir durulama hazırlayın. Maruz kalan Si substratlarını oda sıcaklığında 60 s boyunca geliştiriciye batırın.
    15. Si substratlarını geliştiriciden çıkarın ve ardından substratıN2 gazı ile kurulayın.
    16. Geliştirilen Si substratlarını, 90 s boyunca 110 ° C'de pişirmek için bir ocak üzerine koyun.
    17. EB'ye maruz kalma ve geliştirme sonucunda havaya maruz kalan SiO2 katmanlarının bir kısmını çıkarmak için Si substratlarını 1 dakika boyunca tamponlanmış bir hidroflorik aside (BHF-63SE) batırın.
    18. Fotodirenci, 15 dakika boyunca organik bir fotodirenç sökücüye (örneğin, Hakuri-104) batırarak Si substratlarından çıkarın.
    19. Pencere bölgelerindeki ince doğal oksidi çıkarmak ancak SiO2 maskelerini korumak için Si substratlarını% 0,5 seyreltilmiş hidroflorik aside 4 dakika batırın. Daha sonra Ge'yi büyütmek için ultra yüksek vakumlu kimyasal buhar biriktirme (UHV-CVD) odasına yükleyin. Şekil 2'de mevcut çalışmada kullanılan UHV-CVD sistemi görülmektedir.
  2. Epitaksiyel Ge büyümesi
    1. Si substratını SEG maskeleriyle (adım 2.1'deki gibi imal edilmiştir) bir yük kilidi odasına yükleyin.
    2. Çalışma bilgisayarında gösterilen Tarif sekmesinde arabellek/ana büyüme sıcaklığını ayarlayın. Ge'nin ana büyümesinin sürelerini belirleyin, böylece SEG Ge katmanları bitişik olanlarla birleşir. Ana büyüme sürelerine karar vermek için, düzlem içi / yanal yöndeki büyümeyi belirleyen {113} düzlemde Ge'nin büyüme oranını göz önünde bulundurun26. Bu çalışmada, ana büyüme sürelerini sırasıyla 650 °C ve 700 °C için 270 dakika ve 150 dakika olarak ayarlayın.
    3. Ana pencerede başlat'a tıklayın ve ardından Si substratı otomatik olarak büyüme odasına aktarılır.
      NOT: Epitaksiyel Ge büyümesi protokolü (adım 2.2.4-2.2.7) otomatik olarak işlenir.
    4. Yüklü Si substratı üzerinde düşük sıcaklıkta (≈380 °C) Ge tamponunu büyütün. Kaynak gaz olarak Ar'da% 9 oranında seyreltilmiş GeH 4 kullanın ve tampon büyümesi sırasında GeH4'ün kısmi basıncını 0,5 Pa boyunca tutun.
    5. Ge ana katmanını yüksek bir sıcaklıkta büyütün. Ana büyüme sırasında GeH4'ün kısmi basıncını 0.8 Pa için tutun. Bu çalışmada, SEG Ge'yi yuvarlak şekilli bir kesit ve {113} yönlü bir kesit 25 ile karşılaştırmak için ana büyüme sıcaklığı için650 ve 700 ° C'lik iki farklı sıcaklık kullanın.
      NOT: (001) düzleminde Ge'nin büyüme hızı, sıcaklıktan bağımsız olarak 11,7 nm/dak idi.
    6. SEG Ge'nin evrimini ve birleşmesini görselleştirmek için, başka bir Si substratı üzerine 10-nm-kalınlığında Si0.3Ge0.7 sınır katmanlarının periyodik olarak yerleştirilmesiyle Ge büyümesini gerçekleştirin. Si0.3Ge0.7 katmanları Si2H6 ve GeH4 gazları kullanılarak oluşturulmuştur. Si 0.3 Ge 0.7 katmanlı büyüme sırasında, Si2H6 gazının kısmi basıncını 0.02 Pa'ya ve GeH4 gazının kısmi basıncını0.8Pa'ya ayarlayın.
    7. Si substratı otomatik olarak büyüme odasından yük kilit odasına aktarıldığından, yük kilit odasını havalandırın ve Si substratını manuel olarak boşaltın.
  3. Aşınma çukuru yoğunluğu (EPD) ölçümleri
    1. Ultrasonik temizleme makinesi kullanarak 67 mL CH 3 COOH'da32mg I2'yi çözün.
    2. I2 çözünmüş CH 3 COOH, 20 mL HNO3ve 10 mL HF'yi karıştırın.
    3. Ge-grown Si substratlarını, kazınmış çukurlar oluşturmak için CH3 COOH / HNO3 / HF / I2 çözeltisine 5-7 s için batırın.
    4. Kazınmış çukurların başarıyla oluşturulduğundan emin olmak için kazınmış Ge yüzeylerini optik mikroskopla (tipik olarak 100x) gözlemleyin.
    5. Kazınmış çukurları saymak için bir atomik kuvvet mikroskobu (AFM) kullanın. Kazınmış Ge örneğini bir AFM aşamasına yerleştirin ve ardından otomatik yaklaşıma tıklayarak proba yaklaşın.
    6. AFM ile entegre edilmiş optik bir mikroskop kullanarak gözlem alanına karar verin ve beş farklı 10 μm x 10 μm alanı tarayın. Genlik sönümleme faktörü otomatik olarak belirlenir.
  4. TEM gözlemleri
    1. Odaklanmış bir Ge iyon ışını (FIB mikro örnekleme yöntemi)27 kullanarak birleşik/battaniye Ge katmanlarından TEM örneklerini alın.
    2. TEM numunelerini Ar iyonları kullanarak bir iyon öğütme sisteminde cilalayın. Bu çalışmada, kesitsel gözlemler için TEM örneklerini [110] yönünde 150-500 nm ve plan-görünüm gözlemleri için [001] yönünde 200 nm olacak şekilde inceltmiştir.
    3. Plan görünümlü TEM örnekleri için, Ge katmanlarının üst yüzeylerini amorf katmanlarla koruyun ve ardından Ge katmanlarının alt (alt tabaka) tarafından aşağı doğru inceltin.
    4. 200 kV'luk bir ivme voltajı altında TEM gözlemleri yapın. Kalın (500 nm) TEM örneklerini gözlemlemek için kesitsel parlak alan taramalı TEM (STEM) gözlemleri gerçekleştirin.
    5. Si0,3 Ge 0,7sınır katmanlarına sahip birleşik bir Ge için,200 kV'luk bir ivme voltajı altında kesitsel yüksek açılı dairesel karanlık alan (HAADF) STEM gözlemleri gerçekleştirin.

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

Teorik Hesaplama

Şekil 3, 6 tür birleşik Ge katmanındaki TD'lerin hesaplanan yörüngelerini göstermektedir: burada, diyafram açıklığı oranını (APR) Wpenceresi / (Wpenceresi + Wmaskesi) olarak tanımlıyoruz. Şekil 3a , yuvarlak şekilli bir SEG orijinli birleşmiş APR = 0.8 Ge'sini göstermektedir. Burada 2/6 tank avcısı tuzağa düşürülür. Şekil 3b , {113} yönlü SEG orijinli birleşmiş bir APR = 0.8 Ge'sini göstermektedir. Burada 0/6 tank avcısı tuzağa düşürülür. Şekil 3c, yuvarlak şekilli bir SEG orijinli birleşmiş APR = 0.1 Ge'sini göstermektedir. Burada 5/6 tank avcısı tuzağa düşürülür. Şekil 3d , {113} yönlü SEG orijinli birleşik bir APR Ge = 0.1'i göstermektedir. Burada 6/6 tank avcısı tuzağa düşürülür. Şekil 3e, Ge'nin SiO2 maskelerinde büyümesi durumunda, yuvarlak şekilli bir SEG orijinli birleşmiş APR = 0.1 Ge'sini göstermektedir. Burada 0/6 tank avcısı tuzağa düşürülür. Şekil 3f , Ge'nin SiO2 maskelerinde büyümesi durumunda, {113} yönlü bir SEG orijininin birleşmiş APR = 0.1 Ge'sini göstermektedir. Burada 0/6 tank avcısı tuzağa düşürülür.

(x 0, 0)'da oluşturulan 6 tank avcısının yörüngeleri, burada x 0 = 0,04, 0,1, 0,2, 0,4, 0,6 ve 0,8 kez Wpencere/2, her şekilde kırmızı çizgiler olarak gösterilir. Bu iki SEG Ge katmanının birleşme noktalarının üzerinde bulunan tank avcıları üst yüzeye doğru yukarı doğru yayılırken, noktaların altındaki tank avcıları SiO2 maskesi üzerindeki boş yüzeyde kalmak için aşağı doğru yayılır.

Şekil 3a-3d'de, SEG Ge'nin SiO2'de büyümediği varsayılmaktadır. Bu nedenle, {113} yönlü SEG Ge'nin yan duvarlarının, SiO2 maskeli alana dokunmamak için yuvarlak şekilli olduğu varsayılmaktadır. Yuvarlak şekilli SEG ve daha sonra birleştirilmiş Ge'nin, TDD'yi 0.8'lik bir APR'de azaltmak için {113} yönlü vakadan daha etkili olduğu, {113} yönlü ve daha sonra birleştirilmiş Ge'nin, 0.1'lik bir APR'de yuvarlak şekilli bir APR'den daha etkili olduğu açıkça gösterilmiştir. Bu "geçiş", SEG tepesinin yakınında {113} fasetlerin varlığına atfedilir: {113} fasetler, yuvarlak şekilli yüzeylerden ziyade [001] yönünden daha fazla sapmıştır.

Şekil 3e ve Şekil 3f, Ge'nin SiO 2 üzerinde çekirdeklenmediğini, ancak daha önce bildirilen Ge birleşme 13,15,22,28,29,30,31'de yaygın olarak bildirilen SiO 2 maskesi ile ıslanmayı gösterdiğini varsayarsak, 0,1'lik bir diyafram oranında birleşmiş Ge'yi göstermektedir. Şekil 3e ve Şekil 3f'de gösterildiği gibi, iki SEG arasında yarı silindirik boşluk yoktur ve bu nedenle yüzeyde TD sıkışmaz.

Şekil 4, birleştirilmiş Ge'de hesaplanan TDD'leri göstermektedir. Şekil 4'te, kırmızı çizgi yuvarlak şekilli SEG Ge'den kaynaklanan birleştirilmiş Ge'de hesaplanan TDD'leri ve mavi çizgi, {113} yönlü SEG Ge'den kaynaklanan birleştirilmiş Ge'de hesaplanan TDD'leri göstermektedir. Ge on Si'deki TD'ler, Ge ve Si arasındaki kafes uyumsuzluğundan kaynaklandığından, TD üretiminin yalnızca Ge ve Si arasındaki arayüzlerde gerçekleştiği varsayılmaktadır. Başka bir deyişle, TDD APR ile azaltılmalıdır.

APR 0.11'den büyük olduğunda, yuvarlak şekilli SEG Ge, {113} fasetli olandan daha etkilidir (Şekil 3a ve Şekil 3b). Öte yandan, APR 0.11'den küçük olduğunda, {113} yönlü SEG Ge, yuvarlak şekilli olandan daha etkili hale gelir (Şekil 3c ve Şekil 3d). Şekil 3'te olduğu gibi, bu tür bir geçiş, SEG tepesinin yakınında {113} fasetlerin varlığına atfedilir (x 0≈ 0). Şekil 3e ve Şekil 3f'nin Şekil 4'teki siyah çizgiye karşılık geldiğini, TDD'nin APR'nin azaltılmasından azalmasını gösterdiğini, ancak birleşmeye karşılık gelmediğini unutmayın (yani, SiO2 ile SEG Ge ıslatmasının TDD azalmasına karşı olumsuz bir etkisi vardır).

Deneysel Doğrulama

Şekil 5, birleşmenin gerçekleşip gerçekleşmediğini gösteren tipik kesitsel taramalı elektron mikroskobu (SEM) görüntülerini (Şekil 5b-5d, 5f) ve dağılım haritalarını (Şekil 5a, 5e) göstermektedir. Şekil 5b-5d, 5f, birleştirilmemiş SEG Ge katmanlarının kesitsel SEM görüntülerini göstermektedir (Şekil 5b, 700 °C'de yetiştirilmiş; Şekil 5f, 650 °C'de yetiştirilmiş), SEG Ge katmanlarını düz olmayan bir üst yüzeyle birleştirmiş (Şekil 5c, 700 °C'de büyümüş) ve SEG Ge katmanlarını düz bir üst yüzeyle birleştirmiştir (Şekil 5d; 700 °C'de yetiştirilmiştir). Şekil 5b ve Şekil 5d'de gösterilen SEM görüntüleri, Pt koruma katmanlarının birikmesinden sonra odaklanmış bir iyon ışını ile parlatılır. Birleşme, W penceresi ve Wmaskesi mevcut büyüme koşulları için 1 μm'den küçük olduğunda meydana gelir. W maskesi 1 μm veya daha büyük olan SEGmaskeleri, yanal yön26'daki az miktarda Ge büyümesi nedeniyle Ge'nin birleşmesini önler. W penceresi 2 μm veya daha büyük olan SEG maskeleri, Wpenceresi 1 μm'den küçük olduğunda birleşme gerçekleşmesine rağmen, Ge'nin birleşmesini de önler. Bunun nedeni, Ge'nin SiO2 üzerindeki yanal büyüme hızının Wpenceresi30'a bağlı olmasıdır. Maske ve pencere deseni bağımlılığı Şekil 7a (700 °C) ve Şekil 7e'de (650 °C) özetlenmiştir.

Birleştirilmemiş SEG Ge katmanları karşılaştırıldığında (Şekil 4b ve Şekil 4f), 700 °C'de yetişen SEG Ge tabakasının yuvarlak şekilli bir kesite, 650 °C'de büyüyen SEG Ge tabakasının ise {113} yönlü bir kesiti olduğu açıkça gösterilmiştir. Şekil 5b'de olduğu gibi, 700 ° C'deki büyüme, SiO 2'de Ge büyümesi olmadan yuvarlak şekilli bir SEG Ge'yi gösterir (yani, SiO2 maskesi ile ıslanma olmaz). Bu nedenle, büyüme Şekil 3a ve Şekil 3c gibi ilerler. Öte yandan, Şekil 5f'de olduğu gibi, 650 ° C'de {113} yönlü bir SEG Ge ortaya çıkar. Ge'nin SiO2 maskesiyle ıslanma göstermesi kuvvetle düşündürücüdür. Buna karşılık, kenar yuvarlak şekillidir (yani, ıslanmaz). Bu nedenle, 650 ° C'deki büyüme Şekil 3b (ıslanma yok) ile Şekil 3f (mükemmel ıslanma) arasındadır. Bu, TDD indirgemesinin Şekil 3b ile Şekil 3f arasında olması gerektiğini gösterir. Şekil 6'da gösterilen teorik sonuçlar göz önüne alındığında, SEG Ge kesitlerindeki bu farklılıklar, birleştirilmiş Ge katmanlarındaki TDD'leri güçlü bir şekilde etkilemelidir.

SiO2'deki ıslanma büyümesindeki fark aşağıdaki gibi anlaşılabilir. Ge ve SiO2 (θ) arasındaki temas açısı Young denklemi ile belirlenir:

 Equation 12

Burada, SiO2, γ Ge ve γint γ, sırasıyla SiO 2 yüzey serbest enerjisi, Ge yüzey serbest enerjisi ve Ge / SiO2 ara yüzey serbest enerjisidir. SEG Ge yanaklarının açısı, Ge büyümesi ilerledikçe daha da büyür. SEG Ge yanağının açısı θ temas açısına ulaştığında, SEG Ge'nin dikey ([001]) veya yanal ([Equation]) yönde büyümesi gerekir. 650 ° C büyüme durumunda, dikey büyüme {113} fasetlerle ciddi şekilde sınırlıdır ve bu nedenle SEG Ge, yanal yönde büyümeyi tercih eder (yani, ıslatıcı büyüme). Islatma Ge ve SiO2 arayüzünde çıkıklara neden olabilse de, sonunda yarı silindirik boşluk yüzeyinde sonlandırılacaktır. 700 ° C büyüme durumunda, Ge dikey yönde büyüyebilir ve temas açısı, daha büyük bir γ int nedeniyle 650 ° C'den daha büyüktür. 650 ° C yetiştirilen Ge'nin SiO2 üzerinde ıslanma göstermesinin ve 700 ° C yetiştirilen Ge'nin göstermemesinin nedeni budur.

Birleşmeden sonra Ge için, kesitsel yapı büyüme sıcaklığından etkilenmez: 650 ° C'de büyüyen birleşik Ge katmanları ve 700 ° C'de yetiştirilenler kesitsel SEM gözlemleriyle ayırt edilemez.

Üretilen desenler için Wpencere değerlerinin daha büyük olduğunu ve Wmaske değerlerinin tasarlananlardan daha küçük olduğunu unutmayın, çünkü maskeyi imal etmek için izotropik bir ıslak aşındırma işlemi kullanılmıştır. Wpencere ve Wmaskesinin gerçek değerleri, Ge büyümesinden sonra kesitsel SEM gözlemleri ile elde edildi.

Buna ek olarak, SiO2 katmanları maskesinin kalınlığı, kesitsel SEM gözlemlerine ve spektroskopik elipsomtry ölçümlerine göre 30 nm idi. Bu kadar ince SiO2 katmanları, Şekil 3 ve Şekil 4'te açıklanan TDD indirgemesini incelemek için kullanıldı ve epitaksiyel boyunlanmanın ART üzerindeki etkisini ortadan kaldırdı. Bu çalışmada, en boy oranları 0.05'ten düşüktür, bu da epitaksiyel boyun eğmenin ART üzerindeki etkisini göz ardı edecek kadar küçüktür.

Şekil 6a, Si 0,3 Ge0,7 sınır katmanlarına sahip bir SEG için kesitsel bir HAADF STEM'i göstermektedir ve Şekil 6a'nın şematik bir çizimi Şekil 6b'de gösterilmiştir (Wpenceresi = 0,66 μm, Wmaskesi =0,84μm). Si0.3Ge0.7 sınır katmanları, 700 ° C'de büyüme sırasında yüzey şekillerini açıkça göstermektedir. STEM görüntüsü, yuvarlak şekilli SEG'den birleşmeden sonra oluşan düz bir epitaksiyal tabakaya kadar her büyüme adımının Ge yüzeylerini göstermektedir. Birleşmeden hemen sonra büyüme oranı, birleşmiş alanlarda güçlü bir şekilde artar. Bu hızlı büyüme muhtemelen Ge epilayer'ı tarafından indüklenir ve enerjik olarak stabilize olmak için yüzey alanını en aza indirir.

Saf Ge SEG'in aksine, Si0.3Ge0.7 sınır katmanlarına sahip sunulan Ge SEG, SiO2 maskeleriyle ıslanmayı göstermektedir (Şekil 8a). Islatmadaki fark belki de Si0.3Ge0.7 sınır katmanlarının yerleştirilmesinden kaynaklanmaktadır, bunların çekirdeklenmesi Ge'ninki muhtemel olmayan SiO2 katmanları üzerinde geliştirilmiştir.

EPD ölçümleri için düz üst birleşik Ge (Şekil 5a ve Şekil 5e'deki mavi dairesel alanlar) kullanılır. Ge katmanları ortalama 200 nm kazındı. Gravürden sonraki tipik AFM görüntüleri, 700 °C'de yetiştirilen 1,15-μm kalınlığında birleştirilmiş Ge (W pencere = 0,66 μm ve Wmaskesi = 0,44 μm) ve 650 °C'de yetiştirilen 2,67-μm kalınlığında birleştirilmiş Ge (Wpencere = 0,66 μm ve Wmaske = 0,34 μm) için çekilen Şekil 7a ve Şekil 7b'de gösterilmiştir. Referans olarak, 700 °C'de yetiştirilen 1.89-μm kalınlığındaki battaniye Ge'nin görüntüsü Şekil 7c'de gösterilmiştir. AFM görüntülerindeki koyu noktalar, tank avcılarının varlığını gösteren kazınmış çukurlardır. Şekil 7a-7c'deki EPD değerleri sırasıyla 7.0 x 10 7/cm2, 7.9 x 10 7/cm2 ve 8.7 x 10 7/cm2 olarak elde edilmiştir. Önceki raporlarımız, bu aşındırma durumunda elde edilen EPD'lerin, plan-görünüm iletim elektron mikroskobu (TEM) 4,32,33,34 tarafından belirlenen TDD'lere eşit olduğunu göstermiştir. Battaniye Ge tabakasının ölçülen EPD'si (7.9 ± 0.8 x 10 7 / cm2), EPD'nin TDD'ye eşit olduğunu gösteren nispeten geniş bir alan olan 6 x 8 μm 2 (8.7 ±0.2 x 107 / cm2) ile plan görünümlü TEM gözleminden elde edilen TDD ile iyi bir şekilde uyuşmaktadır.

Deneysel olarak elde edilen TDD'leri hesaplamalarla karşılaştırmak için, kalınlığın TDD üzerindeki etkisini dikkate alın. TD'lerin çift imhası için artan şans nedeniyle Ge kalınlığı arttıkça TDD'nin azalması eğilimi vardır. Bu nedenle, birleşik Ge için gözlenen TDD'nin azalması, battaniye Ge'den daha ince, Şekil 3 ve Şekil 4'te açıklanan mekanizmaya atfedilmelidir (yani, deneysel olarak elde edilen TDD'leri Şekil 4'te hesaplananlarla karşılaştırmak için normalleştirilmiş TDD'yi hesaplamamız gerekir). Normalizasyondan önce, TDD'deki kalınlık ve büyüme sıcaklığı göz önünde bulundurularak,battaniye Ge (ρ battaniye) için TDD'nin düzeltilmesi yapıldı. Önceki raporlara benzer şekilde35,36, ρbattaniye [/cm2], UHV-CVD kullanılarak530-650 °C sıcaklık aralığında yetiştirilen Ge katmanları için yaklaşık olarak 2,52 x 10 13 x [d (nm)]-1,57 olarak ifade edilir. Burada d, battaniye Ge tabakasının kalınlığıdır. ρbattaniye [/cm2], 700 °C'de yetiştirilen Ge katmanları için azaltılır ve yaklaşık olarak 2,67 x 1012 x [d (nm)]-1,37 olarak ifade edilir.

Şekil 7d , normalleştirilmiş TDD'yi APR, Wpenceresi/(Wpenceresi + Wmaskesi) işlevi olarak göstermektedir. 650 °C'de yetiştirilen birleşik Ge'deki TDD'ler mavi üçgenler ve 700 °C'de yetiştirilenler kırmızı elmas olarak gösterilir. 650 ° C'deki SEG Ge, SiO2 maskesi ile bir miktar ıslanma gösterdiğinden, büyüme verileri siyah ve mavi çizgiler arasında kalmalıdır. 700 °C'de SEG Ge kırmızı çizgide olmalıdır. Deneysel sonuçlar, kesitsel şekle ve ıslanma koşullarına dayanan hesaplama ile iyi bir uyum içindedir.

Yukarıda açıklandığı gibi, TD'lerin davranışının, TD'ler üzerindeki büyüme yüzeylerinin görüntü kuvvetine dayanan model tarafından iyi açıklandığı sonucuna varılmıştır. TD'nin yüzeyle etkileşimini anlamak için, parlak alan kesitsel STEM'li TD'leri gözlemledik. Şekil 8a'da yarı silindirik bir boşluğun yüzeyinde bükülmüş ve sonlandırılmış bir kusur gözlenmiştir. TD'nin bu davranışı, Şekil 3'te gösterilen TD'lerin hesaplanmış yörüngelerine oldukça benzer. Bununla birlikte, TD'nin gözlemlenen yörüngesi, Şekil 3'te öngördüğümüzü tam olarak yeniden üretmez. Aradaki fark, büyüme sırasında veya sonrasında enerjisini en aza indirmek için bir TD dönüşümünün sonucu olarak açıklanacaktır (örneğin, büyüme sıcaklığından oda sıcaklığına sıcaklık düşüşü). Şekil 8b , Si üzerindeki birleşik Ge epikatmanındaki gerinimin bir simülasyonunu göstermektedir. Çekme gerinimi, Ge ve Si arasındaki termal genleşme katsayısının uyumsuzluğu nedeniyle Si üzerindeki Ge tabakasında indüklenir. Simülasyon, gerinim birikiminin yarı silindirik boşlukların tepesinde ve yarı silindirik boşlukların alt yüzey tabakasında gerinim gevşemesinin meydana geldiğini ve bunun da TD'leri dönüşmeye motive edeceğini göstermektedir.

Öte yandan, Şekil 8c , bir boşluğun tepesinde kusur oluşumunu göstermektedir, ancak üretim noktası TEM örneğinin hazırlanması sırasında çıkarılacaktır. Şekil 8c'deki kusur düz bir çizgiye yakındır, ancak kusur ile (001) düzlem (≈78.3°) arasındaki açı, {111} düzlemi (54.7°) için aynı fikirde değildir.

Şekil 8d'de gösterilen elektron kırınım paterni, Şekil 8c'deki kusurun yakınında elde edilmiştir. Çizgi ışığının yokluğu, 2B bir yapının olmaması gerektiğini gösterir (yani, kusur bir çıkıktır). Önceki raporlarda 28,29,30,31,37, elektron kırınım modellerinde net bir çizgi ışığı gösteren 2D kusurlar oluşmuştur, bu da mevcut çalışmada gözlemlenene karşıdır. Gözlem sonuçları (2D kusurların yokluğu), boşlukların ve serbest yüzeylerinin Si üzerindeki Ge'de salınıma katkıda bulunduğu veya bitişik SEG Ge katmanları arasındaki kristal yanlış yönelimlerine neden olduğu tahminini desteklemektedir. Bu, SiO 2 maskeleri38 üzerindeki boşluklarla birleştirilmiş SEG Ge katmanlarında2D kusurlarının oluşumunun önlendiğini kısaca öne süren önceki bir raporla tutarlıdır.

Şekil 10c'de gösterilen TD nesli için iki aday vardır: gerinim dağılımı ve SEG Ge katmanları arasındaki yanlış yönlendirme. Si üzerindeki epitaksiyel Ge'de, Ge ve Si39 arasındaki termal genleşme katsayısının uyumsuzluğu nedeniyle gerilme gerinimi Ge'de indüklenir. Şekil 8b'de gösterilen simülasyon sonucu, yukarıda belirtildiği gibi boşluğun tepesinde çekme geriniminin (~% 0,5) biriktiğini göstermektedir. Boşluk tepesinde bu tür bir gerinim birikimi, Şekil 8c'de gösterilen TD oluşumuna neden olabilir. Başka bir aday olan SEG Ge katmanları arasındaki yanlış yönelimin, SEG Ge katmanlarının 28,29,30,31,37 birleşmesini gösteren önceki raporlarda gözlemlendiği gibi 2D kusurlar ürettiği varsayılmaktadır. Bununla birlikte, bu çalışmada, önceki bir rapor38'de kısaca belirtildiği gibi boşlukların varlığı nedeniyle 2B kusurların oluşumu bastırılacak, ancak kusurlu bastırma nedeniyle TD üretimi ile sonuçlanacaktır. Yanlış yönlendirmeye bağlı çıkıklar için daha ayrıntılı tartışmalar daha sonraki bir bölümde şematik çizimlerle açıklanacaktır (Şekil 12).

Şekil 9a ve Şekil 9b, aynı substrat üzerinde yetiştirilen birleşik bir Ge katmanının (W penceresi = 0,82 μm, Wmaskesi = 0,68 μm) ve battaniye Ge katmanının parlak alan plan görünümlü TEM görüntülerini göstermektedir. Plan-görünüm TEM gözlemleri için, TEM örnekleri, adım 2.4.3'te açıklandığı gibi Ge katmanlarının üst 200 nm bölgeleri kullanılarak oluşturulmuştur ve Şekil 9'un üstündeki şematik kesitlerde kırmızı kesikli karelerle gösterilmiştir. SiO2 maske çizgileri, Şekil 9a'daki birleşik Ge için [110] yönüne hizalanmıştır. Şekil 9a'da gösterilen plan-view TEM görüntüsü 6 μm x 8 μm alan için çekilmiştir. Bu TEM görüntüsünde beş çift SiO 2 maskesi ve Si pencere alanı olmasına rağmen, SiO2 maskelerinin ve Si pencerelerinin üzerindeki alanlar TEM görüntüsünde ayırt edilemez. Bunun nedeni, gözlemlenen alanın (üst 200 nm) yarı silindirik boşlukların bulunduğu yerin çok üstünde olmasıdır (alt 150 nm).

Şekil 9a ve Şekil 9b'den elde edilen TDD'lerin sırasıyla 4.8 x 10 7/cm2 ve 8.8 x 107/cm2 olduğu bulunmuştur. Şekil 7d'de gösterildiği gibi, EPD ölçümleri birleşik Ge tabakasındaki TDD'nin (W penceresi = 0.82 μm ve Wmaskesi = 0.68 μm) 4 x 107 cm−2 olduğunu ortaya koymaktadır. Bu nedenle, Şekil 9a'daki TDD, Şekil 7'de gösterilen EPD ile iyi bir anlaşma göstermektedir. Ne EPD ölçümlerinin ne de TEM gözlemlerinin TDD yeniden artışını göstermemesi de dikkat çekicidir, bu da SEG Ge katmanları birleştiğinde sıklıkla gösterilir (yani, TD'lerin üretilmesi nedeniyle TDD yeniden artışı (Şekil 8b), TDD yeniden artışının mevcut TDD aralığında (107 /cm2 mertebesinde) göz ardı edilebileceği ölçüde bastırılır).

Birleştirilmiş Ge'de, Şekil 9a'da olduğu gibi, 4 μm x 4 μm kadar büyük TD'siz bir alanın gerçekleştirildiği belirtilmelidir. Şekil 9b'deki Ge battaniyesi nispeten düzgün bir dağılıma sahip TD'leri göstermesine rağmen, birleştirilmiş Ge'nin yüksek ve düşük TDD alanları vardır. TD dağılımındaki bu farklılıklar, birleşik Ge'de daha fazla TDD azalmasının sağlanabileceğini göstermektedir. Şekil 9a'da gözlenen 4 μm x 4 μm alandaki 1 TD, 6.25 x 106/cm2'lik TDD'ye karşılık gelir.

Birleşik Ge (Şekil 9a) ve battaniye Ge (Şekil 9b) karşılaştırıldığında, birleşmiş Ge'deki kusur çizgilerinin uzunluklarının battaniye Ge'dekilerden daha uzun olduğu açıktır. Birleşik Ge'de, tipik olarak 1-μm-uzunluğunda kusur çizgileri vardır ve bunlar [110] yönüne hizalanır. [110] yönünün SiO2 çizgilerinin uzunluk yönü olduğunu unutmayın. Bu kadar uzun kusur çizgileri için iki olası açıklama vardır: (i) 2D kusurlar gözlenir ve (ii) çıkıklar [110] yönünde eğimlidir. Bununla birlikte, gözlemlenen uzun kusurların genişlikleri nedeniyle 2D kusurlar derhal reddedilir (yani, {111} düzlemlerdeki 2D kusurlar daha geniş kusur çizgileri göstermelidir). Geometrik olarak, {111} düzlemlerdeki 2B kusurlar, TEM numunesinin kalınlığını (200 nm) ve (001) düzlemlerle (54.7 °) {111} açısını dikkate alarak 140 nm genişliğinde kusur çizgileri göstermelidir. Plan-view TEM görüntüsü, kusur çizgilerinin 140 nm'den çok daha dar olan 10-20 nm genişliğinde olduğunu göstermektedir. Bu nedenle, uzun çizgiler olarak gösterilen kusurlar, (ii) [110] yönünde eğimli çıkıklara atfedilmelidir. Basit bir geometrik hesaplama, eğimli çıkıklar ve (001) düzlemler arasındaki açıyı verir: tan−1 (200 nm / 1 μm) = 11.3 °. Şekil 8b'de gösterildiği gibi, Ge battaniyesindeki TD'lerin, büyüme sonrası tavlama yapılmazsa, plan görünümlü TEM görüntülerinde küçük siyah noktalar göstererek, alt tabakaya neredeyse dikey olarak yönlendirilme eğiliminde olduğunu unutmayın.

Eğimli tank avcılarının daha ayrıntılı analizi için, Şekil 10'da olduğu gibi yüksek TDD'li küçük bir alan keyfi olarak gözlemlenir. TEM örneği, yukarıdaki plan-görünüm TEM gözlemleriyle aynı, birleştirilmiş Ge tabakasının üst 200 nm'sinden hazırlanmıştır.

Şekil 10a ve Şekil 10b, aynı alanda çekilen karanlık alan (Şekil 12a için g = [220] ve Şekil 12b için [Equation]) plan görünümlü TEM görüntülerini göstermektedir. Şekil 12'de, 4 μm x 4 μm alanda dört eğimli çıkık gözlenmiştir. Şekil 10b, kırınım vektörü g = [] olduğunda eğimli bir çıkığın (kırmızı dairesel olan) kaybolduğunu ortaya koymaktadır, bu da Burgers vektörünün kırmızı daireli çıkık için [110] veya [EquationEquation] olarak belirlendiğini göstermektedir. Kusur çizgisi [110] yönünde olduğundan, çıkığın bir vida çıkığı olduğu tespit edilir. Diğer üç eğimli çıkık (yeşil dairesel olanlar) karışık çıkıklara atfedilir, çünkü g'nin seçildiği kırınım vektörü ne olursa olsun kaybolmazlar.

Birleşik Ge katmanlarındaki TD'lerin eğimi için iki olası açıklama vardır: (i) [110] yönünde Ge büyümesi ve (ii) SEG Ge katmanları birleştiğinde kusur oluşumu.

[110] yönünde ge büyümesi

Şekil 11, şematik bir film olarak düzlemsel olmayan bir SEG yüzeyinden düz bir epitaksiyel tabaka oluşturmak için plan-görünüm SEM görüntüsünü ve büyüme sürecini göstermektedir. EB litografisi ve ıslak kimyasal aşındırma ile oluşturulan SiO 2 şerit desenlerinin kenar dalgalanmasını yansıtan birleşme, tercihen bazı noktalarda başlar ve daha sonra SiO2 maskelerinin üzerindeki [110] ve [Equation] yönlerinde ilerler. Şekil 11b ve Şekil 11c, SEG Ge katmanları kısmen birleştirildiğinde kuş bakışı görünümü ve (Equation) kesitsel görünümü şematik olarak göstermektedir. Bir büyüme penceresinde oluşturulan bir TD, Şekil 3'te gösterildiği gibi boşluğun üzerinde görünür ve daha sonra TD'ler görüntü kuvveti nedeniyle [110] veya [Equation] yönünde yayılmaya başlar. Bu, [110] yönünde eğimli tank avcılarına yol açar (Şekil 9a'da olduğu gibi). Şekil 11c'deki kırmızı düz çizgi, yukarıdaki modele göre [110] yönünde bükülmüş bir TD göstermektedir, bu da Şekil 9a ve Şekil 10'da gözlemlenen eğimli TD'lerin varlığını nitel olarak açıklamaktadır.

Mekanizma, Ge/Si arayüzleri40'ta üretilen TD'lerin Burgers vektörlerini dikkate alarak hem kenar hem de vida TD'lerini açıklayabilir. Ge, bir Si substratı üzerinde yetiştirildikçe, gerinimi serbest bırakmak için kenar uyumsuz çıkıkları (MD'ler) oluşturulur ve MD'ler [110] veya [Equation] yönünde hizalanır. MD'ler diş açma segmentleri (yani TD'ler) oluşturur ve TD'ler için [110] yönünde (MD 110) hizalanmış MD'lerden kaynaklanan Burgers vektörleri a/2[] veya a/2[EquationEquation] (a: kafes sabiti) şeklindedir. Öte yandan, Burgers vektörleri, [] yönünde (Equation 21) hizalanmış MD'lerden kaynaklanan TD'ler için a/2[110] veya a/2[EquationEquation] 'dir. MD 110'daki tank avcılarının [110] yönüne eğimli olması durumunda, plan-view TEM gözlemleri TD'leri kenar çıkıkları olarak göstermektedir. Benzer şekilde, tank avcıları Equation 21 [110] yönüne eğimli olduğunda, vida çıkıkları olarak gözlenirler.

SEG Ge katmanları birleştiğinde kusur oluşumu

Şekil 12, SEG Ge katmanları küçük rotasyonla birleştiğinde (yani, yanlış yönlendirme) kusurların oluşumunu açıklayan şemaları göstermektedir. Şekil 12'de şematik olarak gösterildiği gibi, yanlış yönlendirme, birleşik arayüzde kenar/vida/karışık çıkıklar oluşturmalıdır. Şekil 12'de, [110] yönündeki iki SEG Ge katmanı arasındaki yanlış yönelim, üç tür rotasyona ayrıştırılmıştır. Şekil 12a-12c, sırasıyla [110] ekseni, [001] ekseni ve [Equation] ekseni etrafındaki dönüşü göstermektedir.

Şekil 12'deki birleşmenin, kesinlikle epitaksiyel bir Ge tabakası (Ge (001)) ile yanlış yönelimli (m-Ge) bitişik bir SEG Ge tabakası arasında meydana geldiği varsayılmaktadır. [110] ekseni etrafındaki dönüş (Şekil 12a), kesikli çizgi olarak belirtilen sınırdaki [110] yönüne paralel kenar çıkıklarının oluşmasına neden olur. Benzer şekilde, Şekil 12b'de olduğu gibi, [001] yönüne paralel kenar çıkıkları, [001] ekseni etrafındaki dönüşün bir sonucu olarak üretilir. Öte yandan, Şekil 12c'de gösterilen [] ekseni etrafındaki dönüş, vida çıkığı ağı41'i gösteren Si (001) yüzeylerinin doğrudan yapıştırılması durumuna benzer şekilde, b = [110] ve b = [Equation001] çıkıklarından oluşan bir vida çıkığı ağı oluşturur. Şekil 10'da gözlemlenen vida TD, [Equation] ekseni etrafında bir dönüşün yanlış yönlendirilmesiyle birleşmeye atfedilebilir. [110] ekseni (Şekil 12a) ve [Equation] ekseni (Şekil 12c) etrafındaki rotasyonların kombinasyonu, Şekil 12'de gösterilen karışık tank avcılarını açıklayabilir. Şekil 9b'de gösterilen karışık çıkık, [001] ekseni etrafındaki dönüşün (Şekil 12b) ve [] eksenindeki dönüşün (Şekil 12c) kombinasyonu ileEquation de açıklanmaktadır.

Yanlış yönlendirmeden kaynaklanan çıkıkların 1 x 107/cm2 yoğunlukta oluştuğunu varsayarsak, [Equation] ekseni etrafındaki ortalama dönüş açısının 0,034°42 olduğu tahmin edilmektedir. Tahminle karşılaştırıldığında, mikro ışın X-ışını kırınım gözlemlerini kullanan 100 yay saniyesi (= 0.028 °) için çizgi şeklindeki bir SEG Ge tabakasında oryantasyon dalgalanmaları olduğunu zaten bildirmiştik43. Bildirilen oryantasyon dalgalanmaları ve tahmini dönme açısı, yanlış yönlendirmelere dayanan TD üretim mekanizmasını destekleyen iyi bir anlaşma göstermektedir.

Figure 1
Şekil 1: Bir Si(001) substratı üzerindeki çizgi ve boşluk şeklindeki ve 4 mm kare SEG maskelerinin şematik çizimleri. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın.

Figure 2
Şekil 2: Bir UHV-CVD makinesinin parçaları için resimler; gaz dolabı, işlem odası, yük kilit odası ve işletim bilgisayarı. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın.

Figure 3
Şekil 3: (a) yuvarlak şekilli SEG orijinli, diyafram oranı = 0,8, (b) yuvarlak şekilli SEG orijinli, diyafram oranı = 0,1, (c) {113} yönlü SEG orijinli, diyafram oranı =0,8 ve (d) {113} yönlü SEG orijinli, diyafram oranı = 0,1'deki 4 tank avcısının hesaplanan yörüngeleri.

Figure 4
Şekil 4: Birleşik Ge'deki hesaplanan TDD'ler, {113} yönlü SEG Ge (mavi çizgi) ve yuvarlak şekilli SEG Ge'den (kırmızı çizgi) kaynaklanmıştır.

Figure 5
Şekil 5: Birleşmiş/birleştirilmemiş Ge katmanlarının dağılım haritaları ve SEM görüntüleri. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın.

Figure 6
Şekil 6: (a) 10 nm kalınlığında Si 0,3 Ge 0,7 sınır katmanları ile 700 °C'de yetiştirilen birleşik Ge'nin (W penceresi = 0,66 μm, W maskesi = 0,84 μm) kesitsel HAADF STEM görüntüsü ve (b) (a)'da gösterilen koşullara karşılık gelen şematik bir çizim.

Figure 7
Şekil 7: (a) 700 °C'de yetiştirilen 1,15-μm kalınlığında birleştirilmiş Ge (W pencere = 0,66 μm ve W maske = 0,44 μm), (b) 650 °C'de yetiştirilen 2,67-μm kalınlığında birleştirilmiş Ge (W pencere = 0,86 μm ve Wmaske = 0,34 μm) ve (c) 700 °C'de yetiştirilen 1,89-μm kalınlığında battaniye Ge için EPD'leri ölçmek için tipik AFM görüntüleri, ve EPD ölçüm sonuçlarının özeti (d) olarak belirlenmiştir. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın.

Figure 8
Şekil 8:(110) kesitsel (a) birleşmiş Ge katmanlarının kesitsel (a) STEM ve (b) TEM görüntüleri (W penceresi = 0.66 μm ve W maskesi = 0.44 μm), (c) (b)'de gösterilen kusurun yakınında elde edilen elektron kırınım paterni ve (d) birleştirilmiş Ge'deki gerinim dağılımının sonlu elemanlar yöntemi simülasyon sonucu. Şekil 9(a), (c) ve (d) 20'den değiştirilmiştir. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın. 

Figure 9
Şekil 9: (a) birleşik bir Ge katmanının (W penceresi = 0,82 μm, Wmaskesi = 0,68 μm) ve (b) bir battaniye Ge katmanının parlak alan plan-görünüm TEM görüntüleri. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın. 

Figure 10
Şekil 10: (a) [220] ve (b) [] g vektörlerine sahip yüksek TDD'li küçük bir alanın plan görünümlü TEM görüntüleri. Equation Bu rakam 20'den değiştirilmiştir. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın. 

Figure 11
Şekil 11: (a) Bir plan-görünüm SEM görüntüsü, (b) bir kuş gözü şematik görüntüsü ve (c) kısmen birleştirilmiş bir SEG Ge'nin kesitselEquation şematik görüntüsü. Bu rakam 20'den değiştirilmiştir. Bu videoyu indirmek için lütfen tıklayınız.

Figure 12
Şekil 12: SEG Ge katmanları (a) [110], (b) [001] ve (c) [] oryantasyonu etrafında kristal rotasyonla birleştiğinde hata oluşturma şemaları.Equation Bu rakam 20'den değiştirilmiştir. Bu şeklin daha büyük bir versiyonunu görüntülemek için lütfen buraya tıklayın. 

Yöntem Elde edilen TDD (cm-2) Sıcaklık (°C) Tampon tabakası kalınlığı
Termal tavlama 2e7 ≈900 °C ≈100 mil
(düşük sıcaklık tamponu)
SiGe derecelendirilmiş tampon 1e6 büyüme sıcaklığı (600–700 °C) 2–3 μm
SANAT 1e6 büyüme sıcaklığı (600–700 °C) 500–1000 nm
Si sütun tohumları 1e5 ≈800 °C ≈5 μm
Bu çalışma 4e7 büyüme sıcaklığı
(700 °C)		 ≈150 mil

Tablo 1: Konvansiyonel/sunulmuş TDD indirgeme yöntemleri için fotonik cihaz uygulaması açısından elde edilen TDD ve dezavantajların bir özeti.

Ek Şekil 1: Si üzerindeki epitaksiyel Ge'de TDD'yi azaltmak için yaygın olarak kullanılan dört tipik yöntem: (a) termal tavlama, (b) SiGe dereceli tampon, (c) En boy oranı yakalama (ART) ve (d) Si sütun tohumları. Bu rakamı indirmek için lütfen tıklayınız.

Ek Video 1: Yuvarlak şekilli bir SEG Ge'deki görüntü kuvveti nedeniyle bükülmüş bir TD'nin şematik çizimleri.  Bu videoyu indirmek için lütfen tıklayınız.

Subscription Required. Please recommend JoVE to your librarian.

Discussion

Bu çalışmada 4 x 107/cm2'lik TDD deneysel olarak gösterilmiştir. TDD'nin daha da azaltılması için, protokolde temel olarak 2 kritik adım vardır: SEG maskesi hazırlama ve epitaksiyel Ge büyümesi.

Şekil 4'te gösterilen modelimiz, APR, W pencere/(Wpencere + W maskesi) 0,1 kadar küçük olduğunda birleştirilmiş Ge'de TDD'nin 107/cm2'den daha düşük bir değere düşürülebileceğini göstermektedir. TDD'nin daha da azaltılmasına yönelik olarak, daha küçük APR'li SEG maskeleri hazırlanmalıdır. Adım 2.1.2'de belirtildiği gibi, Wpenceresi ve Wmaskesinin minimum değerleri, kullanılan EB litografi sistemindeki çözünürlükle sınırlı, sırasıyla 0.5 μm ve 0.3 μm idi. APR'yi azaltmanın basit bir yöntemi, litografi ve aşındırma işlemlerini değiştirmektir (örneğin, başka bir fotodirenç kullanmak, daha iyi litografi sistemi kullanmak, daha sığ BHF aşındırma ile daha ince SiO2 katmanları kullanmak, vb.). Olgun litografi ve aşındırma işlemi, SEG maskelerinin 100 nm'den daha dar olmasını sağlayacaktır. Bu çalışmada Wmaskesi≤1 μm olduğunda düz bir üst yüzey ile birleştirilmiş Ge elde edilmiştir. Böylece, 100 nm'lik Wpenceresi ve 900 nm'lik Wmaskesi (APR = 0.1), mevcut büyüme koşullarında bize düz üst yüzeyle birleşmiş Ge verecektir.

Buna ek olarak, SEG maskesi preparatının modifikasyonu, SEG maskelerinin daha az kenar dalgalanmasını getirmeli ve bu da Ge SEG katmanları arasındaki yanlış yönelimin bastırılmasına neden olmalıdır. SEG Ge katmanları birleştiğinde TD üretimi (Şekil 11), SEG maske hazırlığının modifikasyonu sonucunda bastırılacaktır.

Hesaplama sonuçlarında (Şekil 3) ortaya çıktığı gibi, TDD'yi azaltmak için SiO2 üzerindeki Ge büyümesinin baskılanması gerekir. SiO2 üzerindeki Ge büyümesinin baskılanması, Ge büyüme adımının modifikasyonu ile sağlanır (yani, büyüme sıcaklığının yükselmesi, SEG maskesinin dönmesi,H2 gazının sokulması ve GeH 4 gazı44,45 basıncının azaltılması).

Bu çalışmada önerilen/doğrulanan TDD indirgeme yöntemi, Ge fotonik cihazlara uygulama açısından mevcut yöntemlerden üstündür (yani, TDD, herhangi bir termal tavlama veya kalın tampon tabakaları olmadan indirgenir). Maksimum proses sıcaklığı, büyüme sıcaklığı olan 700 ° C idi ve boşluğun yüksekliği ≈150 nm idi. Mevcut yöntemlerle karşılaştırıldığında, maksimum sıcaklık tavlama sıcaklığından (tipik olarak 900 ° C) daha düşüktür7 ve boşluğun yüksekliği SiGe dereceli tampon katmanlarından (tipik olarak birkaç μm) 10, ART için SiO2 hendeklerinden (tipik olarak 0.5-1 μm)13 ve Si sütunlarında Ge büyümesi için tampon katmanından (tipik olarak ≈5 μm)18'den daha sığdır. Geleneksel/sunulan yöntemlerin karşılaştırılması Tablo 1'de özetlenmiştir.

Tipik bir Ge fotonik cihazının (≈100 μm2) ayak izi göz önüne alındığında, 106 /cm2'den düşük TDD ve bir dizi TD < 1 / cihaz nihai hedef olacaktır. Bu yöntem için TDD'nin teorik sınırı 0 olduğundan, 106 /cm2'den daha düşük TDD potansiyel olarak elde edilebilir. Hedefe doğru, daha optimize edilmiş litografi ve gravür araştırılacaktır.

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

Yazarların açıklayacak hiçbir şeyleri yoktur.

Acknowledgments

Bu çalışma, Japonya Eğitim, Kültür, Spor, Bilim ve Teknoloji Bakanlığı'ndan (MEXT) Japonya Bilimi Geliştirme Derneği (JSPS) KAKENHI (17J10044) tarafından finansal olarak desteklenmiştir. Üretim süreçleri "Nanoteknoloji Platformu" (proje No. 12024046), MEXT, Japonya tarafından desteklenmiştir. Yazarlar, TEM gözlemleri konusundaki yardımları için Tokyo Üniversitesi'nden Bay K. Yamashita ve Bayan S. Hirata'ya teşekkür eder.

Materials

Name Company Catalog Number Comments
AFM SII NanoTechnology SPI-3800N
BHF DAIKIN BHF-63U
CAD design AUTODESK AutoCAD 2013 Software
CH3COOH Kanto-Kagaku Acetic Acid for Electronics
CVD Canon ANELVA I-2100 SRE
Developer ZEON ZED
Developer rinse ZEON ZMD
EB writer ADVANTEST F5112+VD01
Furnace Koyo Thermo System KTF-050N-PA
HF, 0.5 % Kanto-Kagaku 0.5 % HF
HF, 50 % Kanto-Kagaku 50 % HF
HNO3, 61 % Kanto-Kagaku HNO3 1.38 for Electronics
I2 Kanto-Kagaku Iodine 100g
Photoresist ZEON ZEP520A
Photoresist remover Tokyo Ohka Hakuri-104
Surfactant Tokyo Ohka OAP
TEM JEOL JEM-2010HC

DOWNLOAD MATERIALS LIST

References

  1. Giovane, L. M., Luan, H. C., Agarwal, A. M., Kimerling, L. C. Correlation between leakage current density and threading dislocation density in SiGe p-i-n diodes grown on relaxed graded buffer layers. Applied Physics Letters. 78 (4), 541-543 (2001).
  2. Wang, J., Lee, S. Ge-photodetectors for Si-based optoelectronic integration. Sensors. 11, 696-718 (2011).
  3. Ishikawa, Y., Saito, S. Ge-on-Si photonic devices for photonic-electronic integration on a Si platform. IEICE Electronics Express. 11 (24), 1-17 (2014).
  4. Cai, Y. Materials science and design for germanium monolithic light source on silicon, Ph.D. dissertation. , Dept. Mater. Sci. Eng., Massachusetts Inst. Technol. Cambridge, MA, USA. (2009).
  5. Wada, K., Kimerling, L. C. Photonics and Electronics with Germanium. , Wiley. Hoboken, NJ, USA. 294 (2015).
  6. Higashitarumizu, N., Ishikawa, Y. Enhanced direct-gap light emission from Si-capped n+-Ge epitaxial layers on Si after post-growth rapid cyclic annealing: Impact of non-radiative interface recombination toward Ge/Si double heterostructure lasers. Optics Express. 25 (18), 21286-21300 (2017).
  7. Luan, H. C., et al. High-quality Ge epilayers on Si with low threading-dislocation densities. Applied Physics. Letters. 75 (19), 2909-2911 (1999).
  8. Nayfeha, A., Chui, C. O., Saraswat, K. C. Effects of hydrogen annealing on heteroepitaxial-Ge layers on Si: Surface roughness and electrical quality. Applied Physics Letters. 85 (14), 2815-2817 (2004).
  9. Choi, D., Ge, Y., Harris, J. S., Cagnon, J., Stemmer, S. Low surface roughness and threading dislocation density Ge growth on Si (001). Journal of Crystal Growth. 310 (18), 4273-4279 (2008).
  10. Currie, M. T., Samavedam, S. B., Langdo, T. A., Leitz, C. W., Fitzgerald, E. A. Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing. Applied Physics Letters. 72 (14), 1718-1720 (1998).
  11. Liu, J. L., Tong, S., Luo, Y. H., Wan, J., Wang, K. L. High-quality Ge films on Si substrates using Sb surfactant-mediated graded SiGe buffers. Applied Physics Letters. 79 (21), 3431-3433 (2001).
  12. Yoon, T. S., Liu, J., Noori, A. M., Goorsky, M. S., Xie, Y. H. Surface roughness and dislocation distribution in compositionally graded relaxed SiGe buffer layer with inserted-strained Si layers. Applied Physics Letters. 87 (1), 012014 (2005).
  13. Langdo, T. A., Leitz, C. W., Currie, M. T., Fitzgerald, E. A., Lochtefeld, A., Antoniadis, D. A. High quality Ge on Si by epitaxial necking. Applied Physics Letters. 76 (25), 3700-3702 (2000).
  14. Park, J. S., Bai, J., Curtin, M., Adekore, B., Carroll, M., Lochtefeld, A. Defect reduction of selective Ge epitaxy in trenches on Si(001) substrates using aspect ratio trapping. Applied Physics Letters. 90 (5), 052113 (2007).
  15. Fiorenza, J. G., et al. Aspect ratio trapping: A unique technology for integrating Ge and III-Vs with silicon CMOS. ECS Transactions. 33 (6), 963-976 (2010).
  16. Salvalaglio, M., et al. Engineered Coalescence by Annealing 3D Ge Microstructures into High-Quality Suspended Layers on Si. Applied Materials & Interfaces. 7 (34), 19219-19225 (2015).
  17. Bergamaschini, R., et al. Self-aligned Ge and SiGe three-dimensional epitaxy on dense Si pillar arrays. Surface Science Reports. 68 (3), 390-417 (2013).
  18. Isa, F., et al. Highly Mismatched, Dislocation-Free SiGe/Si Heterostructures. Advanced Materials. 28 (5), 884-888 (2016).
  19. Yako, M., Ishikawa, Y., Wada, K. Coalescence induced dislocation reduction in selectively grown lattice-mismatched heteroepitaxy: Theoretical prediction and experimental verification. Journal of Applied Physics. 123 (18), 185304 (2018).
  20. Yako, M., Ishikawa, Y., Abe, E., Wada, K. Defects and Their Reduction in Ge Selective Epitaxy and Coalescence Layer on Si With Semicylindrical Voids on SiO2 Masks. IEEE Journal of Selected Topics in Quantum Electronics. 24 (6), 8201007 (2018).
  21. Park, J. S., Bai, J., Curtin, M., Carroll, M., Lochtefeld, A. Facet formation and lateral overgrowth of selective Ge epitaxy on SiO2-patterned Si(001) substrates. Journal of Vacuum Science & Technology B. 26 (1), 117-121 (2008).
  22. Bai, J., et al. Study of the defect elimination mechanisms in aspect ratio t.rapping Ge growth. Applied Physics Letters. 90 (10), 101902 (2007).
  23. Montalenti, F., et al. Dislocation-Free SiGe/Si Heterostructures. Crystals. 8 (6), 257 (2018).
  24. Zhang, H. L. Calculation of shuffle 60° dislocation width and Peierls barrier and stress for semiconductors silicon and germanium. European Physical Journal B. 81 (2), 179-183 (2011).
  25. Kim, M., Olubuyide, O. O., Yoon, J. U., Hoyt, J. L. Selective Epitaxial Growth of Ge-on-Si for Photodiode Applications. ECS Transactions. 16 (10), 837-847 (2008).
  26. Yako, M., Kawai, N. J., Mizuno, Y., Wada, K. The kinetics of Ge lateral overgrowth on SiO2. Proceedings of MRS Fall Meeting. , (2015).
  27. Kamino, T., Yaguchi, T., Hashimoto, T., Ohnishi, T., Umemura, K. A FIB Micro-Sampling Technique and a Site Specific TEM Specimen Preparation Method. Introduction to Focused Ion Beams. , Springer. Boston, MA. (2005).
  28. Park, J. S., et al. Low-defect-density Ge epitaxy on Si(001) using aspect ratio trapping and epitaxial lateral overgrowth. Electrochemical and Solid-State Letters. 12 (4), H142-H144 (2009).
  29. Li, Q., Jiang, Y. B., Xu, H., Hersee, S., Han, S. M. Heteroepitaxy of high-quality Ge on Si by nanoscale Ge seeds grown through a thin layer of SiO2. Applied Physics Letters. 85 (11), 1928-1930 (2004).
  30. Halbwax, M., et al. Epitaxial growth of Ge on a thin SiO2 layer by ultrahigh vacuum chemical vapor deposition. Journal of Crystal Growth. 308 (1), 26-29 (2007).
  31. Leonhardt, D., Ghosh, S., Han, S. M. Origin and removal of stacking faults in Ge islands nucleated on Si within nanoscale openings in SiO2. Journal of Applied Physics. 10 (7), 073516 (2011).
  32. Takada, Y., Osaka, J., Ishikawa, Y., Wada, K. Effect of Mesa Shape on Threading Dislocation Density in Ge Epitaxial Layers on Si after Post-Growth Annealing. Japanese Journal of Applied Physics. 49 (4S), 04DG23 (2010).
  33. Ishikawa, Y., Wada, K. Germanium for silicon photonics. Thin Solid Films. 518 (6), S83-S87 (2010).
  34. Nagatomo, S., Ishikawa, Y., Hoshino, S. Near-infrared laser annealing of Ge layers epitaxially grown on Si for high-performance photonic devices. Journal of Vacuum Science & Technology B. 35 (5), 051206 (2017).
  35. Ayers, J. E., Schowalter, L. J., Ghandhi, S. K. Post-growth thermal annealing of GaAs on Si(001) grown by organometallic vapor phase epitaxy. Journal of Crystal Growth. 125 (1), 329-335 (1992).
  36. Wang, G., et al. A model of threading dislocation density in strain-relaxed Ge and GaAs epitaxial films on Si (100). Applied Physics Letters. 94 (10), 102115 (2009).
  37. Leonhardt, D., Ghosh, S., Han, S. M. Defects in Ge epitaxy in trench patterned SiO2 on Si and Ge substrates. Journal of Crystal Growth. 335 (1), 62-65 (2011).
  38. Sammak, A., Boer, W. B., Nanver, L. K. Ge-on-Si: Single-crystal selective epitaxial growth in a CVD reactor. ECS Transactions. 50 (9), 507-512 (2012).
  39. Ishikawa, Y., Wada, K., Cannon, D. D., Liu, J., Luan, H. C., Kimerling, L. C. Strain-induced band gap shrinkage in Ge grown on Si substrate. Applied Physics Letters. 82 (13), 2044-2046 (2003).
  40. Bolkhovityanov, Y. B., Gutakovskii, A. K., Deryabin, A. S., Sokolov, L. V. Edge Misfit Dislocations in GexSi1–x/Si(001) (x~1) Heterostructures: Role of Buffer GeySi1–y (y < x) Interlayer in Their Formation. Physics of the Solid State. 53 (9), 1791-1797 (2011).
  41. Bourret, A. How to control the self-organization of nanoparticles by bonded thin layers. Surface Science. 432 (1), 37-53 (1999).
  42. Hirth, J. P., Lothe, J. Grain boundaries. Theory of Dislocations, 2nd ed. 19, Wiley. New York, NY, USA. 697-750 (1982).
  43. Mizuno, Y., Yako, M., Luan, N. M., Wada, K. Strain tuning of Ge bandgap by selective epigrowth for electro-absorption modulators. Proceedings of SPIE Photonics West, San Francisco, CA, USA. 9367, 1-6 (2015).
  44. Nam, J. H., et al. Lateral overgrowth of germanium for monolithic integration of germanium-on-insulator on silicon. Journal of Crystal Growth. 416 (15), 21-27 (2015).
  45. Fitch, J. T. Selectivity Mechanisms in Low Pressure Selective Epitaxial Silicon Growth. Journal of The Electrochemical Society. 141 (4), 1046-1055 (1994).
  46. Ye, H., Yu, J. Germanium epitaxy on silicon. Science and Technology of Advanced Materials. 15 (2), 1-9 (2014).

Tags

Mühendislik Sayı 161 Silikon fotonik germanyum Ge kristal büyümesi seçici epitaksiyel büyüme diş açma çıkığı yoğunluğu görüntü kuvveti teorik hesaplama kimyasal buhar birikimi CVD transmisyon elektron mikroskobu TEM
Silikon Üzerinde Yarı Silindirik Boşluklu Germanyum Epitaksiyel Tabakalarında Çıkığın Azaltılması için Teorik Hesaplama ve Deneysel Doğrulama
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Yako, M., Ishikawa, Y., Abe, E.,… More

Yako, M., Ishikawa, Y., Abe, E., Wada, K. Theoretical Calculation and Experimental Verification for Dislocation Reduction in Germanium Epitaxial Layers with Semicylindrical Voids on Silicon. J. Vis. Exp. (161), e58897, doi:10.3791/58897 (2020).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter