Summary
Aquí se presenta un protocolo para analizar los cambios nanoestructurales durante el sesgo in situ con microscopía electrónica de transmisión (TEM) para una estructura apilada de metal-aislante-metal. Tiene aplicaciones significativas en travesaños de conmutación resistiva para la próxima generación de circuitos lógicos programables y hardware de neuromimicking, para revelar sus mecanismos de operación subyacentes y aplicabilidad práctica.
Abstract
La arquitectura del travesaño de conmutación resistiva es muy deseada en el campo de las memorias digitales debido a los beneficios de bajo costo y alta densidad. Diferentes materiales muestran variabilidad en las propiedades de conmutación resistiva debido a la naturaleza intrínsica del material utilizado, lo que conduce a discrepancias en el campo debido a los mecanismos de operación subyacentes. Esto pone de relieve la necesidad de una técnica fiable para entender los mecanismos utilizando observaciones nanoestructurales. Este protocolo explica un proceso detallado y una metodología de análisis nanoestructural in situ como resultado del sesgo eléctrico mediante microscopía electrónica de transmisión (TEM). Proporciona evidencia visual y fiable de los cambios nanoestructurales subyacentes en las operaciones de memoria en tiempo real. También se incluye la metodología de fabricación y caracterizaciones eléctricas para estructuras asimétricas de travesaños que incorporan óxido de vanadio amorfo. El protocolo explicado aquí para las películas de óxido de vanadio se puede extender fácilmente a cualquier otro material en una estructura emparedada de metal-dieléctrico-metal. Se predice que las barras transversales de conmutación resistiva sirven a la lógica programable y a los circuitos neuromórficos para dispositivos de memoria de próxima generación, dada la comprensión de los mecanismos de operación. Este protocolo revela el mecanismo de conmutación de una manera fiable, oportuna y rentable en cualquier tipo de materiales de conmutación resistiva, y por lo tanto predice la aplicabilidad del dispositivo.
Introduction
Las memorias de óxido de cambio de resistencia se utilizan cada vez más como el bloque de construcción para arquitecturas lógicas y de memoria novedosas debido a su velocidad de conmutación compatible, estructura celular más pequeña y la capacidad de diseñarse en matrices de travesaños tridimensionales (3D) de alta capacidad1. Hasta la fecha, se han notificado varios tipos de conmutación para dispositivos de conmutación resistivas2,3. Los comportamientos de conmutación comunes para los óxidos metálicos son unidipolar, bipolar, conmutación resistiva complementaria y conmutación de umbral volátil. Además de la complejidad, se ha informado de una sola celda para mostrar el rendimiento multifuncional de conmutación resistiva, así como4,5,6.
Esta variabilidad significa que se necesitan investigaciones nanoestructurales para comprender los orígenes de los diferentes comportamientos de memoria y los mecanismos de conmutación correspondientes para desarrollar un cambio claramente definido dependiente de la condición para una utilidad práctica. Las técnicas comúnmente notificadas para entender los mecanismos de conmutación son el perfilado de profundidad con espectroscopia fotoelectrones de rayos X (XPS)7,8, espectroscopia de masa de iones secundarios a nanoescala (nano-SIMS)6,espectroscopia de fotoluminiscencia no destructiva (PL)8,caracterización eléctrica de diferente tamaño y espesor de óxido funcional de los dispositivos, nanoindentación7,microscopía electrónica de transmisión (TEM), espectroscopia de rayos X dispersante por energía (EDX) y espectroscopia de pérdida de energía electrónica (EELS) en lamella transversal en una cámara TEM6,8. Todas las técnicas anteriores han proporcionado información satisfactoria sobre los mecanismos de conmutación. Sin embargo, en la mayoría de las técnicas, se requiere más de una muestra para el análisis, incluidos los dispositivos prístinos, electroformados, establecidos y de reinicio, para comprender el comportamiento de conmutación completo. Esto aumenta la complejidad experimental y consume mucho tiempo. Además, las tasas de error son altas, porque localizar un filamento de subnanoescala en un dispositivo de algunas micras de tamaño es complicado. Por lo tanto, los experimentos in situ son importantes en las caracterizaciones nanoestructurales para entender los mecanismos de operación, ya que proporcionan evidencia en experimentos en tiempo real.
Presentado es un protocolo para la realización in situ TEM con sesgo eléctrico para pilas de metal-aislante-metal (MIM) de dispositivos de conmutación resistiva asimétricas de punto cruzado. El objetivo principal de este protocolo es proporcionar una metodología detallada para la preparación de lamella utilizando un haz de iones de enfoque (FIB) y una configuración experimental in situ para TEM y sesgo eléctrico. El proceso se explica mediante un estudio representativo de dispositivos asimétricos de puntos cruzados basados en óxido de vanadio amorfo en fase mixta (a-VOx)4. También se presenta el proceso de fabricación de dispositivos de punto cruzado que incorporan un-VOx, que se puede escalar fácilmente hasta las barras transversales, utilizando procesos estándar de fabricación micro-nano. Este proceso de fabricación es importante ya que incorpora en los travesaños un-VOx que se disuelve en agua.
La ventaja de este protocolo es que con una sola lamella, los cambios nanoestructurales se pueden observar en TEM, a diferencia de las otras técnicas, donde se requieren un mínimo de tres dispositivos o lamellas. Esto simplifica significativamente el proceso y reduce el tiempo, el costo y el esfuerzo al tiempo que proporciona evidencia visual confiable de cambios nanoestructurales en las operaciones en tiempo real. Además, está diseñado con procesos estándar de micro-nano fabricación, técnicas de microscopía e instrumentos de maneras innovadoras para establecer su novedad y abordar las brechas de investigación.
En el estudio representativo descrito aquí para un-VOx-basado en dispositivos de punto cruzado, el protocolo TEM in situ ayuda a entender el mecanismo de conmutación detrás de la conmutación de umbral apolar y volátil4. El proceso y la metodología desarrollados para observar los cambios nanoestructurales en un-VOx durante el sesgo in situ se pueden extender fácilmente a la temperatura in situ, y la temperatura in situ y el sesgo simultáneamente, simplemente reemplazando el chip de montaje de lamella, y a cualquier otro material, incluyendo dos o más capas de material funcional en una estructura emparedada metal-aislante-metal. Ayuda a revelar el mecanismo de operación subyacente y explicar las características eléctricas o térmicas.
Subscription Required. Please recommend JoVE to your librarian.
Protocol
1. Proceso de fabricación y caracterización eléctrica
- Utilice la fotolitografía de inversión de imagen estándar9 para modelar el electrodo inferior (capa BE 1) con fotorresist de los dispositivos utilizando los siguientes parámetros:
- Cubre el fotorresist con 3.000 rpm, hornea suavemente a 90 °C durante 60 s, expone con 25 mJ/cm2 con un láser de 405 nm, hornea a 120 °C durante 120 s, realiza una exposición a inundaciones con 21 mW/cm2 y un láser de 400 nm, se desarrolla con desarrollador y enjuaga con agua desionizada.
- Deposite 5 nm de titanio (Ti) para la adhesión y 15 nm de platino (Pt) en la parte superior con un sistema evaporador de haz de electrones con el sustrato estampado en la capa 1.
- Levante los metales depositados colocando el sustrato en un baño de acetona durante ~20 minutos. A continuación, aplique vibraciones ultrasónicas durante 2 minutos y enjuague con acetona y alcohol isopropílico (IPA) para completar los patrones BE. Repita si el despegue no está limpio(Figura 1A, paso 1).
- Modele la capa de óxido funcional (capa 2) con fotolitografía encima del BE como se describe en el paso 1.1.
- Depósito ~100 nm de un-VOx y 5 nm de Ti en la parte superior de la capa 2 utilizando un sistema de sputtering10.
- Levante el óxido funcional colocando el sustrato en un baño de acetona y aplicando vibraciones ultrasónicas pulsadas manualmente con pulsos de 2-3 para finalizar los patrones de óxido funcional. Repita el procedimiento si los patrones no están limpios. (Figura 1A, paso 2 y paso 3)
- Del mismo modo, complete los patrones de electrodo superior (TE) (capa 3) con Ti_20 nm/Pt_200 nm utilizando fotolitografía de inversión de imagen, evaporación del haz de electrones y el proceso de despegue descrito en el paso 1. (Figura 1A, paso 4)
NOTA: Esto completa la fabricación del dispositivo de punto cruzado, Figura 1B. - Realice análisis eléctricos y de temperatura en el dispositivo fabricado para comprender su rendimiento de conmutación de resistencia.
- Utilice el medidor de origen con sistema de medición I-V de corriente directa (CC) de dos sondas y una estación de sonda para mediciones eléctricas.
- Mantenga siempre el cumplimiento actual pertinente para evitar dañar los dispositivos.
- Para analizar el comportamiento actual del dispositivo, realice análisis controlados por voltaje y aplique barridos de voltaje a partir de una baja tensión de 0,1 V en sesgo positivo y aumentando lentamente hasta que se observe la electroformación.
NOTA: El electroformado es un evento único en el que se forman algunos filamentos conductores de ancho nanómetro dentro del óxido funcional inicialmente aislante a un voltaje particular, que depende de las propiedades intrínsecas del material y las dimensiones del dispositivo. En este punto, se observa una caída repentina de la resistencia o aumento de la corriente en el gráfico de voltaje de corriente debido a una trayectoria conductora formada. - Después del electroformado, aplique barridos de voltaje bidireccionales para lograr un rendimiento volátil de conmutación de umbral. Ajuste el voltaje para lograr una alta relación ON/OFF. En este caso, se alcanzó una relación de conmutación de ~10.
- Analice las características de voltaje de corriente a diferentes temperaturas desde la temperatura ambiente hasta los 90 °C aumentando en pasos de 10 °C y vuelva a la temperatura ambiente utilizando una etapa controlada por temperatura.
2. Barra de rejilla y montaje de chip sesgado
- Diseñe la barra de rejilla optimizada para FIB en el software CAD y fabrique utilizando técnicas de mecanizado estándar internamente para montar los chips de sesgo/calefacción utilizados para experimentos TEM in situ, como se muestra en la Figura 2.
NOTA: La Figura 2A muestra partes separadas de la barra de cuadrícula para montar tres virutas simultáneamente en las zanjas en forma cuadrada. La Figura 2B muestra la sección de zanja cuadrada ampliada diseñada para adaptarse a los chips de sesgo/calentamiento in situ disponibles comercialmente para TEM. - Limpie el chip sesgado colocándolo en una placa petri de vidrio llena de acetona y gire suavemente durante 2 minutos. A continuación, retire el chip y colóquelo en una placa de Petri llena de metanol y gire suavemente durante 2 minutos. Finalmente, séquelo con nitrógeno a baja presión.
NOTA: Los chips sesgados comprados comercialmente, conocidos como chips electrónicos, tienen un recubrimiento fotorresista para protección. - Alinee el chip sesgado precleanado en las zanjas cuadradas de la barra de cuadrícula, como se ve en la Figura 2C.
- Fijar la cubierta de la rejilla en la parte superior del chip sesgado con tornillos para finalizar la colocación del chip electrónico en la barra de cuadrícula (Figura 2D).
3. Preparación de la lamella, montaje en chip sesgado utilizando haz de iones enfocado, y microscopía electrónica de transmisión in situ
- Fabricar las muestras por separado como se describe en la sección 1 con un SER más grueso de Ti_10 nm/Pt_100 nm, como se ve en la Figura 3A.
- Monte la muestra recién preparada en un talón metálico utilizando cinta de carbono conductora y cargue en la cámara FIB. Aplique cinta adicional en la muestra para la puesta a tierra para evitar problemas de carga.
- Cargue la barra de rejilla sesgada montada en chip en la cámara a una inclinación de 52° (consulte la Figura 3B). Esto será perpendicular o paralelo a la columna de haz de iones dependiendo de la rotación del escenario.
- Enfoque, astigmate, y alinee el haz de electrones en una superficie de muestra utilizando el panel de control físico del microscopio y el software en ubicaciones de preparación de lamella.
- Compruebe la altura eucéntrica de la ubicación de la muestra enfocada y la coincidencia del haz para el haz de electrones y el haz de iones.
NOTA: La altura eucéntrica es la posición donde la imagen de la muestra no se mueve cuando la muestra está inclinada. - Haga clic en el programa Auto TEM (programa de preparación automática de lamella) para ejecutarlo en la ubicación de muestra enfocada utilizando el software de control de microscopios. El programa automático sigue la secuencia descrita a continuación.
NOTA: Esto completará el proceso para crear una lamella TEM (Figura 4). El progreso del programa AutoTEM se puede observar en vivo en la pantalla del escritorio.- Cree marcadores de alineación fiducial cruzados con fresado de silicio y deposite una capa protectora de carbono de 1,5 μm de espesor sobre el área de 20 μm x 5 μm entre marcadores de alineación.
- Fresa trincheras a ambos lados de la capa protectora de carbono con una corriente de haz de iones de 5 nA para crear la lamella.
- Diluye la lamella con una corriente de haz de iones de 1 nA primero y luego con corriente de haz de iones de 300 pA para alcanzar un espesor de 1 μm.
- Incline la muestra a 7° para realizar un corte J en la lamella para la separación del sustrato.
- Incline la muestra a 0° (es decir, perpendicular a la columna del haz de electrones) y conecte la lamella a la aguja manipuladora empuñando usando Pt (Figura 5A).
- Después de la fijación al micromanipulador, separe la lamella del sustrato con el corte final y retraiga lentamente el micromanipulador (Figura 5B).
- Enfoque la viga en el borde superior del chip sesgado en la barra de rejilla, la posición de montaje de lamella.
- Lleve la lamella lentamente hacia el chip sesgador con la aguja manipuladora(Figura 6A).
- Alinee la lamella en el centro de la brecha de 17 μm en el borde superior del chip sesgado. Muévelo lentamente hacia abajo hasta que apenas toque la superficie del chip y suelte los bordes inferiores de la lamella al chip usando Pt(Figura 6B).
- Corte el micromanipulador libre de la lamella con fresado de silicio y retraiga el micromanipulador.
- Conecte los bordes superiores de la lamella con trazas Pt a los dos electrodos del chip de sesgo para conexiones eléctricas(Figura 6C).
NOTA: El TE y el BE se cortan en este punto en los lados izquierdo y derecho. - Diluir la región central de la lamella primero usando 300 pA, y luego con 100 haces de iones de pA para hacer la lamella de menos de 100 nm de espesor(Figura 6D)inclinando la muestra delante y detrás por 2° para asegurar caras paralelas y un espesor uniforme.
- Pula la capa dañada por haz de iones con el voltaje acelerado del haz Ga de 5 kV en un ángulo de 5° a la superficie en ambas caras.
- Retire la conexión corta entre los electrodos superior e inferior del dispositivo con cortes de aislamiento en la región diluída para crear una trayectoria actual de BE a TE a través de la región activa (Figura 7A).
- Monte el chip sesgado con lamella en el soporte de chip sesgador y, a continuación, cargue el soporte de chip sesgado en la cámara TEM.
- Conecte los cables desde el soporte de la viruta sesgada al medidor de origen y a un PC de control.
NOTA: Coloque cuidadosamente los cables de conexión para aliviar la tensión y minimizar cualquier vibración durante el experimento. - Espere a que la presión de la cámara TEM baje a 4e-5 Torr y luego enfoque, astigmate, y alinee el haz de electrones en una sección transversal de la superficie de la lamella usando las perillas de control TEM.
- Aplique barridos de tensión o voltaje constante en diferentes voltajes de sesgo y recopile los micrografos TEM in situ.
NOTA: Los datos relacionados con los patrones de difracción, la espectroscopia de rayos X de difracción electrónica (EDX) y el mapeo de espectroscopia de pérdida de energía electrónica (EELS) también se pueden recopilar a diferentes voltajes de sesgo in situ.
Subscription Required. Please recommend JoVE to your librarian.
Representative Results
Los resultados obtenidos mediante este protocolo para losdispositivos de punto cruzado -VOx se explican en la Figura 8. La Figura 8A muestra el micrografo TEM de la lamella intacta. Aquí los patrones de difracción (inserto) indican la naturaleza amorfa de la película de óxido. Para las mediciones in situ de TEM, se aplicaron voltajes controlados a partir de 25 mV a 8 V en pasos de 20 mV con el electrodo inferior (BE) positivamente sesgado y el electrodo superior (TE) en tierra. La Figura 8B muestra que a 4 V se formó una región cristalina localizada en la capa de óxido. Aquí, d-espaciado fue de 0,35 nm, como se muestra en los patrones de alta resolución TEM (HRTEM) y difracción (insertos). Este d-espaciado corresponde al plano (011) del VO2–M1 fase10,11. La Figura 8C muestra las múltiples islas de cristal localizadas dentro de la capa de óxido a 5 V. Estas islas cristalinas estaban orientadas en diferentes direcciones con respecto al sustrato. Se pueden observar dos espaciados ddiferentes en los FFT y HRTEM correspondientes (insertos): 0,35 nm y 0,27 nm. Un espaciado de 0,27 nm corresponde a la fase VO2–A, mientras que 0,26 nm corresponde al VO2–M1 fase12. Teniendo en cuenta los defectos de aberración y los límites de corrección de inclinación del instrumento, el espaciado de 0,27 nm dobservado probablemente corresponde a la fase mixta de VO2–M1 y VO2–A. Figura 8D muestra los flecos moiré a 6 V. Hay múltiples sitios de nucleación en la lamella. Aquí FFT y HRTEM (insets) proporcionan más evidencia de las diferentes orientaciones de las islas cristalinas VO2–M1. Después de 6 V, la lamella está completamente cristalizada con múltiples orientaciones sólo con el sesgo eléctrico sin ningún recocido convencional.
Esta es la primera demostración de unapelícula delgada -VOx cristalizando en islas localizadas c-VO2 con sesgo eléctrico. La fuerte evidencia de la presencia de islas c-VO2 en undispositivo -VOx después de sesgar a mayor tensión demuestra las características de conmutación resistiva (Figura 2 de la referencia4citada ) y el mecanismo de conmutación (Figura 6 de la referencia citada4) para dispositivos asimétricos de punto cruzado basados en un-VOxde fase mixta.
Los resultados muestran la aplicación del protocolo explicado. Aquí los cambios nanoestructurales in situ se capturaron en la remanencia de barridos de voltaje a diferentes voltajes con los micrografos TEM (HRTEM) de alta resolución y los patrones de difracción correspondientes.
Figura 1: Flujo de fabricación y esquema de estructura de dispositivo entre puntos. (A) Flujo de fabricación que incorpora ti tapado para proteger la película a-VOx de la disolución en agua. (B) Esquema de estructura de dispositivos entre puntos. Esta cifra ha sido modificada de Nirantar et al.4. Haga clic aquí para ver una versión más grande de esta figura.
Figura 2: Barra de rejilla optimizada para FIB hecha a medida para el montaje in situ de chips TEM. (A) Partes individuales de la barra de cuadrícula. (B) Zanja cuadrada para la colocación in situ del chip TEM. (C) Chip de sesgo alineado para TEM in situ en la zanja cuadrada. (D) Chip de sesgo montado en la barra de rejilla. Haga clic aquí para ver una versión más grande de esta figura.
Figura 3: Pilas transversales para muestras in situ y configuración de cámara FIB de chip sesgado. (A) Pilas transversales de dispositivos preparados por separado para el sesgo in situ utilizando la muestra TEM. (B) Configuración de la barra de rejilla en la cámara para permitir el acceso al detector de microscopía electrónica de barrido (STEM) para el corte de precisión y las conexiones en la lamella. Haga clic aquí para ver una versión más grande de esta figura.
Figura 4: Pasos de procesamiento de Auto TEM. (A) Marcadores de alineación y deposición de capa de protección. (B) Zanjas formadas con fresado áspero utilizando una corriente de 5 nA. Haga clic aquí para ver una versión más grande de esta figura.
Figura 5: El proceso de separación de lamella del sustrato. (A) Corte J hecho manualmente y lamella unida a la aguja manipuladora. (B) Extrajo lamella a través de las trincheras después del corte de separación final. Haga clic aquí para ver una versión más grande de esta figura.
Figura 6: Montaje de Lamella en el proceso de chip sesgador. (A) Manipulador llevando la lamella adjunta al chip sesgador. (B) Lamella unida al chip sesgado. (C) Conexiones con trazas de platino entre los electrodos del chip sesgado y la región de interés de la lamella. (D) Región central diluyda sub-100 nm de la lamella. Haga clic aquí para ver una versión más grande de esta figura.
Figura 7: Cortes de aislamiento final y la trayectoria actual en la lamella y micrografía del chip de sesgo optimizado para FIB. Haga clic aquí para ver una versión más grande de esta figura.
Figura 8: Microscopía electrónica de transmisión eléctrica in situ. (A) Lamella original. El inserto muestra el FFT de la capa funcional. (B) Micrografo después de sesgo de 4 V. El inserto FFT muestra la fase c-VO2 (M1) con el plano (011) y el inserto HRTEM muestra la separación de flecos como 0,35 nm. (C) Micrografía después de 5 V. FFT y HRTEM insertos muestran múltiples sitios de nucleación y diferentes orientaciones de la misma c-VO2–M1. (D) Micrografo después de 6 V. FFT inserto muestra diferentes orientaciones de la misma fase c-VO2 – M1. HRTEM inset muestra la formación de flecos Moiré. Esta cifra ha sido modificada de Nirantar et al.4. Haga clic aquí para ver una versión más grande de esta figura.
Subscription Required. Please recommend JoVE to your librarian.
Discussion
Este documento explica el protocolo para el sesgo in situ con microscopía electrónica de transmisión, incluyendo el proceso de fabricación para el dispositivo, el diseño de la barra de rejilla para el montaje de virutas sesgado, la preparación de la lamella y el montaje en el chip de sesgo, y TEM con sesgo in situ.
Se explica la metodología de fabricación de dispositivos de puntos cruzados, que se pueden escalar fácilmente a estructuras de barra transversal. El límite de óxido de vanadio es esencial para incorporar óxido de vanadio amorfo, ya que se disuelve en agua durante los pasos de fabricación después de unadeposición -VOx. Los dispositivos se fabrican con dos tamaños diferentes para pruebas eléctricas, 4 μm x 4 μm y 6 μm x 6 μm. El electrodo de contacto utilizado aquí es Pt, un metal noble que se degrada mínimamente durante el período de fabricación. Debido a esto y para evitar la cristalización uniforme de óxido de vanadio en la estructura del dispositivo, el paso de recocido de electrodos utilizado típicamente fue omitido en este método de fabricación. Se presenta un flujo de fabricación completo y el esquema de estructura del dispositivo figura 14.
Para experimentos in situ, los dispositivos se fabrican por separado con BE más grueso, como se explica en el paso 1 de la preparación y montaje de la lamella en la sección de chip sesgado. Esto se hace para evitar la deposición de partículas Pt en la capa funcional durante las conexiones. No se espera que el cambio en el grosor del BE tenga un efecto en la conmutación del dispositivo.
Los chips sesgados disponibles comercialmente (por ejemplo, E-chip) para sesgo in situ con TEM tienen cuatro electrodos sesgados disponibles para la conexión y una brecha de 17 μm de ancho para montar la lamella, como se muestra en la Figura 7B. Una barra de rejilla personalizada está diseñada para montar los chips de sesgo, ya que esta disposición permite el acceso al detector de microscopía electrónica de transmisión de barrido (STEM) en la cámara FIB para un corte preciso y la conexión de la lamella montada en el chip de sesgo. Esto es especialmente necesario para los cortes de aislamiento precisos explicados en el paso 17 de la preparación de la lamella y el montaje en la sección de chip sesgado. Para el proceso de preparación y montaje de lamella, la secuencia de conexiones Pt, el adelgazamiento de la lamella y la realización de cortes de aislamiento (pasos 14–17 de preparación y montaje de lamella) son los más críticos para lograr una lamella limpia. Aquí, las trazas de conexión Pt se realizan antes del proceso de adelgazamiento para evitar la deposición de partículas Pt en la capa de óxido funcional, lo que puede arruinar los atributos eléctricos.
A medida que la lamella se prepara con el fresado de iones Ga, se espera cierta contaminación ga indeseable en la lamella final. Sin embargo, el pulido de lamella se realiza para reducir significativamente el daño causado por el haz Ga. Otro inconveniente de este protocolo es que las dimensiones de la lamella son significativamente más pequeñas (a nanoescala) en comparación con el dispositivo real (unas pocas micras). Debido a esto, la variabilidad se puede observar en las caracterizaciones eléctricas del dispositivo real y el dispositivo basado en lamella.
A pesar de ello, este protocolo ofrece una ventaja significativa sobre las técnicas existentes, ya que proporciona una verificación visual de cada paso de la preparación de la lamella y durante el sesgo in situ. Como todos los pasos se pueden ver visualmente en tiempo real, los errores se detectan y rectifican inmediatamente. No hay aspectos ocultos en el proceso y la solución de problemas es simplemente por observación visual a menos que haya algún problema específico del instrumento.
La metodología presentada tiene un impacto notable en el campo de la ciencia de materiales y dispositivos de conmutación resistiva compatibles con altas condiciones de vacío. El protocolo puede explicar los resultados eléctricos y los mecanismos de operación basados en cambios nanoestructurales observados visualmente in situ. Este protocolo influirá en la próxima generación de nanoelectrónica, circuitos lógicos, dispositivos neuromórficos y ciencias materiales para revelar los mecanismos de operación subyacentes y predecir la aplicabilidad práctica de nuevas estructuras y materiales.
Subscription Required. Please recommend JoVE to your librarian.
Disclosures
Los autores no tienen nada que revelar.
Acknowledgments
Este trabajo se realizó en parte en el Micro Nano Research Facility de la Universidad RMIT en el Nodo Victoriano del Australian National Fabrication Facility (ANFF). Los autores reconocen las instalaciones, y la asistencia científica y técnica de la Microscopía de la Universidad RMIT, Microanálisis Facility, un laboratorio vinculado de la Microscopía de Australia. Se reconoce el apoyo de becas del programa del Australian Postgraduate Award (APA)/Research Training Program (RTP) del gobierno australiano. Agradecemos al Profesor Madhu Bhaskaran, al Profesor Asociado Sumeet Walia, al Dr. Matthew Field y al Sr. Brenton Cook por su orientación y sus útiles debates.
Materials
| Name | Company | Catalog Number | Comments |
| Resist processing system | EV group | EVG 101 | |
| Acetone | Chem-Supply | AA008 | |
| Biasing Chip - E-chip | Protochips | E-FEF01-A4 | |
| Developer | MMRC | AZ 400K | |
| Electron beam evaporator - PVD 75 | Kurt J Leskar | PRO Line - eKLipse | |
| Focused Ion beam system | Thermo Fisher - FEI | Scios DualBeamTM system | |
| Hot plates | Brewer Science Inc. | 1300X | |
| Magnetron Sputterer | Kurt J Leskar | PRO Line | |
| Mask aligner | Karl Suss | MA6 | |
| Maskless Aligner | Heildberg instruments | MLA150 | |
| Methanol | Fisher scientific | M/4056 | |
| Phototresist | MMRC | AZ 5412E | |
| Pt source for e-beam evaporator | Unicore | ||
| The Fusion E-chip holder | Protochips | Fusion 350 | |
| Ti source for e-beam evaporator | Unicore | ||
| Transmission Electron Microscope | JEOL | JEM 2100F |
References
- Kozma, R., Pino, R. E., Pazienza, G. E. Advances in Neuromorphic Memristor Science and Applications. Kozma, R., Pino, R. E., Pazienza, G. E. , Springer. Netherlands. 9-14 (2012).
- Pan, F., Gao, S., Chen, C., Song, C., Zeng, F. Recent progress in resistive random access memories: Materials, switching mechanisms, and performance. Materials Science and Engineering: R: Reports. 83, 1-59 (2014).
- Zhou, Y., Ramanathan, S. Mott Memory and Neuromorphic Devices. Proceedings of the IEEE. 103 (8), 1289-1310 (2015).
- Nirantar, S., et al. In Situ Nanostructural Analysis of Volatile Threshold Switching and Non-Volatile Bipolar Resistive Switching in Mixed-Phased a-VOx Asymmetric Crossbars. Advanced Electronic Materials. 5 (12), 1900605 (2019).
- Rupp, J. A., et al. Different threshold and bipolar resistive switching mechanisms in reactively sputtered amorphous undoped and Cr-doped vanadium oxide thin films. Journal of Applied Physics. 123 (4), 044502 (2018).
- Ahmed, T., et al. Inducing tunable switching behavior in a single memristor. Applied Materials Today. 11, 280-290 (2018).
- Nili, H., et al. Nanoscale Resistive Switching in Amorphous Perovskite Oxide (a-SrTiO3) Memristors. Advanced Functional Materials. 24 (43), 6741-6750 (2014).
- Ahmed, T., et al. Transparent amorphous strontium titanate resistive memories with transient photo-response. Nanoscale. 9 (38), 14690-14702 (2017).
- Reuhman-Huisken, M. E., Vollenbroek, F. A. An optimized image reversal process for half-micron lithography. Microelectronic Engineering. 11 (1), 575-580 (1990).
- Taha, M., et al. Insulator-metal transition in substrate-independent VO2 thin film for phase-change devices. Scientific Reports. 7 (1), 17899 (2017).
- Booth, J. M., et al. Correlating the Energetics and Atomic Motions of the Metal-Insulator Transition of M1 Vanadium Dioxide. Scientific Reports. 6, 26391 (2016).
- Lee, S., Ivanov, I. N., Keum, J. K., Lee, H. N. Epitaxial stabilization and phase instability of VO2 polymorphs. Scientific Reports. 6, 19621 (2016).
