Waiting
Login processing...

Trial ends in Request Full Access Tell Your Colleague About Jove
Click here for the English version

Engineering

Pellicole α al quarzo epitassiale su silicio: dal materiale ai nuovi dispositivi

Published: October 6, 2020 doi: 10.3791/61766

Summary

Questo lavoro presenta un protocollo dettagliato per la microfabbricazione di sbalzi di α quarzo nanostrutturati su un substrato tecnologico SILICON-On-Insulator (SOI) a partire dalla crescita epitassiale del film di quarzo con il metodo di rivestimento a tuffo e quindi nanostrutturazione del film sottile tramite litografia nanoimprint.

Abstract

In questo lavoro, mostriamo un percorso ingegneristico dettagliato del primo microcantilever a base di quarzo epitassiale piezoelettrico nanostrutturato. Spiegheremo tutti i passaggi del processo a partire dal materiale alla fabbricazione del dispositivo. La crescita epitassiale del film di α quarzo su substrato SOI (100) inizia con la preparazione di un sol-gel di silice drogato stronzio e continua con la deposizione di questo gel nel substrato SOI in forma di film sottile utilizzando la tecnica di dip-coating in condizioni atmosferiche a temperatura ambiente. Prima della cristallizzazione del film di gel, la nanostrutturazione viene eseguita sulla superficie del film mediante litografia nanoimprint (NIL). La crescita del film epitassiale viene raggiunta a 1000 °C, inducendo una perfetta cristallizzazione della pellicola di gel fantasia. La fabbricazione di dispositivi a sbalzi di cristallo di quarzo è un processo in quattro fasi basato su tecniche di microfabbricazione. Il processo inizia con la sagomatura della superficie del quarzo, quindi la deposizione metallica per gli elettrodi lo segue. Dopo aver rimosso il silicone, il cantilever viene rilasciato dal substrato SOI eliminando SiO2 tra silicio e quarzo. Le prestazioni del dispositivo vengono analizzate dal videometro laser senza contatto (LDV) e dalla microscopia a forza atomica (AFM). Tra le diverse dimensioni del cantilever incluse nel chip fabbricato, il cantilever nanostrutturato analizzato in questo lavoro ha mostrato una dimensione di 40 μm grande e 100 μm di lunghezza ed è stato fabbricato con uno strato di quarzo a motivi geometrici di 600 nm (diametro nanopillare e distanza di separazione rispettivamente di 400 nm e 1 μm) coltivato in modo epitassiale su uno strato di dispositivo Si spesso 2 μm. La frequenza di risonanza misurata era di 267 kHz e il fattore di qualità stimato, Q, dell'intera struttura meccanica era Q ~ 398 in condizioni di basso vuoto. Abbiamo osservato lo spostamento lineare dipendente dalla tensione del sbalzino con entrambe le tecniche (ad esempio, misurazione del contatto AFM e LDV). Pertanto, dimostrando che questi dispositivi possono essere attivati attraverso l'effetto piezoelettrico indiretto.

Introduction

I nanomateriali di ossido con proprietà piezoelettriche sono fondamentali per progettare dispositivi come sensori MEMS o mietitrici di micro energiao stoccaggio 1,2,3. Con l'aumentare dei progressi della tecnologia CMOS, l'integrazione monolitica di pellicole piezoelettriche e nanostrutture epitassiali di alta qualità nel silicio diventa un argomento di interesse per espandere nuovi nuovi dispositivi4. Inoltre, è necessario un maggiore controllo della miniaturizzazione di questi dispositivi per ottenere alte prestazioni5,6. Le nuove applicazioni dei sensori in elettronica, biologia e medicina sono abilitate dai progressi nelle tecnologie di micro e nanofabbricazione7,8.

In particolare, α-quarzo è ampiamente utilizzato come materiale piezoelettrico e mostra caratteristiche eccezionali, che consentono agli utenti di fabbricare per diverse applicazioni. Sebbene abbia un basso fattore di accoppiamento elettromeccanico, che limita la sua area di applicazione per la raccolta dell'energia, la sua stabilità chimica e l'alto fattore di qualità meccanica lo rendono un buon candidato per i dispositivi di controllo della frequenza e le tecnologie deisensori 9. Tuttavia, questi dispositivi sono stati micromacchiati da singoli cristalli di quarzo sfusi che hanno le caratteristiche desiderate per la fabbricazione deldispositivo 10. Lo spessore del cristallo di quarzo dovrebbe essere configurato in modo tale che la massima frequenza di risonanza possa essere ottenuta dal dispositivo, al giorno d'oggi, lo spessore più basso raggiungibile è di 10 μm11. Finora sono state riportate alcune tecniche per micropattern i cristalli sfusi come faraday cage angled-intching11, laser interference lithography12e focused ion beam (FIB)13.

Recentemente, l'integrazione diretta e dal basso verso l'alto della crescita epitassiale di (100) pellicola α quarzo nel substrato di silicio (100) è stata sviluppata mediante deposizione di soluzioni chimiche (CSD)14,15. Questo approccio ha aperto una porta per superare le sfide di cui sopra e anche per sviluppare dispositivi a base piezoelettrica per future applicazioni di sensori. È stata ottenuta la sartoria della struttura α-quarzo su substrato di silicio e ha permesso di controllare la consistenza, la densità e lo spessore del film16. Lo spessore della pellicola α-quarzo è stato esteso da poche centinaia di nanometri alla gamma di micron, che sono da 10 a 50 volte più sottili di quelli ottenuti dalle tecnologie top-down su cristallo sfuso. L'ottimizzazione delle condizioni di deposizione, dell'umidità e della temperatura del dip-coating è stata in grado di ottenere sia una pellicola di quarzo cristallino nanostrutturata continua che un modello nanoimstampato perfetto da una combinazione di una serie di tecniche litografiche top-down17. In particolare, la litografia soft nanoimprint (NIL) è un processo a basso costo, di fabbricazione su larga scala e basato su attrezzature da banco. L'applicazione di NIL morbido, che combina approcci top-down e bottom-up, è una chiave per produrre array di nanopillari al quarzo epitassiali sul silicio con un controllo preciso dei diametri del pilastro, dell'altezza e delle distanze interpillari. Inoltre, è stata eseguita la fabbricazione di nanopillari di silice con forma controllata, diametro e periodicità su vetro borosilicato per un'applicazione biologica per la personalizzazione del NIL morbido di film sottile di quarzo epitassiale18.

Finora non è stato possibile l'integrazione su chip di MEMS piezoelettrico nanostrutturato α al quarzo. Qui, disegniamo il percorso ingegneristico dettagliato a partire dalla fabbricazione del materiale al dispositivo. Spieghiamo tutti i passaggi per la sintesi del materiale, la NIL morbida e la microfabbricazione del dispositivo per rilasciare un cantilever al quarzo piezoelettrico sul substrato SOI19 e discutere la sua risposta come materiale piezoelettrico con alcuni risultati di caratterizzazione.

Subscription Required. Please recommend JoVE to your librarian.

Protocol

1. Preparazione della soluzione

  1. Preparare una soluzione contenente ortosilicato tetraetilico preidrolizzato (TEOS) 18 ore prima della produzione delle pellicole di gel in una cappa fumi in cui sono posizionati un bilanciere di laboratorio e un agitatore magnetico.
    1. Aggiungere 0,7 g di etere esadecile di polietilene glicole (Brij-58) e 23,26 g di etanolo in una bottiglia da 50 ml e chiudere il coperchio della bottiglia e mescolarlo fino a quando il Brij non è completamente sciolto.
    2. Aggiungere 1,5 g di HCl 35% nel pallone nel passaggio 1.1.1, chiuderlo e mescolare per 20 s.
    3. Aggiungere 4,22 g di TEOS al pallone nel passaggio 1.1.2, chiuderlo e lasciarlo mescolare per 18 ore.
  2. Preparazione di 1 M soluzione acquosa di Sr2+ poco prima della produzione delle pellicole in gel perché una soluzione maturata è suscettibile di precipitare di nuovo sotto forma di sale Sr.
    1. Pesare 2,67 g di SrCl2·6H2O in un pallone volumetrico da 10 mL.
    2. Aggiungere acqua ultrapura da 10 ml (ad esempio Milli-Q) fino a 10 ml nel pallone nel punto 1.2.1 e chiudere il pallone con un tappo di plastica e scuotere delicatamente il pallone per sciogliere il cloruro di stronzio.
  3. Aggiungere 275 μL della soluzione acquosa da 1 M di Sr2+ nella bottiglia da 10 ml contenente la soluzione preparata nel passaggio 1.1 e mescolare la soluzione per 10 min.

2. Preparazione di modelli in polidimetilsilossano (PDMS)

  1. Preparazione della soluzione PDMS dopo la fase 1.3.
    1. Mescolare 1 parte dell'agente di polimerizzazione con 10 parti dell'elastomero in un becher sulla bilancia. Mescolare la miscela con un bastoncino di vetro fino ad ottenere una distribuzione omogenea delle bolle e rimuoverla in una camera a vuoto.
  2. Replicare il master in silicio utilizzando la soluzione PDMS. Si noti che per questo lavoro, abbiamo usato un master a motivi di silicio composto da pilastri con diametri, altezza e distanza di separazione di 1 μm.
    1. Metti il master in silicio con la faccia strutturata in una scatola di plastica e riempi la scatola con la soluzione PDMS.
    2. Introdurre la scatola di plastica nel forno a 70 °C per 2 ore per ottenere un modello PDMS solido.
    3. Separare il modello PDMS e il master in silicio. Tagliare il modello PDMS alla dimensione desiderata utilizzando una lama e conservarlo in una scatola pulita.

3. Deposizione di pellicole in gel su substrati SOI (100) mediante rivestimento a tuffo

  1. Preparazione dei substrati
    1. Preparare substrati di dimensioni 2 cm x 6 cm tagliando un wafer SOI da 2 pollici di tipo p con lo spessore di 2/0,5/0,67 μm (Si/SiO2/Si) in una direzione parallela o perpendicolare al wafer piatto utilizzando una punta diamanta. Si noti che la conducibilità dello strato di dispositivo in silicio deve essere compresa tra 1 e 10 Ω/cm.
    2. Introdurre i substrati in una soluzione di piranha per 20 min al fine di eliminare possibili residui polimerici.
    3. Pulire con acqua DI, quindi con etanolo, e lasciarli asciugare o utilizzare il flusso di azoto. Questo passaggio deve essere eseguito subito dopo il passaggio 1.3.
  2. Deposizione di una soluzione contenente ortosilicato tetraetile pre-idrolizzato (TEOS), sulfatto Brij-58 e SrCl2 6H2O.
    1. Per ottenere un film di silice omogeneo, impostare la camera del dip-coater nelle condizioni di umidità relativa 40% e 25 °C di temperatura.
    2. Posizionare un becher delle dimensioni di circa 5 cm x 1 cm x 8 cm sotto il substrato SOI appeso al braccio del dip-coater e stabilire una sequenza di rivestimento di immersione con la velocità di 300 mm /min all'immersione e al ritiro. Impostare il tempo di immersione (ora nella posizione finale) su zero.
    3. Riempire il becher con la soluzione preparata nel passaggio 1.3 e attendere che la temperatura di umidità relativa diventi stabile, cioè rispettivamente 40% e 25 °C.
    4. Eseguire un singolo rivestimento di immersione e attendere che il film diventi omogeneo.
    5. Introdurre il substrato SOI in un forno a 450 °C per 5 minuti per la consilidazione del film di gel per ottenere uno spessore di 200 nm.
    6. Ripetere i passaggi 3.2.3 e 3.2.4 due volte di più per produrre una pellicola con circa 600 nm di spessore. Per garantire la stabilità della soluzione, è necessario eseguire un processo ripetuto in 1 h.

4. Micro/nanostrutturazione superficiale mediante litografia ad impronta morbida

  1. Preparare le strutture micro/nano sulla superficie del film in condizioni di umidità relativa 40% e 25 °C di temperatura.
    1. Ripetere il passaggio 3.2.3 per depositare un nuovo film sul substrato SOI.
    2. Posizionare il substrato SOI dopo il passaggio 3.2.1 su una superficie piana e mettere lo stampo PDMS preparato nel passaggio 2.2 sul substrato SOI mentre il sol-gel sta evaporando.
    3. Mettere il substrato SOI con lo stampo PDMS in un forno a 70 °C per 1 min, quindi a 140 °C per 2 minuti in un secondo forno. Quindi, lascialo raffreddare.
    4. Rimuovere lo stampo PDMS per ottenere un film di gel micro/nanostrutturato sul substrato SOI.
    5. Introdurre il substrato SOI in un forno a 450 °C per 5 min per consolidare un film di gel micro/nanostrutturato con un'altezza di 600 nm.

5. Cristallizzazione del film di gel mediante trattamento termico

  1. Trattamento termico delle pellicole in gel su SOI (100).
    1. Programmare il riscaldamento tubolare del forno da temperatura ambiente a 1000 °C.
    2. Introdurre il campione posto in una barca di ceramica nel forno a 1000 °C per 5 ore. Non coprire il tubo di lavoro tubolare durante l'intero trattamento termico al fine di saturare il forno con aria. Infine, raggiungere la temperatura ambiente raffreddando il forno senza alcuna rampa programmata.

6. Progettazione del layout della maschera di litografia

La maschera utilizzata in questo processo è progettata specificamente per una fabbricazione di dispositivi sul substrato SOI con quarzo nanostrutturato epitassiale. Tutti i processi di fabbricazione vengono eseguiti sul lato al quarzo. La maschera è stata progettata in modo tale che la resistenza al tono negativo debba essere utilizzata in ogni passaggio. La maschera è organizzata in quattro diversi passaggi come spiegato di seguito.

  1. Modellare il quarzo per determinare la forma del sbalzino e anche l'area di contatto della forma quadrata di 30 μm x 30 μm. Ad esempio, l'area a sbalzi di forma rettangolare di dimensioni 40 μm x 100 μm su un'area di 120 μm x 160 μm è protetta con resistenza negativa e il resto viene inciso fino allo strato di silicio.
  2. Realizzare gli elettrodi superiore e inferiore. L'elettrodo superiore è modellato sull'area a sbalzi di forma rettangolare e l'elettrodo inferiore è modellato sullo strato di silicio spesso 2 μm sull'area incisa di 30 μm x 30 μm. La larghezza del contatto superiore è inferiore di 4 μm rispetto all'area a sbalzi modellata e la dimensione del contatto inferiore è maggiore dell'area incisa a forma quadrata di 30 μm x 30 μm nel passaggio 1.
  3. Incidere tutti gli strati di silicio spessi 2 μm in un'area a forma di U di 120 μm x 160 μm attorno alla sbalziola a forma di rettangolo. L'area incisa è di nuovo a forma di U ma 4 μm più piccola da ciascun lato per proteggere l'area a sbalzi dall'attacco HF nell'ultimo passaggio.
  4. Rilasciare la sbalziola con incisione BOE di SiO2. L'area protetta a sbalzi è più grande di 2 μm rispetto all'area a sbalzi effettiva. La parte più importante è proteggere la superficie e gli spazi vuoti del cantilever.

7. Pulizia dei campioni di quarzo per il processo di microfabbricazione a sbalzi con soluzione piranha

  1. Preparare una soluzione di piranha aggiungendo lentamente 10 mL di perossido di idrogeno (H2O2) in 20 mL di acido solforico (H2SO4) a temperatura ambiente. Questa miscela crea una reazione termica.
    1. Mettere i campioni all'interno di questa soluzione per 10 minuti al fine di pulire tutti i residui organici.
    2. Risciacquare i campioni con acqua DI e asciugarli con azoto.

8. Fase 1: Modellare la forma a sbalzi sul film sottile al quarzo

  1. Il primo processo di litografia
    1. Risciacquare i campioni con acetone, IPA e quindi soffiare azoto secco.
    2. Mettere i campioni sulla piastra calda a 140°C per 10 minuti di deumidificazione.
    3. Gira fotoresist negativo AZ2070 ad una velocità di 4000 giri/min per 30 s.
    4. Mettere i campioni sulla piastra calda a softbake a 115 °C per 60 s.
    5. Esporre il campione con 37,5 mJ.cm-2 dose UV per 5 s.
    6. Mettere il campione sulla piastra calda per cuocere post esposizione a 115 °C per 60 s.
    7. Sviluppare nello sviluppatore MIF 726 per 100 s a temperatura ambiente, quindi risciacquare in acqua DI e soffiare azoto secco. Lo spessore previsto è di 5,5 μm.
    8. Mettere il campione sulla piastra calda a 125 °C per 10 minuti per hardbake la resistenza.
  2. Incisione reattiva ionici (RIE) dello strato di quarzo
    1. Incidere il quarzo fino a quando lo strato di silicio utilizza RIE con una portata di gas di 60 sccm CHF3, 20 sccm 02e 10 sccm Ar a potenza RF di 100 W.
  3. Pulizia dei residui di resistenza
    1. Pulire con plasma ad una portata di 90 sccm 02 per 5 min.
    2. Se la prima fase di pulizia non è sufficiente, lasciare il campione in remover PG a 80 °C fino a quando tutte le resistenze non vengono rimosse.
    3. Quindi, mettere il campione in una soluzione di piranha (20 mL di acido solforico H2SO4 + 10 mL di perossido di idrogeno H2O2) per 10 min. Quindi, sciacquare in acqua DI e asciugare con azoto.

9. Fase 2: Realizzazione dell'elettrodo inferiore e superiore

  1. Il secondo processo litografico
    1. Risciacquare i campioni con acetone, IPA e quindi soffiare azoto secco.
    2. Mettere i campioni sulla piastra calda a 140 °C per 10 minuti di deumidificazione.
    3. Gira fotoresist negativo AZ2020 a una velocità di 4000 giri/min per 30 s.
    4. Mettere il campione sulla piastra calda a softbake a 115 °C per 60 s.
    5. Esporre il campione con 23,25 mJ.cm-2 dose UV per 3 s.
    6. Mettere il campione sulla piastra calda per cuocere post esposizione a 115 °C per 60 s.
    7. Sviluppare nello sviluppatore MIF 726 per 50 s a temperatura ambiente, quindi risciacquare in acqua DI e soffiare azoto secco. Lo spessore previsto è di 1,7 μm.
  2. Deposizione metallica per elettrodi superiore e inferiore.
    1. Depositare 50 nm di cromo ad una velocità di 4 A/s e 120 nm di platino a 2,5 A/s con evaporazione del fascio di elettroni a10-6 mbar.
  3. Decollo in metallo
    1. Lasciare i campioni prima in acetone e poi in IPA fino a quando il decollo del metallo non ha successo.
    2. Controllare il campione con un microscopio ottico e, se necessario, lasciare il campione in rimozione PG a 80 °C fino al decollo di tutti i metalli. Quindi, sciacquare in acqua DI e soffiare azoto secco.
    3. Se il passaggio 9.3.2 non è sufficiente, mettere i campioni in un pulitore ad ultrasuoni in acetone per 5 minuti. Ripetere questa operazione tutte le volte che è necessario.
    4. Risciacquare i campioni con acetone, IPA, quindi asciugare con azoto.

10. Passaggio 3: Creare una serie del campione per incidere il livello Si(100)

  1. Il terzo processo litografico
    1. Risciacquare i campioni con acetone, IPA e quindi soffiare azoto secco.
    2. Mettere i campioni sulla piastra calda a 140 °C per 10 minuti di deumidificazione.
    3. Gira fotoresist negativo AZ2070 ad una velocità di 2000 giri/min per 30 s.
    4. Mettere il campione sulla piastra calda per il softbake a 115 °C per 60 s.
    5. Esporre il campione con 37,5 mJ.cm-2 dose UV per 5 s.
    6. Mettere il campione sulla piastra calda per cuocere post esposizione a 115 °C per 60 s.
    7. Sviluppare in MIF 726 per 110 s a temperatura ambiente, quindi risciacquare in acqua DI e asciugare con azoto. Lo spessore previsto è di 5,9 μm.
    8. Mettere il campione sulla piastra calda a 125 °C per 10 minuti per hardbake la resistenza.
  2. Incisione reattiva degli ioni dello strato di silicio
    1. Incidere lo strato di silicio fino a quando lo strato SiO2 utilizza RIE con portata del gas di 60 sccm CHF3, 20 sccm 02 e 10 sccm Ar a potenza RF di 100W.
  3. Pulizia dei residui di resistenza
    1. Prima pulire con plasma ad una portata di 90 sccm 02 per 5 min.
    2. Lasciare il campione in remover PG a 80 °C fino a quando non vengono rimosse tutte le resistenze. Quindi, sciacquare in acqua DI e soffiare azoto secco.

11. Fase 4: Rilascio di sbalzi mediante incisione chimica umida di SiO2

  1. Il quarto processo litografico
    1. Risciacquare i campioni con acetone, IPA e quindi soffiare azoto secco.
    2. Mettere i campioni sulla piastra calda a 140 °C per 10 minuti di deumidificazione.
    3. Gira fotoresist negativo AZ2020 ad una velocità di 2000 giri/min per 30 s.
    4. Mettere il campione sulla piastra calda per cuocere morbido a 115 °C per 60 s.
    5. Esporre il campione con 37,5 mJ.cm-2 dose UV per 5 s.
    6. Mettere il campione sulla piastra calda per cuocere post esposizione a 115 °C per 60 s.
    7. Sviluppare in MIF 726 per 65 s a temperatura ambiente. Risciacquare in acqua DI e quindi soffiare azoto secco. Lo spessore previsto è di 2,3 μm.
    8. Mettere il campione sulla piastra calda a 125 °C per 10 minuti per hardbake la resistenza.
  2. Incisione a umido dello strato SiO2 con incisione di ossido tamponato (BOE)
    1. Mettere la soluzione BOE 7:1 in un contenitore a base di politetrafluoroetilene (PTFE).
    2. Mettere il campione in questa soluzione e lasciarlo a temperatura ambiente fino a quando tutti gli strati SiO2 non vengono incisi sotto il sbalzino. Quindi risciacquare in acqua DI e soffiare azoto secco.
  3. Pulizia dei residui di resistenza
    1. Risciacquare i campioni con acetone, IPA e quindi soffiare azoto secco.
    2. Se necessario, pulire i residui di resistenza con plasma ad una portata di 90 sccm O2 per 5 min.

Subscription Required. Please recommend JoVE to your librarian.

Representative Results

L'avanzamento della sintesi dei materiali e della fabbricazione del dispositivo (cfr. figura 1) è stato descritto schematicamente monitorando diversi passaggi con immagini reali. Dopo i processi di microfabbricazione, abbiamo osservato l'aspetto dei cantilever nanostrutturati utilizzando le immagini di microscopia elettronica a scansione di emissione di campo (FEG-SEM)(Figura 2a-c). La diffrazione a micro raggi X 2D controllava la cristallinità dei diversi strati di impilamento del cantilever (Figura 2d). Abbiamo anche analizzato la cristallizzazione dettagliata dei pilastri al quarzo utilizzando la tecnica della diffrazione elettronica e le immagini FEG-SEM in modalità elettroni retroscatterati(Figura 2e-f). Una caratterizzazione strutturale più profonda di un singolo cantilever piezoelettrico piezoelettrico a base di quarzo è stata eseguita registrando la figura del palo e la curva a dondolo come mostrato nella figura 2g-i. La risposta elettromeccanica dei cantilever piezoelettrici a base di quarzo è stata rilevata utilizzando sia (i) un laser Doppler Vibrometer (LDV) dotato di laser, fotodetector e generatore di frequenza (vedi figura 2j) e (ii) un microscopio a forza atomica in cui l'uscita di azionamento CA di un amplificatore lock-in (LIA) viene alimentata agli elettrodi superiore e inferiore del cantilever, mentre la vibrazione viene registrata con il sistema di deflessione ottica del fascio dell'AFM (vedi figura 2k,l). Si noti che il vibrometro è stato utilizzato in modalità di spostamento con un intervallo di 50 nm/V. Il generatore di frequenza utilizzato per azionare l'inversa-piezoelettricità del cantilever al quarzo era un generatore arbitrario di forme d'onda.

Figure 1
Figura 1: Fabbricazione del dispositivo. Schemi generali e immagini FEG-SEM delle fasi di sintesi e microfabbricazione della sbalziera al quarzo. (a) La deposizione multistrato di rivestimento a immersione della soluzione di silice Sr su substrato SOI è seguita dalla nanostrutturazione del film con processo NIL (B,c,d). e ricotturadel campione a 1000 °C nell'atmosfera dell'aria consente la cristallizzazione di pellicole di quarzo nanostrutturate. Infine, un cantilever al quarzo nanostrutturato è fabbricato con micromacchina disilicio (f,g,h,i). Clicca qui per visualizzare una versione più grande di questa figura.

Figure 2
Figura 2: (a) immagine SEM di un chip nanostrutturato a base di quarzo con diverse dimensioni a sbalzi. (b)Immagine SEM di un singolo sbalzino al quarzo nanostrutturato (grande 36 μm e lungo 70 μm). (c) Immagine FEG-SEM sezionale trasversale della pellicola di quarzo nanostrutturata su substrato SOI. (d) Modello di diffrazione a raggi X 2D del cantilever nanostrutturato. Si noti che i diversi strati insieme ai loro spessori sono indicati nel diffractogramma. (e) Immagine superiore FEG-SEM della pellicola di quarzo nanostrutturata. f) ImmagineTEM a risoluzione più elevata di un unico pilastro di quarzo. L'interno mostra la natura a singolo cristallo del pilastro risolta dalla diffrazione elettronica. gfiguradel polo 2D α-quarzo(100)/Si(100) a sbalzi. h)Immagine ottica dell'intero chip durante le misurazioni della microdiffrazione evidenziate da un raggio laser. Si noti che il colore verde nell'immagine ottica corrisponde alla diffrazione della luce naturale prodotta dall'interazione della luce e del nanopillare di quarzo che agiscono come un cristallo fotonico. (i) Curva a dondolo del cantilever quarzo/Si che mostra un valore di mosaicità di 1,829° della riflessione al quarzo (100). (l) Caratterizzazione meccanica mediante misurazioni della vibrometria non con contratta sotto basso vuoto di un sbalzino a base di quarzo grande 40 μm e lungo 100 μm composto da uno strato di quarzo modellato spesso 600 nm. Il diametro dei nanopillari e la distanza di separazione sono rispettivamente di 400 nm e 1 μm e lo spessore dello strato del dispositivo Si è di 2 μm. L'immagine insorgenza mostra la dipendenza lineare dell'ampiezza a sbalzi e della tensione CA applicata. (k,l) Misurazioni della microscopia a forza atomica in cui l'uscita dell'azionamento CA di un amplificatore lock-in (LIA) viene alimentata agli elettrodi superiore e inferiore del campione, mentre la vibrazione viene registrata con il sistema di deflessione del fascio ottico dell'AFM, cioè l'ampiezza di LIA rispetto al tempo per diverse ampiezze di tensione applicate (da 2 a 10 VAC). Si noti che abbiamo osservato una dipendenza lineare simile dello spostamento a sbalzi a sbalzi in nanometri e della tensione CA applicata. Clicca qui per visualizzare una versione più grande di questa figura.

Subscription Required. Please recommend JoVE to your librarian.

Discussion

Il metodo presentato è una combinazione di approcci dal basso verso l'alto e dall'alto verso il basso per produrre micro-cantilever al quarzo piezoelettrico nanostrutturati sulla tecnologia Si. Quartz /Si-MEMS offre importanti vantaggi rispetto al quarzo sfuso in termini di dimensioni, consumo energetico e costi di integrazione. Infatti, il quarzo epitassiale/Si MEMS sono prodotti con processi compatibili con CMOS. Ciò potrebbe facilitare la futura fabbricazione di soluzioni a chip singolo per dispositivi multifrequenza, preservando al contempo la miniaturizzazione e processi convenienti. Rispetto all'attuale produzione di dispositivi al quarzo, una tecnologia top down basata sul taglio e la lucidatura di grandi cristalli coltivati idrotermali, il metodo descritto nel protocollo consente di ottenere notevoli strati di quarzo più sottili su substrato SOI, con spessori tra i 200 e i 1000 nm e nanostrutturazione precisa, che può generare micro-dispositivi piezoelettrici fantasia di diverse dimensioni e design. Le dimensioni dei dispositivi al quarzo ottenuti con metodo standard non possono essere inferiori a 10 μm di spessore e 100 μm di diametro e per la maggior parte delle applicazioni queste devono essere incollate su substrati Si. Questa funzione limita le frequenze di lavoro e la sensibilità dei trasduttori di corrente.

I dispositivi piezoelettrici al quarzo ottenuti con il protocollo potrebbero trovare applicazioni nel prossimo futuro nel campo dell'elettronica, della biologia e della medicina. Grazie alla sua coerente interfaccia quarzo/silicio, spessori inferiori a 1000 nm e una nanostruttura controllata, questi dispositivi dovrebbero presentare sensibilità più elevate preservando il fattore di qualità meccanica del dispositivo. Inoltre, si prevede che questi dispositivi funzioneranno sia (i) a bassa frequenza meccanica della struttura MEMS, che dipende dalla dimensione del dispositivo, sia (ii) alla frequenza intrinseca del materiale al quarzo, che dipende dallo spessore del quarzo, cioè circa 10 GHz per un risuonatore spesso 800 nm10. Un aspetto chiave per ottenere cantilever di buona qualità è garantire la conservazione della qualità cristallina e della funzionalità piezoelettrica dello strato di quarzo attivo durante i diversi processi litografici. Infatti, è stato creato un processo a fasi litografiche per proteggere i bordi laterali dello strato di quarzo nanostrutturato per evitare qualsiasi rischio di infiltrazione di acido HF durante il rilascio del cantilever. Di conseguenza, il cantilever quarzo/Si presenta una cristallinità epitassiale uniforme e proprietà piezoelettriche del quarzo, come indicato dalla caratterizzazione strutturale e della frequenza di risonanza dalla microdiffrazione a raggi X 2D e dalle misurazioni del vibrometro senza contatto.

Subscription Required. Please recommend JoVE to your librarian.

Disclosures

Gli autori non hanno nulla da rivelare.

Acknowledgments

Questo lavoro è stato finanziato dal Consiglio europeo della ricerca (CER) nell'ambito del programma di ricerca e innovazione Horizon 2020 dell'Unione europea (n. 803004).

Materials

Name Company Catalog Number Comments
Acetone Honeywell Riedel de Haën UN 1090
AZnLOF 2020 negative resist Microchemicals USAW176488-1BLO
AZnLOF 2070 negative resist Microchemicals USAW211327-1FK6
AZ 726 MIF developer Merck DEAA195539
BOE (7:1) Technic AF 87.5-12.5
Brij-58 Sigma 9004-95-9
Chromium Neyco FCRID1T00004N-F53-062317/FC79271
Dip Coater ND-R 11/2 F Nadetec ND-R 11/2 F
Hydrogen peroxide solution 30% Carlo Erka Reagents DasitGroup UN 2014
H2SO4 Honeywell Fluka UN 1830
Isopropyl alcohol Honeywell Riedel de Haën UN 1219
Mask aligner EV Group EVG620
PG remover MicroChem 18111026
Platinum Neyco INO272308/F14508
PTFE based container Teflon
Reactive ion etching (RIE) Corial ICP Corial 200 IL
SEMFEG Hitachi Su-70
SOI substrate University Wafer ID :3213
Strontium chloride hexahydrate Sigma-Aldrich 10025-70-4
SYLGARD TM 184 Silicone Elastomer Kit Dow .000000840559
SYLGARD TM 184 Silicone Elastomer Curring Agent Dow .000000840559
Tetraethyl orthosilicate Aldrich 78-10-4
Tubular Furnace Carbolite PTF 14/75/450
Vibrometer Polytec OFV-500D
2D XRD Bruker D8 Discover Equipped with a Eiger2 R 500 K 2D detector

DOWNLOAD MATERIALS LIST

References

  1. Vila-Fungueiriño, J. M., et al. Integration of functional complex oxide nanomaterials on silicon. Frontiers in Physics. 3, (2015).
  2. Carretero-Genevrier, A., et al. Direct monolithic integration of vertical single crystalline octahedral molecular sieve nanowires on silicon. Chemistry of Materials. 26 (2), 1019-1028 (2014).
  3. Gomez, A., et al. Crystal engineering of room-temperature ferroelectricity in epitaxial 1D hollandite oxides on silicon. arXiv:2007.03452 [cond-mat.mtrl-sci]. , (2020).
  4. Tadigadapa, S., et al. Piezoelectric MEMS sensors: state-of-the-art and perspectives. Measurement Science and Technology. 20 (9), 092001 (2009).
  5. Yin, S. Integration of epitaxial piezoelectric thin films on silicon. Ecole Centrale de Lyon, France. , (2013).
  6. Isarakorn, D., et al. Epitaxial piezoelectric MEMS on silicon. Journal of Micromechanics and Microengineering. 20 (5), 055008 (2010).
  7. Craighead, H. G. Nanoelectromechanical systems. Science. 290 (5496), 1532-1535 (2000).
  8. Warusawithana, M. P., et al. A ferroelectric oxide made directly on silicon. Science. 324 (5925), 367-370 (2009).
  9. Galliou, S., et al. Quality factor measurements of various types of quartz crystal resonators operating near 4 K. IEEE Transactions on Ultrasonic, Ferroelectrics, and Frequency Control. 63 (7), (2015).
  10. Danel, J. S., Delapierre, G. Quartz: a material for microdevices. Journal of Micromechanics and Microengineering. 1 (4), 187 (1991).
  11. Sohn, Y. I., et al. Mechanical and optical nanodevices in single-crystal quartz. Applied Physics Letters. 111 (26), 263103 (2017).
  12. Santybayeva, Z., et al. Fabrication of quartz microcylinders by laser interference lithography for angular optical tweezers. Journal of Micro/Nanolithography, MEMS, and MOEMS. 15, 3 (2016).
  13. Lu, H., et al. Enhanced electro-optical lithium niobate photonic crystal wire waveguide on a smart-cut thin film. Optics Express. 20 (3), 2974-2981 (2012).
  14. Carretero-Genevrier, A., et al. Soft-chemistry-based routes to epitaxial alpha-quartz thin films with tunable textures. Science. 340 (6134), 827-831 (2013).
  15. Carretero-Genevrier, A., Gich, M. Preparation of macroporous epitaxial quartz films on silicon by chemical solution deposition. Journal of Visualized Experiments: JoVE. (106), e53543 (2015).
  16. Zhang, Q., et al. Tailoring the crystal growth of quartz on silicon for patterning epitaxial piezoelectric films. Nanoscale Advances. 1 (9), 3741-3752 (2019).
  17. Zhang, Q., et al. Micro/nanostructure engineering of epitaxial piezoelectric α-quartz thin films on silicon. ACS Applied Materials & Interfaces. 12 (4), 4732-4740 (2020).
  18. Sansen, T., et al. Mapping cell membrane organization and dynamics using soft nanoimprint lithography. ACS Applied Materials & Interfaces. 12 (26), 29000-29012 (2020).
  19. Jolly, C., et al. Soft chemistry assisted on-chip integration of nanostructured quartz-based piezoelectric microelectromechanical system. arXiv:2007.07566 [physics.app-ph]. , (2020).

Tags

Ingegneria Numero 164 litografia nanoimprint (NIL) nanostrutturata α-quarzo substrato SOI piezoelettrico microfabbricazione litografia incisione sbalzo MEMS
Pellicole α al quarzo epitassiale su silicio: dal materiale ai nuovi dispositivi
Play Video
PDF DOI DOWNLOAD MATERIALS LIST

Cite this Article

Jolly, C., Sanchez-Fuentes, D.,More

Jolly, C., Sanchez-Fuentes, D., Garcia-Bermejo, R., Cakiroglu, D., Carretero-Genevrier, A. Epitaxial Nanostructured α-Quartz Films on Silicon: From the Material to New Devices. J. Vis. Exp. (164), e61766, doi:10.3791/61766 (2020).

Less
Copy Citation Download Citation Reprints and Permissions
View Video

Get cutting-edge science videos from JoVE sent straight to your inbox every month.

Waiting X
Simple Hit Counter